CN110400667B - 一种低固有电容压敏电阻器 - Google Patents

Abstract

本发明涉及压敏电阻器技术领域，具体涉及一种低固有电容压敏电阻器，包括设有多个电极面的陶瓷芯片，以及连接在该陶瓷芯片上的电极，所述电极面包括第一电极面，以及布置在第一电极面相对侧且与该第一电极面形成高度差的第二电极面和第三电极面，电极连接在第三电极面后，与第二电极面形成放电间隙，从而使电极与陶瓷芯片的多个电极面之间形成包含有放电间隙的多个并联的压敏电阻，取代了放电管和压敏电阻组合使用的方式，使压敏电阻器在具有较小静态电容量的同时，又具有吸收大的浪涌能力，解决高频电路中大的浪涌吸收问题，同时解决了放电管和压敏电阻进行组合使用所存在的续流问题，节约生产成本和提高电路保护的可靠性。

Description

一种低固有电容压敏电阻器

技术领域

本发明涉及压敏电阻器技术领域，特别涉及一种低固有电容压敏电阻器。

背景技术

压敏电阻器作为安规器件，适用于电路、电器保护，特别在低频电源电路中广泛使用。但在有些高频电源电路中使用受限，由于压敏电阻固有电容的存在，导致高频旁路。在要求较高的高频电路的电路中保护大多采用放电管和压敏电阻两种元件组合使用。

影响压敏电阻静态电容量主要因数是压敏电阻的两个电极板面积大小，现有压敏电阻生产工艺不能突破其固有电容存在。在压敏生产过程中，压敏电阻有两个平行布置的电极面，两个电极面都必须形成金属电极，电极面积越大，产品吸收浪涌能力越强，但电容量与电极面的面积平方成正比，这两者存在一定的矛盾，电极板面积越大，电容量就越大，同时吸收浪涌能力强；反之，电极板面积越小，电容量就越小，同时吸收浪涌能力弱。虽然影响压敏电阻静态电容量还有瓷片的介电常数和厚度，但压敏介电常数是由主体材料决定的，即使配方材料有所差异，介电常数ε基本是一致的，大致在6~9之间。压敏电阻的厚度决定产品型号，选定产品型号后产品厚度相差不大，对电容影响有限。

在电源电路中使用时，为了在较大范围内对电路形成保护，想获得既具有较小静态电容量，又具有吸收大的浪涌能力的保护电路，现有技术中，通常采用放电管和压敏电阻进行组合使用的方式，放电管与压敏电阻进行组合对电路保护时，多采用两种方式：一种是采用一只尺寸较小固有电容较小压敏电阻和放电管并联使用，这种组合方式能弥补放电管响应时间较慢的缺陷，但不能解决放电管放电后存在续流的问题；第二种是采用放电管与尺寸较大的压敏电阻串联后再与尺寸较小的压敏电阻并联方式组合，这种组合方式虽然能同时解决放电管响应时间较慢和放电管放电后存在续流的问题，但是这种组合方式要求安装位置较大，而且使用了多个元器件，成本较高。

发明内容

本发明的目的在于：针对现有技术中为了获得既具有较小静态电容量，又具有吸收大的浪涌能力的保护电路时，采用放电管和压敏电阻进行组合使用存在续流、安装位置大和成本较高的问题，提供一种低固定电容压敏电阻器，该压敏电阻器包括带有3个或3个以上电极面的陶瓷芯片，以及连接在陶瓷芯片电极面上的电极，从而使电极与陶瓷芯片的多个电极面之间形成包含有放电间隙的多个并联的压敏电阻，取代了放电管和压敏电阻组合使用的方式，使压敏电阻器在具有较小静态电容量的同时，又具有吸收大的浪涌能力，解决高频电路中大的浪涌吸收问题，同时解决了放电管和压敏电阻进行组合使用所存在的续流问题，节约生产成本和提高电路保护的可靠性。

为了实现上述发明目的，本发明提供了以下技术方案：

一种低固有电容压敏电阻器，包括设有多个电极面的陶瓷芯片，以及连接在该陶瓷芯片上的电极，所述电极面包括第一电极面，以及布置在第一电极面相对侧的第二电极面和第三电极面，所述第二电极面和第三电极面与第一电极面的高度差大于0.3mm，所述电极连接在第三电极面后，该电极与第二电极面之间形成放电间隙，所述第三电极面的面积小于第二电极面的面积，且所述陶瓷芯片的截面面积大于20mm²，该陶瓷芯片的截面是指平行于第一电极面及位于第一电极面和第二电极面之间的截面。

布置在第一电极面相对侧的第二电极面和第三电极面相对独立，第二电极面和第三电极面处于不同平面上，所述第二电极面与第一电极面之间高度小于第三电极面与第一电极面之间的高度，形成高度差，当电极连接在第三电极面时，分别在两端的电极上接入引脚后，由于第三电极面的面积小于第二电极面的面积，电极与第一电极面之间形成小电极面的第一压敏电阻，压敏电阻器的固有电容量由该第一压敏电阻确定的，这就降低了第一压敏电阻的电容量。

电极安装在第三电极面上，第三电极面与第二电极面之间形成放电间隙，由于介质差异，放电间隙的电容远低于第一压敏电阻的电容，第二电极面与第一电极面之间形成第二压敏电阻，放电间隙与第二压敏电阻串联形成的电容由放电间隙确定，空气的介电常数ε为1，使电极与第二电极面形成的间隙的固有电容很低，所以压敏电阻器的电容量能做到很小。

在小电流特性上均表现为第一压敏电阻的特性，大电流限制电压是由第二压敏电阻决定的，大的浪涌冲击时，第一压敏电阻吸收浪涌波头后，第一压敏电阻两端电压升高，此时第二陶瓷芯片与第二电极面之间的放电间隙放电，第二压敏电阻导通，大的浪涌被第二压敏电阻吸收，解决高频电路中大的浪涌吸收问题，同时解决了放电管和压敏电阻进行组合使用所存在的续流问题，节约生产成本和提高电路保护的可靠性。

将所述陶瓷芯片的截面面积设置为大于20mm²，且第二电极面和第三电极面与第一电极面的高度差大于0.3mm，能保证压敏电阻器良好的制作工艺性及有效控制成本，并且保证其使用性能优良。

优选的，第二电极面和第三电极面与第一电极面形成高度差，所述电极连接在第三电极面后，向所述第二电极面方向延伸，使电极在第二电极面上的投影面与该第二电极面形成部分重叠。

放电间隙与第二压敏电阻形成的串联支路是浪涌能量吸收的主通道，第二电极面的面积大于第三电极面的面积，使得第二压敏电阻具有更大的通流量，由于有放电间隙存在，压敏电压比普通压敏电阻的压敏电压低几个规格值，达到低限制电压的目的，而且第一压敏电阻只是在浪涌波头时先导通，此时浪涌幅值不高，能量也不大，因此第一压敏电阻的压敏电压可以选高一些，以避免电网异常造成的损害，因此将第三电极面与第一电极面的距离设置较大，一旦放电间隙被击穿导通后，绝大部分浪涌电流将会从第二压敏电阻通过，不会有太大的电流从第一压敏电阻上经过，从而获得既具有较小静态电容量，又具有吸收大的浪涌能力的压敏电阻器，由于放电间隙的介电常数很低，导致第二压敏电阻与放电间隙串联后的固有电容很低，而第三电极面的面积较小，其固有电容也很低，导致整个压敏电阻的固有电容比相同通流量的单独压敏电阻低很多，能应用在频率更高的工作场合。

优选的，所述第一电极面、第二电极面和第三电极面平行布置，且所述第二电极面和第三电极面在第一电极面上的投影面均落入该第一电极面范围内。

将三个电极面设置为相互平行的平面，使形成的各个压敏电阻的压敏电压便于计算和控制，根据不同的压敏电阻器型号要求，对压敏瓷片的各个电极面的面积和相对距离进行调节，从而形成不同压敏电压和通流量的压敏电阻器，满足不同的使用场合。

第二电极面和第三电极面在投影方向上均落入第一电极面范围内，使第二电极面和第三电极面的面积均小于第一电极面的面积，从而使该压敏电阻器接入电路中后，第三电极面与第一电极面之间形成的第一压敏电阻的固有电容量较低，同时在第三电极面上连接电极后，便于与第二电极面之间形成放电间隙。

优选的，所述第三电极面和第二电极面的面积比小于3：7，将第三电极面和第二电极面采取如此比例大小的范围，使压敏电阻在具有低固有电容的同时，又具有较好的浪涌吸收能力，保证性能处于较好状态。

优选的，所述第二电极面和第三电极面与第一电极面的高度差至少为0.3mm。

优选的，所述陶瓷芯片上设有凹槽，该凹槽位于所述第一电极面的相对侧，所述第二电极面设置在所述凹槽的底面，所述第三电极面设置在所述陶瓷芯片开设该凹槽的端面，所述电极连接在该第三电极面上，且位于所述凹槽上方。

在陶瓷芯片上设置凹槽，该凹槽位于第一电极面相对侧，开设有凹槽的陶瓷芯片端面与所述第一电极面形成第一压敏电阻，所述凹槽的底面与第一电极面形成第二压敏电阻，横跨凹槽的电极与凹槽底面形成放电间隙。

优选的，所述第三电极面为布置在所述第二电极面外侧的环形电极面。

进一步地，所述环形电极面为矩形环形面或圆环形面。

采取上述结构，当采用电极连接在第三电极面上后，电极与第二电极形成放电间隙，而且放电范围为整个第二电极面的范围大小，能对电路形成更好的保护。

优选的，所述电极为导电电极片。

导电电极片通过焊接等工艺连接在第三电极面上，从而使电极和第二电极面之间形成放电间隙，将电极设置为导电电极片，能增大电极的放电面积，使电极和第二电极面之间放电更容易。

优选的，所述第二电极面上连接有用于调整放点间隙宽度的金属导电片。

通过在第二电极面上连接金属导电片，通过安装不同厚度的金属导电片，能得到不同的放电间隙。

优选的，所述导电电极片为贴合在第三电极面上的板状结构。

将导电电极片设置为板状结构，板状结构的电极片安装凹槽上，与凹槽底面的第二电极面之间容易形成放电间隙，同时将导电电极片设为板状结构，便于和第三电极片贴合，从而与第二电极面之间形成密封的放电间隙。

优选的，所述导电电极片上对应设置有向所述凹槽内凸起的突起部，该突起部与第二电极面之间形成放电间隙。

通过在陶瓷芯片上设置凹槽，并对应在导电电极片上布置突起部，从而可以将凹槽做得比较深，并通过突起部来调节导电电极片和凹槽底部之间的放电间隙距离，从而制造出不同压敏电压的压敏电阻器，满足不同的使用要求。

调整导电电极片的下凸深度可以调节放电间隙的宽度，间隙越窄击穿电压越低，导电电极片与第二电极面之间的放电间隙也可以看成一个空气介质平板电容器，由于空气的介电常数（约为1）远低于压敏瓷片介电常数（约为7-9），其固有电容量可近似以放电间隙的固有电容量代表，间隙越宽固有电容越小。

优选的，所述陶瓷芯片为圆柱体结构，所述第一电极面和第三电极面分别布置在该圆柱体结构的两端，所述凹槽为开设在第三电极面上的圆柱孔，该圆柱孔的底面设有所述第二电极面。

将陶瓷芯片做成圆柱体结构，且开设圆柱孔形的凹槽，该压敏电阻器的静态电容量的确定是由环形的第三电极面和第一电极面确定，环形的第三电极面能做得很小，因此第一压敏电阻的电容量可以做得很小。同时该压敏电阻器的压敏电压也是由第一压敏电阻确定的，在小电流特性上均体现为第一压敏电阻的特性，虽然第二电极面和第一电极面之间电容较大，但第三电极面和第二电极面之间有一定放电间隙，介质差异，这之间的电容远低于第一压敏电阻的电容，放电间隙与第二压敏电阻串联形成的电容由放电间隙确定，所以整个压敏电阻器的电容量可以做的很小。同时，能将第二电极面做得较大，当发生浪涌时，放电间隙放电击穿，通过与放电间隙串联的第二压敏电阻吸收较多较大浪涌，从而对电路形成较好保护。

进一步地，所述圆柱孔与圆柱体结构同心。

优选的，陶瓷芯片为圆柱体结构时，陶瓷芯片的直径取大于5mm，也可以取为5mm。

优选的，陶瓷芯片的直径至少取为10mm。

优选的，所述陶瓷芯片为方形压敏瓷片，所述第一电极面和第三电极面分别布置在方形压敏瓷片的相对两个侧面上，所述凹槽为开设在第三电极面上的方形孔，该方形孔的底面设有所述第二电极面。

将陶瓷芯片做成方形结构，且开设方形孔的凹槽，该压敏电阻器的静态电容量的确定是由开设有凹槽的环形第三电极面和第一电极面确定，环形的第三电极面能做得很小，因此第一压敏电阻的电容量可以做得很小。同时该压敏电阻器的压敏电压也是由第一压敏电阻确定的，在小电流特性上均体现为第一压敏电阻的特性，虽然第二电极面和第一电极面之间电容较大，但第三电极面和第二电极面之间有一定放电间隙，介质差异，这之间的电容远低于第一压敏电阻的电容，放电间隙与第二压敏电阻串联形成的电容由放电间隙确定，所以整个压敏电阻器的电容量可以做的很小。同时，能将第二电极面做得较大，当发生浪涌时，放电间隙放电击穿，通过与放电间隙串联的第二压敏电阻吸收较多较大浪涌，从而对电路形成较好保护。

进一步地，陶瓷芯片为方形压敏瓷片时，其短边长大于5mm。

优选的，所述导电电极片与第三电极面密封连接，使第二电极面与导电电极片之间形成的放电间隙为密闭空腔。

将电极片与第三电极面密封连接后，导电电极片与第二电极面形成的放电间隙为密封性空腔，从而与空气隔离，能防止导电电极片和第二电极面与空气接触发生氧化，同时也防止导电电极片和第二电极面在放电过程中发生氧化，保证正常的放电功能，使压敏电阻器对电路形成可靠保护。

进一步地，所述密闭空腔内充斥有并氩气，氖气或氮气等惰性气体。通过惰性气体进一步保护电极，实现正常的放电功能，使压敏电阻器对电路形成可靠保护。

优选的，所述导电电极片突起部的下凸面与第二电极面之间的放电间隙距离为0.05～0.5mm。对应的放电电压为1～5KV。

也可以采用导电电极片没有下凸的突起部，而是在陶瓷芯片第二电极面上通过焊接等方式连接一片金属片形成上凸的突起部，调节金属上凸的高度来调整放电间隙的宽度。

优选的，所述第一电极面和所述电极上连接有引出导线，除导线引出端外的其它表面均被绝缘层包裹。

与现有技术相比，本发明的有益效果：

1、布置在第一电极面相对侧的第二电极面和第三电极面相对独立，该第二电极面和第三电极面与第一电极面形成高度差，当电极连接在第三电极面时，分别在两端的电极上接入引脚后，电极与第一电极面之间形成小电极面的第一压敏电阻，同时电极与第二电极面形成放电间隙，第二电极面与第三电极面之间形成第二压敏电阻，放电间隙的固有电容很低，电极连接在第三电极面后，压敏电阻器的固有电容量是由第一压敏电阻确定的，而第三电极面的面积小于第二电极面的面积，这就降低了第一压敏电阻的电容量，压敏电阻器的压敏电压是由第一压敏电阻确定的，在小电流特性上均体现为第一压敏电阻的特性，电流限制电压是由第二压敏电阻决定的，大的浪涌冲击时，第一压敏电阻吸收浪涌波头后，第一压敏电阻两端电压升高，此时电极与第二电极面之间的放电间隙放电，第二压敏电阻导通，大的浪涌被第二压敏电阻吸收，解决高频电路中大的浪涌吸收问题，同时解决了放电管和压敏电阻进行组合使用所存在的续流问题，节约生产成本和提高电路保护的可靠性；

2、将陶瓷芯片设置为圆柱体状、凹槽设置为圆柱孔，或者将陶瓷芯片设置为矩形体状、凹槽设置为矩形体端面的方形孔，同时也可以将陶瓷芯片设置为其他规则的形状，这种结构形式能方便利用成型模具制作陶瓷芯片，并利用模具控制电极面的大小、电极面的高度差、电极片的尺寸及下凸深度等关键形状尺寸，以实现预期的技术参数，同时，电极涂覆、引线连接、绝缘封装等制造工艺均成熟稳定，一致性好，可连续稳定地生产出预期成品；

3、将第二电极面的面积设置为大于第三电极面的面积，使第三电极面与第一电极面形成的第一压敏电阻的电容量较小，而第二电极面较大，该第二电极面与第一电极面形成的第二压敏的电阻的电容量较大，但是由于第三电极面与第二电极面之间有放电间隙，只有当存在较大浪涌时，放电间隙放电导通后，第二压敏电阻才发挥自身功能，吸收较大的浪涌；

4、本方案的压敏电阻器减少了引线数量，传统方式中需要采用多根引线连接多个元器件才能实现本方案的性能，该结构形式的压敏电阻器减少了安装焊点和相应的布线，降低了整体的复杂性，提高了安全可靠性，并减少了布线带来的寄生电感和电容，提高了对浪涌的响应时间；

5、将电极片与第三电极面密封连接后，导电电极片与第二电极面形成的放电间隙为密封性空腔，从而与空气隔离，能防止导电电极片和第二电极面与空气接触发生氧化，同时也防止导电电极片和第二电极面在放电过程中发生严重氧化，并根据必要性在密封空腔内充入氩气，氖气或氮气等惰性气体进一步保护电极，实现正常的放电功能，使压敏电阻器对电路形成可靠保护。

附图说明：

图1为实施例1中的压敏电阻器的结构示意图。

图2为沿图1中F-F线的剖视图。

图3为图1中的压敏电阻器安装引脚后的结构。

图4为实施例2中的压敏电阻器的结构示意图。

图5为沿图4中E-E线的剖视图。

图6为图4中的压敏电阻器安装引脚后的结构。

图7为实施例3中的压敏电阻器的结构示意图。

图8为沿图7中A-A线的剖视图。

图9为图7中的压敏电阻器安装引脚后的结构。

图10为实施例4中的压敏电阻器的结构示意图。

图11为沿图10中C-C线的剖视图。

图12为图10中的压敏电阻器安装引脚后的结构。

图13为实施例5中的压敏电阻器的结构示意图。

图14为图13中的压敏电阻器安装引脚后的结构示意图。

图15为实施例6中的压敏电阻器的结构示意图。

图16为图15中的压敏电阻器安装引脚后的结构示意图。

图17为实施例6中电极的结构示意图。

图18为等效电路图。

图中标记：1-陶瓷芯片，11-第一电极面，12-第二电极面，13-第三电极面，14-凹槽，15-第四电极面，2-电极，2A-导电电极片，2A1-突起部，21-第五电极面，D1-电极片厚度，D2-陶瓷芯片厚度差，D3-放电间隙，3-放电管，4-引脚，41-第一引脚，42-第二引脚，5-导电金属片。

具体实施方式

下面结合试验例及具体实施方式对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。

实施例1

本实施例的低固有电容压敏电阻器用于保护电路中。

低固有电容压敏电阻器，如图1、图2和图3所示，包括设有多个电极面的陶瓷芯片1，以及连接在该陶瓷芯片1上的电极2，所述电极面包括第一电极面11，以及布置在第一电极面11相对侧的第二电极面12和第三电极面13，所述第二电极面12和第三电极面13与第一电极面11的高度差大于0.3mm，所述电极2连接在第三电极面13后，该电极2与第二电极面12之间形成放电间隙D3，所述第三电极面13的面积小于第二电极面12的面积，且所述陶瓷芯片1的截面面积大于20mm²，该陶瓷芯片1的截面是指平行于第一电极面11及位于第一电极面11和第二电极面12之间的截面。

该低固有电容压敏电阻器通过引脚4接入电路中，具体地，第一引脚41连接在第一电极面11上，第二引脚42连接在第二电极面12上，压敏电阻器通过引脚接入保护电路，形成的等效电路图如图18所示，第三电极面13和第一电极面11形成小电极面的第一压敏电阻U1。电极2和第二电极面12形成放电间隙D3，放电间隙D3在电路中相当于放电管3，空气的介电常数ε为1，使放电间隙D3（放电管3）的固有电容很低。第二电极面12和第一电极面11形成电极板面积更大的第二压敏电阻U2，在电路中与放电间隙D3串联，在正常情况下，小电流特性由第一压敏电阻U1体现，在线路有大的浪涌的时候，电极2和第二电极面12之间的放电间隙D3导通，第二压敏电阻U2导通，因第二压敏电阻U2两侧的电极面较大，限压低，大部分能量由第二压敏电阻U2吸收。浪涌波头由第一压敏电阻U1吸收可保证足够快的响应时间，浪涌脉冲绝大部分能量由第一压敏电阻U1和第二压敏电阻U2并联后共同吸收，第二压敏电阻U2吸收主要能量。实现了压敏电阻器响应时间快、吸收能量强的优点同时具备固有电容低的优点。

该压敏电阻器具有低固有电容的实现机理为：压敏电阻器的静态电容量的确定是由第三电极面13的面积确定，第三电极面13可以做得很小，因此第一压敏电阻U1的电容量可以做得很小，压敏电阻器的压敏电压也是由第一压敏电阻U1确定的，在小电流特性上均体现为第一压敏电阻U1的特性，虽然第二电极面12和第三电极面13之间电容较大，但第三电极面13和第二电极面12之间有一定放电间隙，介质差异，这之间的电容远低于第一压敏电阻U1的电容，放电间隙与第二压敏电阻U2串联形成的电容由放电间隙确定，所有整个组件的电容量可以做得很小。压敏电阻器的压敏电压也是由第一压敏电阻U1确定的，在小电流特性上均体现为第一压敏电阻U1的特性，大电流限制电压是由第二压敏电阻U2决定的，大的浪涌冲击时，第一压敏电阻U1吸收浪涌波头后，第一压敏电阻U1两端电压升高，此时电极与第二电极面12之间的放电间隙放电，第二压敏电阻U2导通，大的浪涌被吸收，而第二压敏电阻U2的压敏电压可以做得很低。

所述第二电极面12的面积大于第三电极面13的面积，第二电极面12和第三电极面13的面积大小分别影响形成的等效电路中第二压敏电阻U2和第一压敏电阻U1的特性，从而关系到压敏电阻器的性能。

本实施例中的第三电极面13与第一电极面11之间的距离大于第二电极面12与第一电极面11之间的距离，所述电极2连接在第三电极面13后，向所述第二电极面12方向延伸，使电极2在第二电极面12上的投影面与该第二电极面12形成部分重叠。

作为其中的一种实施方式，所述电极2为导电电极片，可以采用其他的电极结构形式，比如截面形状为矩形的电极棒等，任何形式的电极只要与第二电极面12形成放电间隙均能实现。

作为其中的一种实施方式，本实施例的陶瓷芯片为压敏瓷片，也可以采用其他具有压敏特性的材料制作成陶瓷芯片，并且在制作成的陶瓷芯片上设置如上述所述的各个电极面，其他具有压敏特性的材料包括压敏多晶材料、压敏高分子材料等。

作为其中的一种实施方式，本实施例的陶瓷芯片采用圆柱体结构，也可以采用矩形体结构或其他结构形式的陶瓷芯片，如实施例2、实施例3和实施例4中所实施的方式。

作为其中的一种实施方式，陶瓷芯片的直径至少为5mm，优选方式取陶瓷芯片的直径至少为10mm。

作为其中的一种实施方式，第二电极面12和第三电极面13与第一电极面11的高度差至少为0.3mm，优选方式是至少0.5mm。

作为其中的一种实施方式，所述第一电极面11、第二电极面12和第三电极面13平行布置，且所述第二电极面12和第三电极面13在第一电极面11上的投影面均落入该第一电极面11范围内。很容易想到的是，第一电极面11、第二电极面12和第三电极面13也可以采用不平行的实施方式，如实施例3中所实施的方式，第一电极面11、第二电极面12和第三电极面13在陶瓷芯片1的几何尺寸范围内不相交，但不包括电极面延伸后相交的情况。

作为其中的一种实施方式，陶瓷芯片1上设有凹槽14，该凹槽14位于所述第一电极面11的相对侧，所述凹槽14的底面上设有第二电极面12，沿所述陶瓷芯片1开设该凹槽14的端面，设有第三电极面13，所述电极2连接在该第三电极面13上，且位于所述凹槽14上方。另一种实施方式是将第二电极面12和第三电极面13设置为距第一电极面11距离不同的台阶面，将第二电极面12和第三电极面13分别设置在台阶面上，如实施例4所示，将电极2制作成台阶状，一端连接在第三电极面13上，抬升一端对应与第二电极面12布置，从而与第二电极面12形成放电间隙，如实施例4中所实施的方式。

作为其中一种实施方式，所述第三电极面13为布置在所述第二电极面12外侧的环形电极面，本实施例中的第三电极面为圆环面，也可以将环形的第三电极面设置为矩形环形面，如实施例2中所实施的方式。

作为其中一种实施方式，本实施例的圆柱体结构的陶瓷芯片的凹槽14为圆柱形孔，陶瓷芯片一端为第一电极面11，另一端开设有圆柱孔，该圆柱孔的底面为第二电极面12，圆环形端面为第三电极面13，也可以将凹槽设置为矩形孔或其他结构形式，如实施例2和实施例3所实施的方式。

作为其中一种实施方式，本实施例中的导电电极片与第三电极面13密封连接，使第二电极面12与导电电极片之间形成的放电间隙D3为密闭性空腔。

实施例2

本实施例的低固有电容压敏电阻器用于保护电路中。

低固有电容压敏电阻器，如图4、图5和图6所示，本实施例的低固有电容压敏电阻器和实施例1基本相同，不同之处在于：所述陶瓷芯片1为矩形体结构，同时开设在陶瓷芯片1上的凹槽14为矩形孔，从而在矩形孔孔底设置第二电极面12，开设矩形孔的陶瓷芯片1的端面设置为第三电极面13，该第三电极面13为矩形环形面。

用于设置第一电极面11的陶瓷芯片的底面短边长至少为5mm。

陶瓷芯片1的第二电极面12和第三电极面13与第一电极面11的高度差为0.3mm，优选方式是高度差至少为0.5mm。

本实施例的电极同样采用导电电极片，盖合在凹槽13上，使得导电电极片与第二电极面12之间形成放电间隙D3。

本实施例的陶瓷芯片1和电极2组合成压敏电阻器后，连接上引脚4，包括将第一引脚41连接在第一电极面11上，将第二引脚42连接在电极2上，形成的等效电路图如图18所示，压敏电阻器的工作原理和实现机理与实施例1完全相同，在此不再赘述。

实施例3

本实施例的低固有电容压敏电阻器用于保护电路中。

低固有电容压敏电阻器，如图7、图8和图9所示，本实施例的低固有电容压敏电阻器与实施例2的压敏电阻器大致相同，不同之处在于：

本实施例的陶瓷芯片1为异形结构，大致为矩形体结构，而不是标准的矩形体，该陶瓷芯片1包括设置在底部的第一电极面11，还包括布置在第一电极面11相对侧的第三电极面13和第四电极面15，所述第三电极面13和第四电极面15处于两个不同的平面，而且第三电极面13和第四电极面15既不平行，也不相交（指在陶瓷芯片结构内不相交，不包括两个平面延长后相交的情形），所述第三电极面13和第四电极面15之间布置有凹槽，在凹槽槽底布置有第二电极面12，在所述第三电极面13上连接有电极2，电极2为导电电极片，该导电电极片在第二电极面12上的投影面与第二电极面12部分重合，使得导电电极片与第二电极片12之间形成放电间隙D3，本实施例的放电间隙D3为不等距间隙。

本实施例的凹槽贯通陶瓷芯片1，所述第二电极面12设置在整个凹槽槽底。

本实施例的陶瓷芯片1和电极2组合成压敏电阻器后，连接上引脚4，包括将第一引脚41连接在电极2上，将第二引脚42连接在第一电极面11上，形成的等效电路图如图18所示，压敏电阻器的工作原理和实现机理与实施例1和实施例2基本相同，在此不再赘述。

实施例4

本实施例的低固有电容压敏电阻器用于保护电路中。

低固有电容压敏电阻器，如图10、图11和图12所示，包括设有多个电极面的陶瓷芯片1，以及连接在该陶瓷芯片1上的导电电极片2A，所述电极面包括第一电极面11，以及布置在第一电极面11相对侧的第二电极面12和第三电极面13，所述第二电极面12和第三电极面13相对独立，第二电极面12和第三电极面13与第一电极面11形成高度差，所述导电电极片2A连接在第三电极面13后，该导电电极片2A与第二电极面12之间形成放电间隙，所述第三电极面13的面积小于第二电极面12的面积。

本实施例的陶瓷芯片为L形板状结构，在底面布置第一电极面11，在所述第一电极面11相对一侧，也就是在该陶瓷芯片的两个台阶面上设置第二电极面12和第三电极面13，所述第三电极面13的面积小于第二电极面12的面积，优选方式是将第三电极面13与第二电极面12的面积比设置小于或等于3:7，本实施例中取第三电极面13与第二电极面12的面积比为3:7。

作为其中的一种实施方式，用于布置第一电极面11的陶瓷芯片底面面积大于20mm²，且短边边长大于4mm，优选方式为取陶瓷芯片的边长不小于10mm。

本实施例中，连接在第三电极面13上的电极采用导电电极片2A，所述导电电极片2A与第二电极面12之间形成放电间隙。

本实施例的陶瓷芯片1和导电电极片2A组合成压敏电阻器后，连接上引脚4，包括将第一引脚41连接在导电电极片2A上，将第二引脚42连接在第一电极面11上，形成的等效电路图如图18所示，第三电极面13和第一电极面11形成小电极面的第一压敏电阻U1。导电电极片2A和第二电极面2形成放电间隙，放电间隙在电路中相当于放电管3，空气的介电常数ε为1，使放电间隙（放电管3）的固有电容很低。第二电极面12和第一电极面11形成电极板面积更大的第二压敏电阻U2，在电路中与放电间隙D3串联，在正常情况下，小电流特性由第一压敏电阻U1体现，在线路有大的浪涌的时候，导电电极片2A和第二电极面12之间的放电间隙D3导通，第二压敏电阻U2导通，大部分能量由第二压敏电阻U2吸收。浪涌波头由第一压敏电阻U1吸收可保证足够快的响应时间，浪涌脉冲绝大部分能量由第一压敏电阻U1和第二压敏电阻U2并联后共同吸收，第二压敏电阻U2吸收主要能量。实现了压敏电阻器响应时间快、吸收能量强的优点同时具备固有电容低的优点。

该压敏电阻器具有低固有电容的实现机理为：压敏电阻器的静态电容量的确定是由第三电极面13的面积确定，第三电极面13可以做得很小，因此第一压敏电阻U1的电容量可以做得很小，压敏电阻器的压敏电压也是由第一压敏电阻U1确定的，在小电流特性上均体现为第一压敏电阻U1的特性，虽然第二电极面12和第三电极面13之间电容较大，但第三电极面13和第二电极面12之间有一定放电间隙，介质差异，这之间的电容远低于第一压敏电阻U1的电容，放电间隙D3与第二压敏电阻U2串联形成的电容由放电间隙D3确定，所有整个组件的电容量可以做得很小。压敏电阻器的压敏电压也是由第一压敏电阻U1确定的，在小电流特性上均体现为第一压敏电阻U1的特性，大电流限制电压是由第二压敏电阻U2决定的，大的浪涌冲击时，第一压敏电阻U1吸收浪涌波头后，第一压敏电阻U1两端电压升高，此时电极与第二电极面12之间的放电间隙放电，第二压敏电阻U2导通，大的浪涌被吸收，而第二压敏电阻U2的压敏电压可以做得很低。

实施例5

本实施例的低固有电容压敏电阻器用于保护电路中。

低固有电容压敏电阻器，如图13和图14所示，本实施例的陶瓷芯片1为圆柱体结构，该圆柱体结构的一端为第一电极面11，另一端开设有圆柱孔或方形孔形状的凹槽，该圆柱孔或方形孔的底面设置有第二电极面12，圆环形端面为第三电极面13，在第二电极面12上连接有导电金属片5，形成上凸的突起部，使电极2的第五电极面21与导电金属片5之间形成放电间隙D3。

本实施例的陶瓷芯片1和电极2组合成压敏电阻器后，连接上引脚4，包括将第二引脚42连接在电极2上，将第一引脚41连接在第一电极面11上，形成的等效电路图如图18所示，压敏电阻器的工作原理和实现机理与实施例1和实施例2基本相同，在此不再赘述。

如果设计要求第一压敏电阻与第二压敏电阻压敏电压的差值不大，也就是它们的厚度差D2不大，也可以省去导电金属片5，所述凹槽的开设深度决定了陶瓷芯片厚度差D2的尺寸大小，通过调整导电金属片5的厚度，能调整放电间隙D3的宽度，得到不同的击穿电压。

作为其中的另一种实施方式，本实施例的陶瓷芯片也可以为方形结构，该方形结构的一侧端面上设置第一电极面11，第一电极面11的相对一侧上设置第三电极面13，并且该第三电极面13上开设有圆柱形孔或方形孔，圆柱形孔或方形孔的孔底上设置第二电极面12，在第二电极面12上连接有导电金属片5。

本实施例的电极2为导电电极片，该导电电极片贴合在第三电极面13上，并且为板状结构，板状结构的导电电极片与第三电极面13密封连接，使第二电极面12与导电电极片之间形成的放电间隙D3为密闭空腔。

将导电电极片设置为板状结构，方便与第三电极面13进行密封连接。

实施例6

本实施例的低固有电容压敏电阻器用于保护电路中。

低固有电容压敏电阻器，如图15和图16所示，本实施例的陶瓷芯片1为圆柱体结构或方形结构，该圆柱体结构的一端为第一电极面11，该第一电极面11的相对一侧上设置有第三电极面13，第三电极面13上开设有圆柱孔或方形孔形状的凹槽14，凹槽14的底面设置有第二电极面12，所述第三电极面13为环形电极面，所述第二电极面和第三电极面与第一电极面的高度差为0.3mm。

如图15和图17所示，本实施例的电极2为导电电极片，导电电极片上对应设置有向所述凹槽14内凸起的突起部2A1，该突起部2A1与第二电极面12之间形成放电间隙D3，通过在陶瓷芯片1上设置凹槽14，并对应在导电电极片上布置突起部2A1，从而可以将凹槽14做得比较深，并通过突起部2A1来调节导电电极片和凹槽14底部之间的放电间隙D3距离，也可以调整电极片厚度D1和陶瓷芯片厚度差D2中的一个或两个参数来调整放电间隙D3的宽度，从而制造出不同型号，满足不同使用要求的压敏电阻器。

调整导电电极片的下凸深度可以调节放电间隙的宽度，间隙越窄击穿电压越低，导电电极片与第二电极面之间的放电间隙也可以看成一个空气介质平板电容器，由于空气的介电常数（约为1）远低于压敏瓷片介电常数（约为7-9），其固有电容量可近似以放电间隙的固有电容量代表，间隙越宽固有电容越小。

本实施例的导电电极片与第三电极面13密封连接，使第二电极面12与导电电极片之间形成的放电间隙D3为密闭空腔，将导电电极片与第三电极面密封连接后，导电电极片与第二电极面形成的放电间隙为密封性空腔，从而与空气隔离，能防止导电电极片和第二电极面与空气接触发生氧化，同时也防止导电电极片和第二电极面在放电过程中发生氧化，保证正常的放电功能，使压敏电阻器对电路形成可靠保护。

作为其中的一种实施方式，导电电极片突起部的下凸面与第二电极面之间的放电间隙距离为0.05～0.5mm。对应的放电电压为1～5KV。

本实施例的陶瓷芯片1和电极2组合成压敏电阻器后，连接上引脚4，包括将第一引脚41连接在电极2上，将第二引脚42连接在第一电极面11上，形成的等效电路图如图18所示，压敏电阻器的工作原理和实现机理与实施例1、实施例2和实施例8均基本相同，在此不再赘述。

本实施例的第二引脚42为与电极2形状适配的结构形式，使第二引脚42与电极2的接触面积较大，保证良好的导电性能。

实施例7

本实施例的压敏电阻器制造方法用于制造压敏电阻器。

压敏电阻器制造方法，在制造如实施例1-6中的压敏电阻器时，采用常规的制造方法，包括布置电极引脚，然后采用制造常规压敏电阻器过程进行生产、制造，包括清洗、包封、固化、标志和测量等步骤，从而形成由引脚组成的单口压敏器件。

在制作过程中，第一电极面11和所述电极2上连接有引出导线或引脚，除导线或引脚引出端外的其它表面均被绝缘层包裹。

Claims (13)

1.一种低固有电容压敏电阻器，其特征在于，包括设有多个电极面的陶瓷芯片，以及连接在该陶瓷芯片上的电极，所述陶瓷芯片采用的材料为具有压敏特性的材料，所述电极面包括第一电极面，以及布置在第一电极面相对侧的第二电极面和第三电极面，所述第二电极面和第三电极面与第一电极面的高度差大于0.3mm，所述电极连接在第三电极面后，该电极与第二电极面之间形成放电间隙，所述第三电极面的面积小于第二电极面的面积，且所述陶瓷芯片的截面面积大于20mm²，该陶瓷芯片的截面是指平行于第一电极面及位于第一电极面和第二电极面之间的截面；

所述陶瓷芯片上设有凹槽，该凹槽位于所述第一电极面的相对侧，所述第二电极面设置在所述凹槽的底面，所述第三电极面设置在所述陶瓷芯片开设该凹槽的端面，所述电极连接在该第三电极面上，且位于所述凹槽上方。

2.根据权利要求1所述的低固有电容压敏电阻器，其特征在于，所述第一电极面、第二电极面和第三电极面平行布置，且所述第二电极面和第三电极面在第一电极面上的投影面均落入该第一电极面范围内。

3.根据权利要求1所述的低固有电容压敏电阻器，其特征在于，所述第三电极面和第二电极面的面积比小于3：7。

4.根据权利要求1所述的低固有电容压敏电阻器，其特征在于，所述第三电极面为布置在所述第二电极面外侧的环形电极面。

5.根据权利要求1所述的低固有电容压敏电阻器，其特征在于，所述电极为导电电极片。

6.根据权利要求1-5之一所述的低固有电容压敏电阻器，其特征在于，所述第二电极面上连接有用于调整放点间隙宽度的金属导电片。

7.根据权利要求5所述的低固有电容压敏电阻器，其特征在于，所述导电电极片为贴合在第三电极面上的板状结构。

8.根据权利要求5所述的低固有电容压敏电阻器，其特征在于，所述导电电极片上对应设置有向所述第二电极面凸起的突起部，该突起部与第二电极面之间形成放电间隙。

9.根据权利要求1或4或5或7或8所述的低固有电容压敏电阻器，其特征在于，所述陶瓷芯片为圆柱体结构，所述第一电极面和第三电极面分别布置在该圆柱体结构的两端，所述凹槽为开设在第三电极面上的圆柱孔，该圆柱孔的底面设有所述第二电极面。

10.根据权利要求1或4或5或7或8所述的低固有电容压敏电阻器，其特征在于，所述陶瓷芯片为方形压敏瓷片，所述第一电极面和第三电极面分别布置在方形压敏瓷片的相对两个侧面上，所述凹槽为开设在第三电极面上的方形孔，该方形孔的底面设有所述第二电极面。

11.根据权利要求5或7或8所述的低固有电容压敏电阻器，其特征在于，所述导电电极片与第三电极面密封连接，使第二电极面与导电电极片之间形成的放电间隙为密闭空腔。

12.根据权利要求1-5之一所述的低固有电容压敏电阻器，其特征在于，所述放电间隙的宽度为0.05-0.5mm。

13.根据权利要求1-5之一所述的低固有电容压敏电阻器，其特征在于，所述第一电极面和所述电极上连接有引出导线，除导线引出端外的其它表面均被绝缘层包裹。

Images