CN110556220B - 一种陶瓷芯片及低限制电压压敏电阻器 - Google Patents

Abstract

本发明涉及压敏电阻器技术领域，具体涉及一种陶瓷芯片及低限制电压压敏电阻器，包括气体放电元件以及与该气体放电元件连接成并联电路的第一压敏电阻，还包括具有较低压敏电压值的第二压敏电阻，所述第二压敏电阻与该并联电路串联连接，通过在气体放电元件的两端并联第一压敏电阻，再和低压敏电压值的第二压敏电阻串联，利用压敏电阻快速的响应时间（＜20ns），达到吸收电涌陡峭的波头的目的。

Description

一种陶瓷芯片及低限制电压压敏电阻器

技术领域

本发明涉及压敏电阻器技术领域，特别涉及一种陶瓷芯片及低限制电压压敏电阻器。

背景技术

压敏电阻器作为安规元件，适用于电路、电器保护，特别在低频电源电路中广泛使用。压敏电阻器在使用过程中，要求压敏电阻的限制电压越低越好，即要求压敏电阻器的保护水平越高越好，从而通过压敏电阻器的保护，降低被保护器件出现故障的几率，也避免要求被保护器件提高耐压水平，但是限制电压是由压敏电阻的压敏电压决定的，压敏电压越低，限制电压就越低。压敏电压又代表了压敏电阻的导通阀值，过低的压敏电压将使压敏电阻自身的安全性受到很大的影响，失效损坏率将大幅上升。因此，在不降低导通阀值的前提下如何得到更低的限制电压的压敏电阻器是这一领域大家所共同追求的重要目标。

现有技术中，为了实现这一目标，通常是采用一只放电管和一只低压敏电压值的压敏电阻串联来实现，正常无电涌状态时，放电管处于不导通状态，压敏电阻不接入电路回路中，也就避免了电网波动等异常造成的损坏。而当电涌到来时，放电管导通使压敏电阻接入电路，呈现低的限制电压达到保护目的。当电涌消失后，压敏电阻回到高阻状态阻断了电网的跟随电流，使放电管返回断开状态，从而使压敏电阻又脱离了电路回路，达到了安全工作的目的。但是这一电路有一个重要缺陷，由于放电管的响应时间较长，典型值为1μs，而雷电等浪涌的波形较陡较窄，典型宽度为20μs，造成放电管还没有导通动作，电涌波头就已经进入后级电路，严重影响了保护效果。

发明内容

本发明的目的在于：针对现有技术中采用一只放电管和一只低压敏电压值的压敏电阻串联的方式来避免电网波动造成电路损坏时，存在放电管响应时间长，电涌波头在放电管还没有导通动作时就已经进入后级电路，严重影响了保护效果的问题，提供一种陶瓷芯片及低限制电压压敏电阻器，该压敏电阻器通过两个压敏电阻与气体放电元件的连接，在达到低限制电压目的的同时，浪涌波头到来时先导通其中一只压敏电阻，在放电管导通后，绝大部分浪涌电流通过另一只压敏电阻吸收，使得该组合电路的压敏电阻器具有低限制电压和高导通阀值以及快速的响应时间特性，同时具有低固有电容的特点，能应用在频率更高的工作场合。

为了实现上述发明目的，本发明提供了以下技术方案：

一种低限制电压压敏电阻器，包括气体放电元件以及与该气体放电元件连接成并联电路的第一压敏电阻，还包括具有较低压敏电压值的第二压敏电阻，所述第二压敏电阻与该并联电路串联连接。

本方案中，通过在气体放电元件的两端并联第一压敏电阻，再和低压敏电压值的第二压敏电阻串联，利用压敏电阻快速的响应时间（＜20ns），达到吸收电涌陡峭的波头的目的，第二压敏电阻的压敏电压值在150V～500V之间。

本方案的低限制电压压敏电阻器包括气体放电元件、第一压敏电阻和第二压敏电阻，根据三只元件的作用不同，可以有不同的参数选择，从而得到性能优良的低限制电压的压敏电阻器。

优选的，所述第二压敏电阻的压敏电压值至少为工作电压峰值的1/2。将第二压敏电阻的压敏电压值设置为不低于工作电压峰值的1/2，能保证第二压敏电阻的安全性，因为若第二压敏电阻的压敏电压值过低，则会造成在浪涌冲击后气体放电元件续流，导致第二压敏电阻击穿。

优选的，所述第二压敏电阻的电极面面积大于第一压敏电阻的电极面面积。由于有气体放电元件的隔离作用，该第二压敏电阻的压敏电压值可以比单独使用压敏电阻时低几个规格值，其压敏电压值约在150V～500V之间，以达到低限制电压的目的，而与气体放电元件并联的第一压敏电阻的目的只是在浪涌波头时先导通，此时浪涌幅值不太高，能量也不大，因此，第一压敏电阻的尺寸可以做得较小，因为一旦气体放电元件导通后，绝大部分浪涌电流将会从气体放电元件通过，不会有太大的电流从并联的第一压敏电阻经过。该组合电路的低限制电压压敏电阻器的导通阀值约为第二压敏电阻的压敏电压值与气体放电元件的脉冲放电电压值之和。

优选的，所述第一压敏电阻的压敏电压值与气体放电元件的脉冲放电电压值的相对误差在20%范围内。当第一压敏电阻的压敏电压值大于气体放电元件的脉冲放电电压值时，在压敏电阻专用测试仪上测出的小电流参数均为第二压敏电阻的性能，因为测试时气体放电元件处于导通状态。

当第一压敏电阻的压敏电压值小于气体放电元件的脉冲放电电压值时，在压敏电阻专用测试仪上测出的小电流参数均为第一压敏电阻与第二压敏电阻串联后的数值，因为测试时气体放电元件处于断开状态。

当第一压敏电阻的压敏电压值小于气体放电元件的脉冲放电电压值时，要注意不要使相对误差太大，因为压敏电阻的箝压性能很好，一般在流过它的电流增长一个数量级时，它两端的电压值增长约为4%，误差太大的话，当电涌来临时，若要第一压敏电阻两端的电压值大于气体放电元件的脉冲放电电压值，从而使气体放电元件导通，流过第一压敏电阻的电流就会过大，不利于延长它的寿命。

当然也可以预先将第一压敏电阻的非线性系数设计制造在30以下，也就是当流过它的电流增长一个数量级时，它两端的电压值增长8%以上，就可以允许两者的相对误差更大，甚至大于30%。也就可以在电涌到来时，流过第一压敏电阻的电涌波头电流值很小的情况下，就能触发气体放电元件导通。

该组合电路的低限制电压压敏电阻器具有低固有电容的特点，由于气体放电元件是空气介质，介电常数很低，而并联小尺寸压敏电阻由于电极面积较小，固有电容也低很多，导致整个组合电路的固有电容比相同通流量的单独压敏电阻低很多，可以比单独使用的压敏电阻应用在频率更高的工作场合。

优选的，所述第一压敏电阻和第二压敏电阻分别由第一陶瓷芯片和第二陶瓷芯片制得，分别在所述第一陶瓷芯片和第二陶瓷芯片的两个相对端面上布置有用于连接导线引出端子的电极。

第一压敏电阻由第一陶瓷芯片制得，该第一陶瓷芯片包括两个相对布置的端面，两端端面上连有电极，电极用于连接导线引出端子，同样地，第二压敏电阻由第二陶瓷芯片制得，该第二陶瓷芯片也包括两个相对布置的端面，两端端面上同样连有电极，电极用于连接导线引出端子。

所述第一压敏电阻和第二压敏电阻在连接形成低限制电压压敏电阻器时，既包括采用电连接的方式连接，也包括采用物理连接的方式连接，从而形成本发明所要求保护的组合电路的压敏电阻器。

优选的，设置在所述第二压敏电阻两个端面上的电极面积大于设置在第一压敏电阻两个端面上的电极面积，所述第一压敏电阻和气体放电元件连接在第二压敏电阻的同一端面电极上，第二压敏电阻的另一端电极连接引出导线端子，所述第一压敏电阻另一端的电极与气体放电元件的另一侧电极连接后再连接引出导线端子。

采用第一压敏电阻、第二压敏电阻和气体放电元件的分离元件构成的组合电路形式的压敏电阻器虽然能达到浪涌波头吸收、响应时间快及更好保护后级电路的效果，但是也存在如下缺点：一是成本高，三只分离元件有许多相同的制造步骤要分别重复，如电极制造、引线连接和绝缘封装等，导致成本居高不下，影响推广应用；二是安装体积大，三只元件要占更多的安装空间，不利于整机小型化的方向；三是元件增多导致电路复杂，影响整机可靠性，三只元件有六个引出焊点及相应的布线，会增加整机电路板制造的工作量和不可靠因素，也将带来更多的寄生电感和电容，影响电路的响应时间。

设置在所述第二压敏电阻两个端面上的电极面积大于设置在第一压敏电阻两个端面上的电极面积，使第一压敏电阻为小尺寸压敏电阻，第二压敏电阻为低压敏电压值大尺寸的压敏电阻，从而形成响应时间快，通流量大、导通阀值高、限制电压低和固有电容低等性能参数良好的组合电路。

采取上述方案后，形成第一压敏电阻与气体放电元件并联后再与第二压敏电阻串联的组合单端口电路，这种组合电路的压敏电阻器不仅具有响应时间快、通流量大、导通阀值高、限制电压低和固有电容低的优良性能参数，并且集成组合后共用了电极、引线、绝缘封装层等结构，达到了降低成本、减小体积的目的，此外，连接的引线和焊点大幅度减少，提高了可靠性，也降低了更多导线连接带来的寄生电感和电容，进一步提升了响应时间。

进一步地，第一压敏电阻与气体放电元件连接在第二压敏电阻的同一端面电极时，这三个元件均连接在同一个电极面上。

优选的，所述气体放电元件为放电管。

相应地，本发明还提供一种陶瓷芯片，包括第一电极面，以及布置在第一电极面相对侧的第二电极面，所述第一电极面上设有贯通至第二电极面的空腔。

通过在陶瓷芯片的相对两侧布置第一电极和第二电极，从而形成第一电极面和第二电极面，使得通孔两侧的第一电极和第二电极之间形成放电间隙，在两个电极上分别连接导线引出端子后，该陶瓷芯片的整体结构相当于一个压敏电阻和一个气体放电元件并联的结构。当这种结构的陶瓷芯片一端连接第二压敏电阻后，就形成如前面所述的组合式压敏电阻器的电路，得到低限制电压压敏电阻器。

优选的，所述陶瓷芯片为圆柱体结构，所述第一电极面和第二电极面分别设置在圆柱体结构的两端，所述空腔为圆形通孔。

进一步地，圆形通孔与圆柱体结构同轴心，使得陶瓷芯片为等壁厚的圆筒结构，两端布置电极，形成电极面。

本发明还提供了一种低限制电压压敏电阻器，包括第一压敏电阻，所述第一压敏电阻由如上述所述的带有空腔的陶瓷芯片制得，还包括连接在第一压敏电阻电极上的第二压敏电阻，所述第一压敏电阻两个端面上的电极之间形成相当于气体放电元件的放电间隙。

调整放电间隙的宽度就可以调节放电电压，从而形成不同规格值的压敏电阻器。

所述第一压敏电阻和气体放电元件为一体式结构，所述通孔贯通至陶瓷芯片的两个端面，使得布置在端面上的电极位于空腔两侧，从而形成放电间隙，陶瓷芯片空腔四周部分相当于一个压敏电阻，使得第一压敏电阻和气体放电元件并联连接后形成整体式结构，再与第二压敏电阻串联连接。

优选的，布置在所述第一压敏电阻两端面的电极将空腔覆盖，形成封闭空腔。第一压敏电阻两端面的电极之间形成的放电间隙为封闭空腔，从而与空气隔离，能防止第一压敏电阻两端电极的放电一侧空气接触发生氧化，同时也防止放电间隙在放电过程中发生严重氧化，如果有必要，还可以在密封空腔内充入氩气、氖气或氮气等惰性气体进一步保护电极，保证正常的放电功能，使压敏电阻器对电路形成可靠保护。

优选的，设置在陶瓷芯片上、且用于连接导线引出端子的电极为金属电极片，该金属电极片带有突起部，所述突起部向陶瓷芯片的空腔内凸起。

设置突起部，可以通过调节突起部的凸起高度来调整放电间隙宽度，从而可以将第一压敏电阻制造为标准厚度，并根据不同的规格需要，使用不同凸起高度的金属电极片进行组合，从而得到不同规格的压敏电阻器。

进一步地，所述突起部的下凸面与第二压敏电阻之间为等距布置，使突起部下凸面上的各点与该点在第二压敏电阻的电极面的投影点之间的距离相等，保证突起部与第二压敏电阻的电极面之间的放电间隙宽度比较均匀，使压敏电阻器对电路形成有效、可靠的保护。

优选的，在陶瓷芯片的空腔内设置有第二金属电极片，该第二金属电极片连接在第二压敏电阻的电极上。

第二金属电极片用于调整第一压敏电阻两端面电极之间的放电间隙，第一压敏电阻安装在第二压敏电阻的电极面上后，该第一压敏电阻另一端的电极距第二压敏电阻的距离是确定的，也就是形成的放电间隙是确定的，通过设置第二金属电极片，可以将第一压敏电阻制造为标准厚度，并根据不同的规格需要，使用不同厚度的第二金属电极片进行组合，从而得到不同规格的压敏电阻器。

进一步地，所述第二金属电极片的形状与第一压敏电阻的空腔截面形状对应，保证该第二金属电极片与第一压敏电阻另一侧的电极之间能更好地实现放电，放电范围更宽。

优选的，所述陶瓷芯片为圆环状或矩形环状结构。

陶瓷芯片为圆环状结构，在两端面布置电极后，圆孔两端的电极之间形成类似于气体放电元件的放电间隙，整体结构相当于一个压敏电阻与气体放电元件并联，该整体结构安装在第二压敏电阻的电极面上，相当于再串联了第二压敏电阻，形成低限制电压压敏电阻器；同样地，当第一陶瓷芯片采用矩形环状时，中间通孔贯通的两个端面上布置电极，电极之间形成类似于气体放电元件的放电间隙，整体结构也相当于一个压敏电阻与气体放电元件并联，该整体结构安装在第二压敏电阻的电极面上，相当于再串联了第二压敏电阻，形成低限制电压压敏电阻器。

与现有技术相比，本发明的有益效果：

1、通过在气体放电元件的两端并联第一压敏电阻，再和低压敏电压值的第二压敏电阻串联，利用压敏电阻快速的响应时间，达到吸收电涌陡峭的波头的目的，还具有高的导通阀值电压，低的限制电压；

2、采用第二压敏电阻电极面积大于第一压敏电阻电极面积的方式，使得整个电路组合的固有电容比相同通流量的单独压敏电阻低很多，比单独使用的压敏电阻应用在频率更高的工作场合，大大提高的其适用性；

3、将第一压敏电阻、第二压敏电阻和气体放电元件直接连接的方式，使得形成的组合式压敏电阻器不仅具有响应时间快、通流量大、导通阀值高、限制电压低和固有电容低的优良性能参数，同时共用了电极、引线、绝缘封装层等结构，达到了降低成本、减小体积的目的，此外，连接的引线和焊点大幅度减少，提高了可靠性，也降低了更多导线连接带来的寄生电感和电容，进一步提升了响应时间；

4、采用带空腔的第一压敏电阻，并将该第一压敏电阻和第二压敏电阻串联连接的方式，使第一压敏电阻在两个端面上的电极之间形成相当于所述气体放电元件的放电间隙，这种结构形式大大简化了这种组合式压敏电阻器的结构形式，达到低限制电压、低固有电容的优良性能参数，并且制作简单、成本低、可靠性高。

附图说明：

图1为本发明的低限制电压压敏电阻器的工作原理电路图。

图2为实施例2中的低限制电压压敏电阻器的组装结构示意图。

图3为图2中另一视角的结构示意图。

图4为实施例2中低限制电压压敏电阻器封装后的结构示意图。

图5为实施例4中低限制电压压敏电阻器封装后的结构示意图。

图6为本发明中陶瓷芯片的结构示意图。

图7为沿图6中A-A的剖面图。

图8为图5中第二压敏电阻的结构示意图。

图9为沿图8中B-B的剖面图。

图10为实施例4中压敏电阻器另一实施方式的结构示意图。

图中标记：1-第一陶瓷芯片，11-第一电极，12-第二电极，2-第二陶瓷芯片，21-第三电极，22-第四电极，3-气体放电元件，31-第五电极，32-第六电极，4-金属电极片，41-突起部，5-第二金属电极片，6-导线引出端子，7-绝缘封装层，8-放电间隙，U1-第一压敏电阻，U2-第二压敏电阻。

具体实施方式

下面结合试验例及具体实施方式对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。

实施例1

低限制电压压敏电阻器，其原理如图1所示，包括气体放电元件3以及与该气体放电元件3连接成并联电路的第一压敏电阻U1，还包括具有较低压敏电压值的第二压敏电阻U2，所述第二压敏电阻U2与该并联电路串联连接，第二压敏电阻的压敏电压值在150V～500V之间。

气体放电元件3与第一压敏电阻U1连接成并联电路，既包括电连接成并联电路，如本实施例中所示，也包括直接连接，从而形成并联电路的结构方式，如实施例2和实施例3中所示的结构，还包括一体式结构设计形成原理为并联电路的情况，如实施例4中所示。

当本实施例的组合压敏电阻接入电网回路中后，在没有电涌脉冲时，气体放电元件3处于断开状态，第一压敏电阻U1与第二压敏电阻U2串联在回路中。该组合回路形成的压敏电阻器的压敏电压等于两只压敏电阻的压敏电压之和，与电网工作电压的安全距离拉得很开，能够确保电网电压大幅波动时也处于安全不误导通的状态。

当雷电等瞬态浪涌进入电网回路时，气体放电元件3导通，浪涌能量通过气体放电元件3和第二压敏电阻U2的串联支路泄放，保护水平主要由第二压敏电阻U2的限制电压决定。浪涌消失后，第二压敏电阻U2回到高阻状态，阻断了电网的跟随电流，迫使气体放电元件3返回断开状态，电路又回到了第一压敏电阻U1与第二压敏电阻U2串联的状态。

从工作原理可以看出，气体放电元件3和第二压敏电阻U2的通流量要足够大，因为它们是浪涌吸收的主通道。因此它们的电极面积都须要尽可能的大。由于导通后气体放电元件的维持电离放电电压很低（约为20~30V）。保护水平可认为是由U2的限制电压决定，U2的压敏电压选得越低，保护水平越好，U2的压敏电压的选择下限是确保在正常电网工作电压下，浪涌消失后能够返回到高阻状态。

第一压敏电阻U1的作用是利用它快速的响应时间（约为20ns）吸收电涌的波头，提高保护质量。由于不需要吸收电涌的主要能量，它的电极面积不必做得很大，这样还可以使组合压敏电阻的等效固有电容减小，可用于较高频率的电路中。

本实施例中，通过在气体放电元件3的两端并联第一压敏电阻U1，再和低压敏电压值的第二压敏电阻U2串联，利用压敏电阻快速的响应时间（＜20ns），达到吸收电涌陡峭的波头的目的。

所述第二压敏电阻的压敏电压值至少为工作电压峰值的1/2，将第二压敏电阻的压敏电压值设置为不低于工作电压峰值的1/2，能保证第二压敏电阻的安全性，因为若第二压敏电阻的压敏电压值过低，则会造成在浪涌冲击后气体放电元件续流，导致第二压敏电阻击穿。

组合回路的压敏电阻器包括气体放电元件3、第一压敏电阻U1和第二压敏电阻U2，根据三只元件的作用不同，可以有不同的参数选择，从而得到性能优良的低限制电压的压敏电阻器。

实施例2

低限制电压压敏电阻器，如图2和图3所示，包括气体放电元件3以及与该气体放电元件连接成并联电路的第一压敏电阻U1，还包括具有较低压敏电压值的第二压敏电阻U2，所述第二压敏电阻U2与该并联电路串联连接，第二压敏电阻U2的电极面面积大于第一压敏电阻U1的电极面面积。由于有气体放电元件3的隔离作用，该低限制电压压敏电阻器的压敏电压值可以比单独使用压敏电阻时低几个规格值，以达到低限制电压的目的，而与气体放电元件3并联的第一压敏电阻U1的目的只是在浪涌波头时先导通，此时浪涌幅值不太高，能量也不大，因此，第一压敏电阻U1的尺寸可以做得较小，因为一旦气体放电元件3导通后，绝大部分浪涌电流将会从气体放电元件3通过，不会有太大的电流从并联的第一压敏电阻U1经过。该组合电路的低限制电压压敏电阻器的导通阀值约为第二压敏电阻U2的压敏电压值与气体放电元件3的脉冲放电电压值之和。

所述第一压敏电阻U1的压敏电压值与气体放电元件3的脉冲放电电压值的相对误差在20%范围内，当第一压敏电阻U1的压敏电压值大于气体放电元件3的脉冲放电电压值时，在压敏电阻专用测试仪上测出的小电流参数均为第二压敏电阻U2的性能，因为测试时气体放电元件3处于导通状态。

当第一压敏电阻U1的压敏电压值小于气体放电元件3的脉冲放电电压值时，在压敏电阻专用测试仪上测出的小电流参数均为第一压敏电阻U1与第二压敏电阻U2串联后的数值，因为测试时气体放电元件3处于断开状态。

当第一压敏电阻U1的压敏电压值小于气体放电元件3的脉冲放电电压值时，要注意不要使相对误差太大，因为压敏电阻的箝压性能很好，一般在流过它的电流增长一个数量级时，它两端的电压值增长约为4%，误差太大的话，当电涌来临时，若要第一压敏电阻U1两端的电压值大于气体放电元件3的脉冲放电电压值，从而使气体放电元件3导通，流过第一压敏电阻U1的电流就会过大，不利于延长它的寿命。

当然也可以预先将第一压敏电阻U1的非线性系数设计制造在30以下，也就是当流过它的电流增长一个数量级时，它两端的电压值增长8%以上，就可以允许两者的相对误差更大，甚至大于30%。也就可以在电涌到来时，流过第一压敏电阻U1的电涌波头电流值很小的情况下，就能触发气体放电元件3导通。

该组合电路的低限制电压压敏电阻器具有低固有电容的特点，由于气体放电元件3是空气介质，介电常数很低，而并联的小尺寸压敏电阻（第一压敏电阻U1）由于电极面积较小，固有电容也低很多，导致整个组合电路的固有电容比相同通流量的单独压敏电阻低很多，可以比单独使用的压敏电阻应用在频率更高的工作场合。

如图2和图3所示，所述第一压敏电阻U1和第二压敏电阻U2分别由第一陶瓷芯片1和第二陶瓷芯片2制得，分别在所述第一陶瓷芯片1和第二陶瓷芯片2的两个相对端面上布置有用于连接导线引出端子的电极，第一压敏电阻U1由第一陶瓷芯片1制得，该第一陶瓷芯片1包括两个相对布置的端面，两端端面上连有电极，分别为第一电极11和第二电极12，电极用于连接导线引出端子，同样地，第二压敏电阻U2由第二陶瓷芯片2制得，该第二陶瓷芯片2也包括两个相对布置的端面，两端端面上同样连有电极，分别为第三电极21和第四电极22，电极用于连接导线引出端子。

所述第一压敏电阻U1和第二压敏电阻U2在连接形成低限制电压压敏电阻器时，既包括采用电连接的方式连接，也包括采用物理连接的方式连接，从而形成本发明所要求保护的组合电路的压敏电阻器。

作为其中的一种实施方式，设置在所述第二压敏电阻U2两个端面上的电极面积大于设置在第一压敏电阻U1两个端面上的电极面积，也就是第三电极21和第四电极22的面积大于第一电极11和第二电极12的面积，本实施例的三个元件采用物理连接的方式，所述第一压敏电阻U1的第二电极12和气体放电元件3的第六电极32连接在第二压敏电阻U2的第四电极22上，第二压敏电阻U2的第三电极21连接引出导线端子，所述第一压敏电阻U1的第一电极11与气体放电元件3的第五电极31连接后再连接引出导线端子。

采用第一压敏电阻U1、第二压敏电阻U2和气体放电元件3的分离元件构成的组合电路形式的压敏电阻器虽然能达到浪涌波头吸收、响应时间快及更好保护后级电路的效果，但是也存在如下缺点：一是成本高，三只分离元件有许多相同的制造步骤要分别重复，如电极制造、引线连接和绝缘封装等，导致成本居高不下，影响推广应用；二是安装体积大，三只元件要占更多的安装空间，不利于整机小型化的方向；三是元件增多导致电路复杂，影响整机可靠性，三只元件有六个引出焊点及相应的布线，会增加整机电路板制造的工作量和不可靠因素，也将带来更多的寄生电感和电容，影响电路的响应时间。

设置在所述第二压敏电阻U2两个端面上的电极面积大于设置在第一压敏电阻U1两个端面上的电极面积，使第一压敏电阻U1为小尺寸压敏电阻，第二压敏电阻U2为低压敏电压值大尺寸的压敏电阻，从而形成响应时间快，通流量大、导通阀值高、限制电压低和固有电容低等性能参数良好的组合电路。

而采取上述物理连接（陶瓷芯片两端面的电极直接接触连接）方案后，形成第一压敏电阻U1与气体放电元件3并联后再与第二压敏电阻U2串联的组合单端口电路，这种组合电路的压敏电阻器不仅具有响应时间快、通流量大、导通阀值高、限制电压低和固有电容低的优良性能参数，并且集成组合后共用了电极、引线、绝缘封装层等结构，达到了降低成本、减小体积的目的，此外，连接的引线和焊点大幅度减少，提高了可靠性，也降低了更多导线连接带来的寄生电感和电容，进一步提升了响应时间。

进一步地，第一压敏电阻U1与气体放电元件3连接在第二压敏电阻U2的同一端面电极时，这三个元件均连接在同一个电极面上，也就是第二电极12、第六电极32和第四电极22采用同一个电极。

作为其中的一种实施方式，所述气体放电元件3为放电管。

由三个元件构成的组合式压敏电阻器采用常规的压敏电阻器制备过程进行生产、制造，包括布置电极引脚、清洗、包封、固化、标志、测量等工艺形成的低限制电压单口压敏器件，形成如图4所示的完整压敏电阻器结构，第一压敏电阻U1、气体放电元件3和第二压敏电阻U2按照前述方案组装，并在电极上连接导线引出端子6，并通过绝缘封装层7完成封装。这种低限制电压压敏电阻器共用了电极、引线、绝缘封装层等结构，使其加工工艺简单，产品体积小，同时具有相应时间快，通流量大，导通阀值高，限制电压低和固有电容低等优良的性能指标，减小了安装体积，节约了生产成本，可批量化生产。

实施例3

如图6和图7所示，陶瓷芯片（相当于图中标识的第一陶瓷芯片1），在陶瓷芯片两端布置第一电极11和第二电极12，形成第一电极面和第二电极面，第二电极面位于第一电极面相对一侧，所述第一电极面上设有贯通至第二电极面的空腔。

本实施例中描述的第一电极面和第二电极面只是一个平面，是没有厚度的，而图中展示的是布置电极的示意图，该陶瓷芯片在应用时，可以将第一电极11和第二电极12做成将中间空腔封闭的结构形式，也可以将第一电极11和第二电极12做成图中所展示的结构，形成压敏电阻元件。

当采用图中结构的陶瓷芯片时，使用过程中在第一电极11和第二电极12上再连接电极片，从而使空腔形成放电间隙。为了简化结构，如后面实施例4中所描述的一样，第二电极12同时作为第一压敏电阻和第二压敏电阻的电极，而第一电极11将空腔覆盖，与第二电极12形成放电间隙。

通过在陶瓷芯片的相对两侧布置第一电极11和第二电极12，从而形成第一电极面和第二电极面，使得通孔两侧的第一电极11和第二电极12之间形成放电间隙，在两个电极上分别连接导线引出端子后，该陶瓷芯片的整体结构相当于一个压敏电阻和一个气体放电元件并联的结构。当这种结构的陶瓷芯片一端连接第二压敏电阻后，就形成如前面所述的组合式压敏电阻器的电路，得到低限制电压压敏电阻器。

作为其中的一种实施方式，本实施例的陶瓷芯片为圆柱体结构，所述第一电极面和第二电极面分别设置在圆柱体结构的两端，所述空腔为圆形通孔。制作单个的这种陶瓷芯片时，采取图中所示结构，即将第一电极11和第二电极12做成环形结构，再连接电极片进行使用，但是为了简化结构，并且该陶瓷芯片通常和第二压敏电阻组合应用，因此如实施例4中所描述的结构一样，将第一电极11和第二电极12做成圆板式电极片，形成放电间隙。

进一步地，圆形通孔与圆柱体结构同轴心，使得陶瓷芯片为等壁厚的圆筒结构，两端布置电极，形成电极面。

实施例4

低限制电压压敏电阻器，如图5-图9所示，包括第一压敏电阻U1和第二压敏电阻U2，所述第一压敏电阻U1为设置有空腔的陶瓷芯片，也就是实施例3中所描述的陶瓷芯片的结构，陶瓷芯片中的空腔贯通陶瓷芯片两个端面，设置在两个端面上的电极之间形成相当于所述气体放电元件的放电间隙，所述第一压敏电阻U1的电极连接在第二压敏电阻U2上。

带有空腔的第一压敏电阻U1相当于一个压敏电阻和一个气体放电元件并联，第一压敏电阻U1的电极连接在第二压敏电阻U2上后，相当于再在并联电路上串联了第二压敏电阻U2，形成原理如图1中所展示的电路图结构形式的压敏电阻器。

参照电路原理图1所示，本实施例的第一压敏电阻U1和气体放电元件3为一体式结构，所述空腔为通孔结构，贯通至第一陶瓷芯片1的两个端面，使得布置在第一陶瓷芯片1端面上第一电极面11和第二电极面12位于空腔两侧，从而形成放电间隙8，第一陶瓷芯片1空腔四周部分相当于一个压敏电阻，使得第一压敏电阻U1和气体放电元件3并联连接后形成整体式结构，再与第二压敏电阻U2串联连接。

由于空腔中空气的介电常数为1，使放电间隙8的固有电容很低。当没有电涌脉冲时，放电间隙8处于断开状态，总的压敏电压为两只压敏电阻的压敏电压之和，也就是第一压敏电阻U1和第二压敏电压U2的压敏电压之和；当较大浪涌进入电网回路中时，放电间隙8导通，此时浪涌能量通过放电间隙8和第二压敏电阻U2的串联支路泄放，该低限制电压压敏电阻器的工作原理和等效电路图与三只元件组合的压敏电阻器完全相同，如图1所示，在此不再赘述。

通过改变第一陶瓷芯片1的厚度可以调整放电间隙8的宽度，就可以调节放电电压，从而形成不同规格值的压敏电阻器。

作为其中的一种实施方式，布置在所述第一压敏电阻U1两端面的电极将空腔覆盖，形成封闭空腔，也就是第一电极11和第二电极将空腔封闭，使第一压敏电阻U1两端面的电极之间形成的放电间隙8为封闭空腔，从而与空气隔离，能防止第一压敏电阻U1两端电极的放电一侧空气接触发生氧化，同时也防止放电间隙8在放电过程中发生严重氧化，如果有必要，还可以在密封空腔内充入氩气、氖气或氮气等惰性气体进一步保护电极，保证正常的放电功能，使压敏电阻器对电路形成可靠保护。

如图5所示，本实施例中，设置在第一陶瓷芯片1上、且用于连接导线引出端子的电极（可以看做是第一电极11）为金属电极片4，该金属电极片4带有突起部41，所述突起部41向环形陶瓷芯片的空腔内凸起。

设置突起部41，可以通过调节突起部41的凸起高度来调整放电间隙8宽度，从而可以将第一压敏电阻U1制造为标准厚度，并根据不同的规格需要，使用不同凸起高度的金属电极片4进行组合，从而得到不同规格的压敏电阻器。

进一步地，所述突起部4的下凸面与第二压敏电阻U2之间为等距布置，使突起部4下凸面上的各点与该点在第二压敏电阻U2的电极面的投影点之间的距离相等，保证突起部41与第二压敏电阻U2的电极面之间的放电间隙宽度比较均匀，使压敏电阻器对电路形成有效、可靠的保护。

作为另一种实施方式，如图10所示，在环形陶瓷芯片的空腔内设置有第二金属电极片5，该第二金属电极片5连接在第二压敏电阻U2的电极上，也可以不设置第二金属电极片5。

第二金属电极片5用于调整第一压敏电阻U1两端面电极之间的放电间隙8，第一压敏电阻U1安装在第二压敏电阻U2的电极面上后，该第一压敏电阻U1另一端的电极距第二压敏电阻U2的距离是确定的，也就是形成的放电间隙是确定的，通过设置第二金属电极片5，可以将第一压敏电阻U1制造为标准厚度，并根据不同的规格需要，使用不同厚度的第二金属电极片5进行组合，从而得到不同规格的压敏电阻器。

进一步地，所述第二金属电极片5的形状与第一压敏电阻U1的空腔截面形状对应，保证该第二金属电极片5与第一压敏电阻U1另一侧的电极之间能更好地实现放电，放电范围更宽。

作为其中的一种实施方式，本实施例的第一陶瓷芯片1和第二陶瓷芯片2为圆环状，也可以采用矩形环状结构，二者的工作原理相同，不再赘述。

第一陶瓷芯片1为圆环状结构，在两端面布置电极（第一电极11和第二电极12）后，其原理如电路图1所示，圆孔两端的电极之间形成类似于气体放电元件3的放电间隙，整体结构相当于一个压敏电阻（图1中的第一压敏电阻U1）与气体放电元件3并联，该整体结构安装在第二压敏电阻U2的电极面上，相当于再串联了第二压敏电阻U2，形成低限制电压压敏电阻器；同样地，当第一陶瓷芯片1采用矩形环状时，中间通孔贯通的两个端面上布置电极，电极之间形成类似于气体放电元件的放电间隙，整体结构也相当于一个压敏电阻与气体放电元件并联，该整体结构安装在第二压敏电阻的电极面上，相当于再串联了第二压敏电阻，形成低限制电压压敏电阻器。

实施例5

如图4和图5所示，组合式压敏电阻器采用通过常规的压敏电阻器过程进行生产、制造，包括布置电极引脚、清洗、包封、固化、标志、测量等工艺形成的低限制电压单口压敏器件。

不论是采用实施例2或实施例3中的哪一种结构形式，组合式压敏电阻器均采用常规的压敏电阻器制备过程进行生产、制造，包括布置电极引脚、清洗、包封、固化、标志、测量等工艺形成的低限制电压单口压敏器件，形成如图4和图5中所示的完整压敏电阻器结构，第一压敏电阻U1、气体放电元件3和第二压敏电阻U2按照前述方案组装，并在电极上连接导线引出端子6，并通过绝缘封装层7完成封装。这种低限制电压压敏电阻器共用了电极、引线、绝缘封装层等结构，使其加工工艺简单，产品体积小，同时具有相应时间快，通流量大，导通阀值高，限制电压低和固有电容低等优良的性能指标，减小了安装体积，节约了生产成本，可批量化生产。

Claims (11)

1.一种低限制电压压敏电阻器，其特征在于，包括第一压敏电阻和具有较低压敏电压值的第二压敏电阻；所述第一压敏电阻为设置有空腔的陶瓷芯片，所述陶瓷芯片中的空腔贯通陶瓷芯片两个端面，设置在两个端面上的电极之间形成相当于气体放电元件的放电间隙，带有空腔的第一压敏电阻相当于第一压敏电阻和气体放电元件并联；第一压敏电阻的电极连接在第二压敏电阻的电极上，相当于所述第二压敏电阻与该并联电路串联连接。

2.根据权利要求1所述的低限制电压压敏电阻器，其特征在于，所述第二压敏电阻的压敏电压值至少为工作电压峰值的1/2。

3.根据权利要求1所述的低限制电压压敏电阻器，其特征在于，所述第二压敏电阻的电极面面积大于第一压敏电阻的电极面面积。

4.根据权利要求1所述的低限制电压压敏电阻器，其特征在于，所述第一压敏电阻的压敏电压值与气体放电元件的脉冲放电电压值的相对误差在20%范围内。

5.根据权利要求1所述的低限制电压压敏电阻器，其特征在于，当所述第一压敏电阻的压敏电压值设定为比气体放电元件的脉冲放电电压值低30%以上时，所述第一压敏电阻的非线性系数α值要小于30。

6.根据权利要求1所述的低限制电压压敏电阻器，其特征在于，所述第一压敏电阻和第二压敏电阻分别由第一陶瓷芯片和第二陶瓷芯片制得，分别在所述第一陶瓷芯片和第二陶瓷芯片的两个相对端面上布置有用于连接导线引出端子的电极。

7.根据权利要求6所述的低限制电压压敏电阻器，其特征在于，设置在所述第二压敏电阻两个端面上的电极面积大于设置在第一压敏电阻两个端面上的电极面积，第二压敏电阻远离所述第一压敏电阻的一端电极连接引出导线端子，所述第一压敏电阻远离所述第二压敏电阻的一端电极引出导线端子。

8.根据权利要求1所述的低限制电压压敏电阻器，其特征在于，布置在所述第一压敏电阻两端面的电极将空腔覆盖，形成封闭空腔。

9.根据权利要求1所述的低限制电压压敏电阻器，其特征在于，设置在陶瓷芯片上、且用于连接导线引出端子的电极为金属电极片，该金属电极片带有突起部，所述突起部向陶瓷芯片的空腔内凸起。

10.根据权利要求1所述的低限制电压压敏电阻器，其特征在于，在陶瓷芯片的通孔内设置有第二金属电极片，该第二金属电极片连接在第二压敏电阻的电极上。

11.根据权利要求1所述的低限制电压压敏电阻器，其特征在于，所述陶瓷芯片为圆环状或矩形环状结构。

Images