CN110390158A - 一种检查屏蔽线漏接的方法 - Google Patents
一种检查屏蔽线漏接的方法 Download PDFInfo
- Publication number
- CN110390158A CN110390158A CN201910651915.1A CN201910651915A CN110390158A CN 110390158 A CN110390158 A CN 110390158A CN 201910651915 A CN201910651915 A CN 201910651915A CN 110390158 A CN110390158 A CN 110390158A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- checked
- shielding line
- missed
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开一种检查屏蔽线漏接的方法,包括:步骤1、根据预设工艺设计库中各物理层次信息,建立各物理层次之间的连接关系,然后进入步骤2,其中,各物理层次包括预定义的待检查的金属层和/或器件层;步骤2、根据步骤1确定的金属层和/或器件层之间的连接关系,判断待检查的金属层中是否存在漏接的屏蔽线;步骤3、按照前述步骤遍历完所有待检查的金属层,并同时输出对应的检查结果。方便版图设计者按照输出的检查结果自主分析修复漏接的屏蔽线;该自动化检测的技术方案在释放人力的同时,也提高了屏蔽线漏接排查的可靠性和效率。
Description
技术领域
本发明涉及半导体集成电路自动化设计领域,主要涉及后端版图设计和验证,尤其是一种检查屏蔽线漏接的方法。
背景技术
集成电路版图设计是连接电路与制造的重要环节。在版图设计递交到工艺厂进行流片之前,必须保证版图设计通过了DRC和LVS的验证。但实际上,仅仅只通过工艺厂商提供的规则文件来确保版图设计的高度可靠性是不够的。
传统的排查方法为人工排查,这要求版图设计者需要对整体版图有相当高程度上的了解,版图设计者在分析DRC或LVS验证结果的时候,一般会从每一个结果的器件名或线网名出发,对照着版图和原理图相匹配的器件或线网,逐步分析其周围连接的器件和线网,如此循环递归地分析直至找到错误的原因。
但是,由于信号线在版图中的分布是非常随机且相对分散的,所以人工检查信号线的漏接情况需要循环而又低效地执行,既耗费版图设计者大量的时间、精力,也给版图设计者带来了巨大的精神压力,并且人工检查的结果往往并不能作为最终的确认结果,因为版图设计者的疲惫感及粗心容易造成漏接的信号线的漏查现象,造成完成的版图中存在信号线浮空的情况,使得漏接的信号线达不到屏蔽信号线的目的,致使生产出来的芯片中存在信号干扰的危害,严重的话将导致芯片无法正常工作。
发明内容
针对前述技术缺陷,本发明提出一种检查屏蔽线漏接的方法,实现自动检查版图浮空线的方法,从而直观、高效地识别屏蔽线漏接的情形。
一种检查屏蔽线漏接的方法,包括:步骤1、根据预设工艺设计库中各物理层次信息,建立各物理层次之间的连接关系,然后进入步骤2,其中,各物理层次包括预定义的待检查的金属层和/或器件层;步骤2、根据步骤1确定的金属层和/或器件层之间的连接关系,判断待检查的金属层中是否存在漏接的屏蔽线;步骤3、按照前述步骤遍历完所有待检查的金属层,并同时输出对应的检查结果。从而方便版图设计者按照输出的检查结果自主分析定位存在漏接的屏蔽线的位置,再将存在漏接的屏蔽线进行搭接地线操作即可,与现有技术相比,该自动化检测的技术方案在释放人力的同时,也提高了屏蔽线漏接排查的可靠性和效率。
进一步地,所述判定待检查的金属层存在漏接的屏蔽线之后,还包括:判断当前待检查的金属层的位置是否处于预定义的亟需隔离的信号线之间,是则将当前待检查的金属层识别为屏蔽线,否则将当前待检查的金属层识别为寄生金属层;其中,亟需隔离的信号线是属于同一层次且其间距小于安全值的非同类信号线。与现有技术相比,该技术方案以全自动化的形式准确、快速定位出屏蔽信号线。
进一步地,所述检查屏蔽线漏接的方法还包括:判断所述待检查的金属层对应的信号线的浮空情况,其中,浮空情况为所述待检查的金属层与所述器件层没有存在物理连接关系,该技术方案适用于逐个遍历所述预设工艺设计库中所有类型的金属层,具备通用性。
进一步地,所述步骤2的具体方法包括:判断与所述待检查的金属层存在同一种连接关系的器件层的数量是否为0,是则判定待检查的金属层存在漏接的屏蔽线,否则待检查的金属层与对应的器件层存在连接关系,不属于浮空线。该提案利用待识别的金属层上连接的器件层数量来识别确定屏蔽线的漏接情况,解决现有验证工具检查不出屏蔽线漏接的问题,避免繁重的人为查错任务。
进一步地,所述步骤2还包括:若与当前待检查的金属层存在同一种连接关系的所述器件层的数量不是0,则直接遍历下一个待检查的金属层,然后继续判断屏蔽线漏接情况。该技术方案实现自动逐个搜寻存在屏蔽线漏接情况的金属层。
进一步地,所述步骤3中,所述同时输出对应的检查结果的方法包括:判断是否遍历完所有待检查的金属层,是则控制所有存在屏蔽线漏接的金属层的检查结果按或逻辑的方式一次性输出,并按照检查结果在版图中指示出相应位置,否则返回所述步骤2。提高版图设计者的工作效率。
附图说明
图1为本发明一种实施例提供的一种检查屏蔽线漏接的方法的流程图。
图2为本发明另一种实施例提供的一种检查屏蔽线漏接的方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行详细描述。应当理解,下面所描述的具体实施例仅用于解释本发明,并不用于限定本发明。
参阅图1,本发明的一种实施例提供一种检查屏蔽线漏接的方法,该检查屏蔽线漏接的方法包括:
步骤S101、根据预设工艺设计库中各物理层次信息,预定义版图中待检查的金属层和/或器件层的层次信息,然后进入步骤S102,其中,各物理层次包括预定义的待检查的金属层和/或器件层,都是厂商提供的预设工艺设计库能够支持的。
步骤S102、建立各物理层次之间的连接关系,本实施例主要是建立待检查的金属层和/或器件层的连接关系,作为自动化脚本中预定义好的信息,然后进入步骤S103。
步骤S103、根据步骤S102确定的金属层和/或器件层之间的连接关系,判断与器件层之间不存在连接关系的待检查的金属层中是否存在漏接的屏蔽线,具体是对所述预设工艺设计库PDK中支持的所有金属层进行操作,通过遍历每一类金属层来筛选出没有连接到器件层的金属层,即金属层浮空的部分。优选地,本实施例根据与所述待检查的金属层具备同一连接关系的器件层的数量来判定,即判断与所述待检查的金属层存在同一种连接关系的器件层的数量是否为0,是则进入步骤S104;否则判定待检查的金属层与对应的器件层存在连接关系,不属于浮空线,然后进入步骤S105。本实施例利用待识别的金属层上连接的器件层数量来识别确定屏蔽线的漏接情况,解决现有验证工具检查不出屏蔽线漏接的问题,避免繁重的人为查错任务。
步骤S104、筛选出与所述待检查的金属层存在同一种连接关系的器件层的数量为0的金属层,并判定该金属层存在漏接的屏蔽线,然后进入步骤S105。需要说明的是,在本实施例下浮空线都是屏蔽线出现漏而产生的。浮空线为与所述器件层没有存在物理连接关系的所述待检查的金属层部分。然而实际工程实践中很少会存在浮空线,因为浮空线的存在是没有意义的,除非是为了满足金属密度要求,但本实施例提供的一种检查屏蔽线漏接的方法是执行在金属层密度检测之前,所以浮空线在本实施例中没有检查的意义,可将所述步骤S104筛选出的待检查金属层大多数被判定为存在漏接的屏蔽线。
步骤S105、继续遍历下一个待检查的金属层,然后进入步骤S106以继续判断屏蔽线漏接情况。
步骤S106、判断是否遍历完版图中所有的待检查的金属层,是则进入步骤S107,否则返回所述步骤S103,实现在版图中自动逐个搜寻存在屏蔽线漏接情况的金属层。
步骤S107、按照前述步骤遍历完版图中所有待检查的金属层后,控制所有存在屏蔽线漏接的金属层的检查结果按或逻辑的方式一次性输出,并按照检查结果在版图中指示出相应位置,在版图中高亮显示存在屏蔽线漏接的金属层的位置,从而方便指导版图设计者在版图中自主判断存在漏接屏蔽线的金属层所在的位置。
优选地,版图设计者根据版图中高亮显示的位置指引,自主凭借公知的专业知识判断浮空线是否为屏蔽线或为多余的金属线。若为屏蔽线,则将该屏蔽线搭到距离最近的地线上,以达到屏蔽的目的。若为多余的金属线,则需要考虑该金属线是否有存在的必要性,若无存在的必要性,为避免发生信号干扰及产生不必要的寄生,版图设计者可以将该金属层从版图中删去。
版图设计者需要针对每一类信号线的大致走向,按照所述检查结果各类信号之间自主判断出屏蔽信号线,并将各处屏蔽信号线按需求拉到相应的地线上或者删除无存在必要的金属层,重复执行DRC 规则检查操作直到结果全部通过为止,确保用于隔离干扰信号、敏感信号的屏蔽信号线既不干扰到别的信号,也不被别的信号所干扰,最终保证电路的性能稳定可靠,也起到与设计者意图相一致的屏蔽作用。
需要说明的是,本实施例的版图是通过了原始的DRC及LVS验证之后,还要求版图设计者对设计中的屏蔽线信号进行排查的版图。所述的一种检查屏蔽线漏接的方法对应的自动化脚本主要是为检查屏蔽线漏接而写的,其中涉及的待检查的金属层的信号线会体现在电路中;若是相关的信号线漏接,则lvs验证工具无法通过验证;前述的屏蔽线是为了隔离而在版图中添加的,只在版图的布局过程中表现出来,使得现有的验证技术是检查不出屏蔽线漏接的问题,而本实施例恰好利用检查屏蔽线漏接的方法克服这一技术问题。
参阅图2,本发明的另一种实施例提供一种检查屏蔽线漏接的方法,该检查屏蔽线漏接的方法包括:
步骤S201、根据预设工艺设计库中各物理层次信息,预定义版图中待检查的金属层和/或器件层的层次信息,然后进入步骤S202,其中,各物理层次包括预定义的待检查的金属层和/或器件层,都是厂商提供的预设工艺设计库能够支持的。
步骤S202、建立各物理层次之间的连接关系,本实施例主要是建立待检查的金属层和/或器件层的连接关系,作为自动化脚本中预定义好的信息,然后进入步骤S203。
步骤S203、根据步骤S202确定的金属层和/或器件层之间的连接关系,判断与器件层之间不存在连接关系的待检查的金属层中是否存在漏接的屏蔽线,具体是对所述预设工艺设计库PDK中支持的所有金属层进行操作,通过遍历每一类金属层来筛选出没有连接到器件层的金属层,即金属层浮空的部分。优选地,本实施例根据与所述待检查的金属层具备同一连接关系的器件层的数量来判定,即判断与所述待检查的金属层存在同一种连接关系的器件层的数量是否为0,是则进入步骤S204;否则判定待检查的金属层与对应的器件层存在连接关系,不属于浮空线,然后进入步骤S205。本实施例利用待识别的金属层上连接的器件层数量来识别确定屏蔽线的漏接情况,解决现有验证工具检查不出屏蔽线漏接的问题,避免繁重的人为查错任务。
步骤S204、筛选出与所述待检查的金属层存在同一种连接关系的器件层的数量为0的金属层,并判定该金属层存在漏接的屏蔽线,然后进入步骤S205。需要说明的是,在本实施例下浮空线都是屏蔽线出现漏而产生的。所述步骤S204实质上筛选出版图中的浮空线,还需要在筛选的浮空线的基础上进一步筛选用于隔离版图关键信号的屏蔽线,从而方便版图设计者将存在漏接的屏蔽线完成搭接地线的操作。
步骤S205、判断当前待检查的金属层的位置是否处于预定义的亟需隔离的信号线之间,是则进入步骤S206,否则进入步骤S207。其中,亟需隔离的信号线是属于同一层次且其间距小于安全值的非同类信号线。与现有技术相比,该技术方案以全自动化的形式准确、快速定位出屏蔽信号线。
步骤S206、将当前待检查的金属层识别为屏蔽线,然后进入步骤S208,从而自动筛选出屏蔽线,以便执行完所述检查屏蔽线漏接的方法后,方便版图设计者将该屏蔽线搭到距离最近的地线上,以达到屏蔽的目的。
步骤S207、将当前待检查的金属层识别为寄生金属层,然后进入步骤S208,从而自动筛选出可能发生信号干扰及产生不必要的寄生的金属层,方便版图设计者将该金属层从版图中删去。
步骤S208、继续遍历下一个待检查的金属层,然后进入步骤S209以继续判断浮空线的情况,优选地,所述检查屏蔽线漏接的方法需要判断所述待检查的金属层对应的信号线的浮空情况,其中,浮空情况为所述待检查的金属层与所述器件层没有存在物理连接关系,使得所述检查屏蔽线漏接的方法能够适用于逐个遍历所述预设工艺设计库中所有类型的金属层,具备通用性。
步骤S209、判断是否遍历完版图中所有的待检查的金属层,是则进入步骤S210,否则返回所述步骤S203,实现在版图中自动逐个搜寻存在屏蔽线漏接情况的金属层,本实施例是先搜寻筛选出存在浮空线的所述待检查的金属层,再进一步判断筛选出金属层中存在漏接的屏蔽线,从而提高检查屏蔽线漏接的准确性和全面性。
步骤S210、按照前述步骤遍历完版图中所有待检查的金属层后,控制所有存在屏蔽线漏接的金属层的检查结果按或逻辑的方式一次性输出,并按照检查结果在版图中指示出相应位置,在版图中高亮显示存在屏蔽线漏接的金属层的位置,从而方便指导版图设计者在版图快速定位出漏接的屏蔽线,而不再需要从浮空线中去判断屏蔽线,提高版图设计者的工作效率。
具体地,版图设计者需要针对每一类信号线的大致走向,按照版图上对应定位的屏蔽信号线和寄生金属层,相应地将该屏蔽线搭到距离最近的地线上以达到屏蔽的目的,并且将无存在必要的寄生金属层删除,然后重复执行DRC RULE CHECK直到结果全部通过为止。从而确保用于隔离干扰信号、敏感信号的屏蔽信号线既不干扰到别的信号,也不被别的信号所干扰,最终保证电路的性能稳定可靠,也起到与设计者意图相一致的屏蔽作用。需要说明的是,在确保版图设计通过了原始的DRC验证及LVS验证(验证版图和电路图是否匹配)之后,本实施例还需要控制版图设计中的屏蔽信号线信号执行搭接操作,以确保屏蔽信号线都搭到了地线上,起到与版图设计者原先意图相一致的屏蔽作用。
以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (6)
1.一种检查屏蔽线漏接的方法,其特征在于,包括:
步骤1、根据预设工艺设计库中各物理层次信息,建立各物理层次之间的连接关系,然后进入步骤2,其中,各物理层次包括预定义的待检查的金属层和/或器件层;
步骤2、根据步骤1确定的金属层和/或器件层之间的连接关系,判断待检查的金属层中是否存在漏接的屏蔽线;
步骤3、按照前述步骤遍历完所有待检查的金属层,并同时输出对应的检查结果。
2.根据权利要求1所述检查屏蔽线漏接的方法,其特征在于,所述判定待检查的金属层存在漏接的屏蔽线之后,还包括:判断当前待检查的金属层的位置是否处于预定义的亟需隔离的信号线之间,是则将当前待检查的金属层识别为屏蔽线,否则将当前待检查的金属层识别为寄生金属层;
其中,亟需隔离的信号线是属于同一层次且其间距小于安全值的非同类信号线。
3.根据权利要求2所述检查屏蔽线漏接的方法,其特征在于,所述检查屏蔽线漏接的方法还包括:判断所述待检查的金属层对应的信号线的浮空情况,其中,浮空情况为:所述待检查的金属层没有与所述器件层存在物理连接关系。
4.根据权利要求1或3所述检查屏蔽线漏接的方法,其特征在于,所述步骤2的具体方法包括:
判断与所述待检查的金属层存在同一种连接关系的器件层的数量是否为0,是则判定待检查的金属层存在漏接的屏蔽线,否则待检查的金属层与对应的器件层存在连接关系。
5.根据权利要求4所述检查屏蔽线漏接的方法,其特征在于,所述步骤2还包括:若与当前待检查的金属层存在同一种连接关系的所述器件层的数量不是0,则直接遍历下一个待检查的金属层,然后继续判断屏蔽线漏接情况。
6.根据权利要求1或3所述检查屏蔽线漏接的方法,其特征在于,所述步骤3中,所述同时输出对应的检查结果的方法包括:判断是否遍历完所有待检查的金属层,是则控制所有存在屏蔽线漏接的金属层的检查结果按或逻辑的方式一次性输出,并按照检查结果在版图中指示出相应位置,否则返回所述步骤2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910651915.1A CN110390158B (zh) | 2019-07-18 | 2019-07-18 | 一种检查屏蔽线漏接的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910651915.1A CN110390158B (zh) | 2019-07-18 | 2019-07-18 | 一种检查屏蔽线漏接的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110390158A true CN110390158A (zh) | 2019-10-29 |
CN110390158B CN110390158B (zh) | 2023-05-09 |
Family
ID=68285160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910651915.1A Active CN110390158B (zh) | 2019-07-18 | 2019-07-18 | 一种检查屏蔽线漏接的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110390158B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022110114A1 (zh) * | 2020-11-30 | 2022-06-02 | 华为技术有限公司 | 电路版图的识别方法及识别设备 |
WO2023226084A1 (zh) * | 2022-05-25 | 2023-11-30 | 长鑫存储技术有限公司 | 信号线检查方法及设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7340710B1 (en) * | 2005-04-18 | 2008-03-04 | Sun Microsystems, Inc. | Integrated circuit binning and layout design system |
CN105787145A (zh) * | 2014-12-24 | 2016-07-20 | 钜泉光电科技(上海)股份有限公司 | 一种提升模拟版图后端验证可靠性的方法 |
CN206877987U (zh) * | 2017-06-02 | 2018-01-12 | 北京集创北方科技股份有限公司 | 集成电路 |
-
2019
- 2019-07-18 CN CN201910651915.1A patent/CN110390158B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7340710B1 (en) * | 2005-04-18 | 2008-03-04 | Sun Microsystems, Inc. | Integrated circuit binning and layout design system |
CN105787145A (zh) * | 2014-12-24 | 2016-07-20 | 钜泉光电科技(上海)股份有限公司 | 一种提升模拟版图后端验证可靠性的方法 |
CN206877987U (zh) * | 2017-06-02 | 2018-01-12 | 北京集创北方科技股份有限公司 | 集成电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022110114A1 (zh) * | 2020-11-30 | 2022-06-02 | 华为技术有限公司 | 电路版图的识别方法及识别设备 |
WO2023226084A1 (zh) * | 2022-05-25 | 2023-11-30 | 长鑫存储技术有限公司 | 信号线检查方法及设备 |
Also Published As
Publication number | Publication date |
---|---|
CN110390158B (zh) | 2023-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7559045B2 (en) | Database-aided circuit design system and method therefor | |
US7971193B2 (en) | Methods for performining cross module context-sensitive security analysis | |
CN110390158A (zh) | 一种检查屏蔽线漏接的方法 | |
CN103377105B (zh) | 一种串行总线测试方法 | |
CN1952818B (zh) | 自动检验测试结果的程序单元测试方法 | |
CN108804326B (zh) | 一种软件代码自动检测方法 | |
WO2014180107A1 (zh) | 一种基于测试的静态分析误报消除方法 | |
CN104303264A (zh) | 用于半导体装置的自动化检验的配方产生的方法、计算机系统及设备 | |
CN108459954A (zh) | 应用程序漏洞检测方法和装置 | |
CN106681923A (zh) | 一种软件测评方法及装置 | |
CN105740561A (zh) | 物料清单的查验方法及系统 | |
CN105092994A (zh) | Esd检测方法、装置以及esd调试方法、装置 | |
CN111258881A (zh) | 一种用于工作流程测试的智能测试系统 | |
CN105278966B (zh) | 基于失效模式分析的卫星星载制导与导航软件的设计与测试方法 | |
CN110737573B (zh) | 用户界面ui自动化测试的方法和装置 | |
CN107895064A (zh) | 元器件极性检测方法、系统、计算机可读存储介质及设备 | |
CN109947642A (zh) | 基于案例分类的自动化分层测试方法、装置及系统 | |
US20120124428A1 (en) | Method and system for testing software on programmable devices | |
CN111459739B (zh) | 一种qdr sram应用验证板及验证方法 | |
CN108695183A (zh) | 网络跟踪先前层级减除的装置及方法 | |
CN112100974A (zh) | 一种基于allegro软件的测试点检查方法 | |
US5691991A (en) | Process for identifying defective interconnection net end points in boundary scan testable circuit devices | |
US20170010325A1 (en) | Adaptive test time reduction | |
CN105652182A (zh) | 一种基于电路网络和图搜索的电路板故障定位系统及方法 | |
CN112630632B (zh) | 基于信号自动拉取的在线逻辑分析仪的实施方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 519000 2706, No. 3000, Huandao East Road, Hengqin new area, Zhuhai, Guangdong Applicant after: Zhuhai Yiwei Semiconductor Co.,Ltd. Address before: Room 105-514, No.6 Baohua Road, Hengqin New District, Zhuhai City, Guangdong Province Applicant before: AMICRO SEMICONDUCTOR Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |