CN110371921A - 一种面内双轴压阻加速度传感器芯片及其制备方法 - Google Patents

Abstract

一种面内双轴压阻加速度传感器芯片及其制备方法，芯片采用SOI硅片制成，包括芯片外框架，芯片外框架每一侧中部设有固定岛，支撑梁为“L”型结构，其较长段的一端通过固定岛固定于芯片外框架，另外较短段依次与延伸梁和质量块相连，敏感压阻微梁设置于延伸梁末端与固定岛之间的间隙处；所有八个质量块通过铰链梁连接处正方形；敏感压阻微梁上的压敏电阻通过金属引线和焊盘连接构成惠斯通全桥电路；延伸梁作为连接敏感压阻微梁和支撑梁与质量块的中间结构，将质量块运动状态的改变传递给敏感压阻微梁；本发明将支撑元件与敏感元件进行了分离，提高了压阻式加速度传感器的动态性能和适用范围，制备方法简单，可靠性高。

Description

一种面内双轴压阻加速度传感器芯片及其制备方法

技术领域

本发明属于微型机械电子传感器计量技术领域，具体涉及一种面内双轴压阻加速度传感器芯片及其制备方法。

背景技术

随着微型机械电子系统(Micro Electro Mechanical Systems,MEMS)技术的发展，基于不同原理的加速度传感器都得到了广泛应用，例如压阻式、电容式、电磁式、压电式、谐振式、光纤式和热电偶式等。不同敏感原理的加速度传感器有着不同的优缺点，比如压电式加速度传感器虽然已经得到成熟应用，但受到其敏感原理的限制，压电式传感器不能测量静态的加速度，且输出的电荷信号需要后续辅助电路，不易实现敏感芯片和后续电路一体化设计；电容式加速度传感器具有灵敏度高、温漂小、功耗低等优点，但输入阻抗大，易受寄生电容的影响，对于周围环境的电磁干扰较为敏感；压阻式加速度传感器易受温度影响，但其测量范围广、可测量静态和动态信号，动态响应特性好，处理电路简单等。

传统的压阻式加速度传感器常用的结构有单悬臂梁、双悬臂梁、双端固支梁、四边四固支梁等结构，这些结构均采用梁-岛结构，质量块自由摆动，其中单悬臂梁和双悬臂梁结构灵敏度高，但固有频率低，频率响应范围窄；双端固支梁、四边四固支梁、双边四固支梁等固支梁结构固有频率高，但灵敏度低。

随着技术的进步，目前的压阻式加速度传感器已难以满足不同领域对高灵敏度、高固有频率和低交叉灵敏度的要求，例如汽车智能检测、高速精密机床、高速运转部件的故障诊断监测、电子元器件振动控制等。对于传统压阻式加速度传感器，因其敏感元件一般制作于支撑结构的表面，其固有频率和灵敏度是相互制约，这一制约关系对动态加速度测量带来一系列的困难，测量时易失真，因此研究能够缓解固有频率和灵敏度这一矛盾关系的加速度传感器，降低交叉灵敏度的影响，解决加速度的高灵敏度和高频响测量难题，具有重要的意义。

发明内容

为了克服上述现有技术的缺点，本发明的目的在于提出一种面内双轴压阻加速度传感器芯片及其制备方法，传感器芯片将支撑元件与敏感元件进行了分离，使得传感器芯片能够在缓和灵敏度和固有频率之间矛盾关系的基础上，进一步降低了面内双轴加速度检测中交叉灵敏度的干扰，提高了压阻式加速度传感器的动态性能和适用范围，适用于量程为100g以内的高频加速动态测量；制备方法简单，可靠性高，易于批量化生产。

为实现上述目的，本发明采用以下技术方案：

一种面内双轴压阻加速度传感器芯片，采用SOI(Silicon on Insulator)硅片制成，包括芯片外框架1，芯片外框架1每一侧中部设有固定岛2，支撑梁3为“L”型结构，其较长段的一端通过固定岛2固定于芯片外框架1，另外较短段依次与延伸梁4和质量块7相连，敏感压阻微梁5设置于延伸梁4末端与固定岛2之间的间隙处，对称分布在固定岛2的两侧；所有八个质量块7通过铰链梁6连接处正方形；

敏感压阻微梁5上的压敏电阻15通过金属引线8和焊盘9连接构成惠斯通全桥电路；

延伸梁4作为连接敏感压阻微梁5和支撑梁3与质量块7的中间结构，将质量块7运动状态的改变传递给敏感压阻微梁5。

所述的支撑梁3、铰链梁6具有与质量块7同等的厚度。

所述的敏感压阻微梁5上的压敏电阻15沿着N型(100)晶面的[011]和晶向布置。

一种面内双轴压阻加速度传感器芯片的制备方法，包括以下步骤：

1)使用RCA标准工艺清洗双抛SOI硅片；SOI硅片由上而下依次为：上层单晶硅10、二氧化硅埋层11和下层单晶硅12，其中，二氧化硅埋层11将上层单晶硅10和下层单晶硅12隔离开；所述SOI硅片上层单晶硅层10为N型(100)晶面；

2)在氧化温度下对SOI硅片进行高温氧化，硅片表面形成二氧化硅层13，然后用压敏电阻版，正面光刻压敏电阻15区域，去除压敏电阻15区域的二氧化硅层13，裸露出上层单晶硅10，对上层单晶硅10顶部的压敏电阻15区域注入硼离子，获得八个阻值为3000Ω的压敏电阻15；

3)利用欧姆接触版，正面光刻形成硼离子重掺杂区，去除部分的二氧化硅层13后，进行硼离子重掺杂，在上层单晶硅10正面形成硼离子重掺杂区，获得低阻的P型重掺杂硅14作为欧姆接触区，保证压敏电阻15的欧姆连接；

4)在欧姆接触区，利用金属引线版，正面光刻出金属引线8和焊盘9的形状，溅射金属层形成传感器芯片的金属引线8和焊盘9；

5)利用背腔版，对SOI硅片背面进行光刻，将压敏电阻15正下方的二氧化硅层13以及下层单晶硅12去除，以二氧化硅埋层11为刻蚀停止层，形成支撑梁3、延伸梁4、铰链梁6和质量块7的下半部分；

6)利用正面穿透版，对SOI硅片正面进行光刻，在硅片正面进行感应耦合等离子体(ICP)刻蚀，并释放形成完整的支撑梁3、延伸梁4、铰链梁6和质量块7的以及八根敏感压阻微梁5，支撑梁3、延伸梁4、铰链梁6和质量块7的运动间隙由传感器的量程和过载保护能力确定，其中敏感压阻微梁5厚度由SOI片上层单晶硅10的厚度决定；

7)利用阳极键合工艺将芯片键合在刻蚀有间隙的玻璃衬底16上。

所述的步骤2)的氧化温度为900～1200℃。

所述的步骤2)的压敏电阻15区域的硼离子注入剂量为3×10¹⁴cm^-2。

所述的步骤3)中P型重掺杂硅14的硼离子注入剂量为3×10¹⁵cm^-2。

所述步骤5)中采用深反应离子刻蚀(DRIE)形成传感器的支撑梁3、延伸梁4、铰链梁6和质量块7，以保证上述结构边沿垂直度和良好的深宽比。

与现有技术相比，本发明具有以下优点：

(1)本发明中双轴加速度敏感方向平行于芯片表面，在芯片表面水平方向利用刻蚀工艺制造不同宽度的梁，在垂直方向利用SOI片的上层单晶硅10层和整个硅片制造不同厚度的梁，所以本发明在结构上更加灵活，厚度尺寸能够精准的控制。

(2)本发明中支撑梁3和铰链梁6起主要支撑作用，用以提高刚度，延伸梁4作为连接敏感压阻微梁5和支撑梁3与质量块7的中间结构，将质量块7运动状态的改变传递给敏感压阻微梁5，通过合理的尺寸设计，实现敏感压阻微梁5的轴向变形，以提高灵敏度，进而缓解传统压阻式加速度计结构中两者之间的直接矛盾关系。

(3)本发明中支撑梁3和铰链梁6具有与质量块同等的厚度，能够保证传感器芯片在受面内加速度时不发生围绕x-y平面的扭转，实现敏感压阻微梁的面内轴向拉伸和压缩，进一步提高敏感压阻微梁5所受应力。

(4)本发明利用与质量块具有相同厚度的支撑梁3和铰链梁6作为支撑结构，使得优选尺寸的整个芯片具有较大刚度，固有频率＞10kHz，使其具有很宽的频带，适用于高频加速度的测量。

因此本发明所述的面内双轴加速度传感器芯片可同时具有较高灵敏度、较高的固有频率，和较低的交叉灵敏度，能有效的满足动态测量环境下对高灵敏度和高谐振频率的要求。

以量程100g、频响10kHz的设计要求为例，其结构尺寸如下：

附图说明

图1为本发明的结构图。

图2(a)为本发明的电阻布置图，图2(b)为检测x方向加速度时惠斯通电桥中压敏电阻阻值变化情况。

图3为本发明的工作原理图。

图4(a)～(g)为本发明制备方法的示意图。

图中的标号如下表示：

具体实施方式

下面结合附图和实施例对本发明作详细描述。

参照图1，一种面内双轴压阻加速度传感器芯片，采用SOI硅片制造，包括芯片外框架1，芯片外框架1沿加速度工作方向尺寸大于与之相邻那侧的质量块7的相应尺寸，芯片外框架1每一侧中部设有固定岛2，支撑梁3为“L”型结构，其较长段的一端通过固定岛2固定于芯片外框架1，另外较短段依次与延伸梁4和质量块7相连，敏感压阻微梁5设置于延伸梁4末端与固定岛2之间的间隙处，对称分布在固定岛2的两侧；所有八个质量块7通过铰链梁6连接处正方形；

敏感压阻微梁5上的压敏电阻15通过金属引线8和焊盘9连接构成惠斯通全桥电路；根据牛顿第二定律，敏感压阻微梁5在惯性力的作用下产生应力，利用掺杂硅的压阻效应，敏感压阻微梁5上压敏电阻15的阻值成比例变化，致使由压敏电阻15所构成的惠斯通全桥电路失去平衡，输出一个与加载加速度a成正比的电压值，实现对加速度的测量。所述支撑梁3与铰链梁6是加速度传感器量程和固有频率的主要影响因素。所述延伸梁4与敏感压阻微梁5是加速度传感器灵敏度的主要影响因素。所述支撑梁3、铰链梁6是保证质量块7受面内加速度作用时不产生面外扭转的主要影响因素。

所述的八个敏感压阻微梁5上的压敏电阻15沿着N型(100)晶面的[011]和[0ī1]晶向布置。

本发明芯片的感测原理为：

如图2(a)所示，本发明共设计了八个压敏电阻15-1～15-8，八个压敏电阻15-1～15-8均为同一步工艺制作，以保证均一性；如图2(b)所示，四个压敏电阻15-1、15-2、15-5、15-6共同连入同一组惠斯通电桥用以检测x方向加速度，另外四个压敏电阻15-3、15-4、15-7、15-8共同连入另一组惠斯通电桥用以检测y方向加速度；当加速度芯片承受x正向加速度时，八个压敏电阻15-1～15-8的阻值的变化参阅图2(b)所示，检测x方向的惠斯通电桥电路有电压输出，检测y方向的惠斯通电桥电路无电压输出，降低了面内双轴加速度检测的交叉灵敏度。如下表所示，当加速度芯片分别承受x，y向加速度时，各压敏电阻15-1～15-8阻值变化。

本发明芯片的工作原理为：

参照图3，根据牛顿第二定律F＝ma，当传感器芯片受到沿平行于芯片表面x向的加速度a作用时，质量块7-1、7-2、7-5、7-6各自的质心因与其相连的支撑梁3轴向方向处于偏离的状态，在惯性力的作用下发生面内移动，引起支撑梁3的弯曲变形，进而引起连接于支撑梁3较短段的的延伸梁4以支撑梁3末端为圆心的的转动，并带动位于延伸梁4与固定岛2之间的敏感压阻微梁5产生变形，通过延伸梁4的长度合理设计，可使敏感压阻微梁5产生轴向拉伸(压缩)变形，另外，由于支撑梁3、铰链梁6具有和质量块7同等的厚度，能保证质量块7在面内加速度下不发生x-y平面的扭动。根据硅的压阻效应，敏感压阻微梁5的变形产生应力，导致敏感压阻微梁5上压敏电阻15的阻值成比例变化，其阻值变化与其所受应力之间的关系如下：

式中：

U_out——电桥输出电压；

U_in——电桥供电电压；

R₀——压敏电阻15的初始阻值；

π_l——P型硅在[011](或)晶向的轴向压阻系数；

π_t——P型硅在[011](或)晶向的横向压阻系数；

σ_l——压敏电阻15受到的轴向应力；

σ_t——压敏电阻15受到的横向应力；

因此，八个压敏电阻15所构成的惠斯通全桥电路失去平衡，输出一个与外部加速度a成正比的电压值，实现对加速度的测量。

如图4所示，一种面内双轴压阻加速度传感器芯片的制备方法，包括以下步骤：

1)参照图4(a)，使用RCA标准工艺清洗双抛SOI硅片；所述SOI硅片由上至下依次由上层单晶硅10、二氧化硅埋层11和下层单晶硅12组成，其中，二氧化硅埋层11将上层单晶硅10和下层单晶硅12隔离开；所述上层单晶硅层10为N型(100)晶面；

2)参照图4(b)，在900℃-1200℃下对SOI硅片进行高温氧化，在硅片表面形成二氧化硅层13，然后用压敏电阻版，正面光刻压敏电阻15图形，去除压敏电阻15区域的二氧化硅层13，裸露出上层单晶硅10，对上层单晶硅10顶部的压敏电阻15区域注入剂量为3×10¹⁴cm^-2的硼离子，获得压敏电阻15的压敏电阻区域的阻值3000Ω；

3)参照图4(c)，利用欧姆接触版，正面光刻形成硼离子重掺杂区，去除正面部分二氧化硅层13后，版进行硼离子重掺杂，在上层单晶硅10正面形成硼离子重掺杂区，硼离子注入剂量为3×10¹⁵cm^-2，获得低阻的P型重掺杂硅14作为欧姆接触区，保证压敏电阻15的欧姆连接；

4)参照图4(d)，在欧姆接触区，利用金属引线版，正面光刻出金属引线8和焊盘9的形状，溅射500纳米Al金属层，形成传感器芯片的金属引线8和焊盘9；

5)参照图4(e)，利用背腔版，对SOI硅片背面进行光刻，将压敏电阻15正下方的二氧化硅层13以及下层单晶硅12去除，以二氧化硅埋层11为刻蚀停止层，为保证支撑梁3、延伸梁4、铰链梁6和质量块7的边沿垂直度和良好的深宽比，采用深反应离子刻蚀(DRIE)形成支撑梁3、延伸梁4、铰链梁6和质量块7的下半部分；

6)参照图4(f)，利用正面穿透版，对SOI硅片正面进行光刻，在硅片正面进行感应耦合等离子体(ICP)刻蚀，并释放形成完整的支撑梁3、延伸梁4、铰链梁6和质量块7的以及八根敏感压阻微梁5，支撑梁3、延伸梁4、铰链梁6和质量块7的运动间隙由传感器的量程和过载保护能力确定，其中敏感压阻微梁5厚度由SOI片上层单晶硅10的厚度决定；

7)参照图4(g)，利用阳极键合工艺将芯片键合在刻蚀有间隙的玻璃衬底16上。

本发明所能达到的主要技术指标如下：

1、量程：0～100g；

2、灵敏度：＞0.2mV/g/V；

3、谐振频率：＞10kHz；

4、工作温度：-20℃～135℃；

5、精度：0.2％FS。

以上所述仅为本发明的一种实施方式，不是全部或唯一的实施方式，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。

Claims (8)

1.一种面内双轴压阻加速度传感器芯片，采用SOI(Silicon on Insulator)硅片制成，包括芯片外框架(1)，其特征在于：芯片外框架(1)每一侧中部设有固定岛(2)，支撑梁(3)为“L”型结构，其较长段的一端通过固定岛(2)固定于芯片外框架(1)，另外较短段依次与延伸梁(4)和质量块(7)相连，敏感压阻微梁(5)设置于延伸梁(4)末端与固定岛(2)之间的间隙处，对称分布在固定岛(2)的两侧；所有八个质量块(7)通过铰链梁(6)连接处正方形；

敏感压阻微梁(5)上的压敏电阻(15)通过金属引线(8)和焊盘(9)连接构成惠斯通全桥电路；

延伸梁(4)作为连接敏感压阻微梁(5)和支撑梁(3)与质量块(7)的中间结构，将质量块(7)运动状态的改变传递给敏感压阻微梁(5)。

2.根据权利要求1所述的一种面内双轴压阻加速度传感器芯片，其特征在于：所述的支撑梁(3)、铰链梁(6)具有与质量块(7)同等的厚度。

3.根据权利要求1所述的一种面内双轴压阻加速度传感器芯片，其特征在于：所述的敏感压阻微梁(5)上的压敏电阻(15)沿着N型(100)晶面的[011]和[0ī1]晶向布置。

4.根据权利要求1所述的一种面内双轴压阻加速度传感器芯片的制备方法，其特征在于，包括以下步骤：

1)使用RCA标准工艺清洗双抛SOI硅片；SOI硅片由上而下依次为：上层单晶硅(10)、二氧化硅埋层(11)和下层单晶硅(12)，其中，二氧化硅埋层(11)将上层单晶硅(10)和下层单晶硅(12)隔离开；所述上层单晶硅层(10)为N型(100)晶面；

2)在氧化温度下对SOI硅片进行高温氧化，硅片表面形成二氧化硅层(13)，然后用压敏电阻版，正面光刻压敏电阻(15)区域，去除压敏电阻(15)区域的二氧化硅层(13)，裸露出上层单晶硅(10)，对上层单晶硅(10)顶部的压敏电阻(15)区域注入硼离子，获得八个阻值为3000Ω的压敏电阻(15)；

3)利用欧姆接触版，正面光刻形成硼离子重掺杂区，去除部分的二氧化硅层(13)后，进行硼离子重掺杂，在上层单晶硅(10)正面形成硼离子重掺杂区，获得低阻的P型重掺杂硅(14)作为欧姆接触区，保证压敏电阻(15)的欧姆连接；

4)在欧姆接触区，利用金属引线版，正面光刻出金属引线(8)和焊盘(9)的形状，溅射金属层形成传感器芯片的金属引线(8)和焊盘(9)；

5)利用背腔版，对SOI硅片背面进行光刻，将压敏电阻(15)正下方的二氧化硅层(13)以及下层单晶硅(12)去除，以二氧化硅埋层(11)为刻蚀停止层，形成支撑梁(3)、延伸梁(4)、铰链梁(6)和质量块(7)的下半部分；

6)利用正面穿透版，对SOI硅片正面进行光刻，在硅片正面进行感应耦合等离子体(ICP)刻蚀，并释放形成完整的支撑梁(3)、延伸梁(4)、铰链梁(6)和质量块(7)的以及八根敏感压阻微梁(5)，支撑梁(3)、延伸梁(4)、铰链梁(6)和质量块(7)的运动间隙由传感器的量程和过载保护能力确定，其中敏感压阻微梁(5)厚度由SOI片上层单晶硅(10)的厚度决定；

7)利用阳极键合工艺将芯片键合在刻蚀有间隙的玻璃衬底(16)上。

5.根据权利要求4所述的一种面内双轴压阻加速度传感器芯片的制备方法，其特征在于，所述的步骤2)的氧化温度为900～1200℃。

6.根据权利要求4所述的一种面内双轴压阻加速度传感器芯片的制备方法，其特征在于，所述的步骤2)的压敏电阻(15)区域的硼离子注入剂量为3×10¹⁴cm^-2。

7.根据权利要求4所述的一种面内双轴压阻加速度传感器芯片的制备方法，其特征在于，所述的步骤3)中P型重掺杂硅(14)的硼离子注入剂量为3×10¹⁵cm^-2。

8.根据权利要求4所述的一种面内双轴压阻加速度传感器芯片的制备方法，其特征在于，所述步骤5)中采用深反应离子刻蚀(DRIE)形成传感器的支撑梁(3)、延伸梁4、铰链梁(6)和质量块(7)，以保证上述结构边沿垂直度和良好的深宽比。