CN110389237B - 一种面内双轴加速度传感器芯片及其制备方法 - Google Patents

Abstract

一种面内双轴加速度传感器芯片及其制备方法，芯片采用SOI硅片制成，包括芯片外框架，芯片外框架每一侧与两个质量块之间通过支撑梁连接，支撑梁为“T”型结构，其一端固定于芯片外框架，另外两端分别与延伸梁和质量块连接；敏感压阻微梁设置于延伸梁末端与支撑梁固定端之间的间隙处，对称分布在支撑梁固定端两侧；所有质量块通过铰链梁连接成正方形；每个敏感压阻微梁上形成有压敏电阻，压敏电阻通过金属引线和焊盘相连并构成惠斯通全桥电路；本发明传感器芯片将支撑元件与敏感元件进行了分离，降低了面内双轴加速度检测中交叉灵敏度的干扰，提高了压阻式加速度传感器的动态性能和适用范围，制作方法简单，可靠性高。

Description

一种面内双轴加速度传感器芯片及其制备方法

技术领域

本发明属于微型机械电子传感器计量技术领域，具体涉及一种面内双轴加速度传感器芯片及其制备方法。

背景技术

随着微型机械电子系统(Micro Electro Mechanical Systems,MEMS)技术的发展，基于不同原理的加速度传感器都得到了广泛应用，例如压阻式、电容式、电磁式、压电式、谐振式、光纤式和热电偶式等。不同敏感原理的加速度传感器有着不同的优缺点，比如压电式加速度传感器虽然已经得到成熟应用，但受到其敏感原理的限制，压电式传感器不能测量静态的加速度，且输出的电荷信号需要后续辅助电路，不易实现敏感芯片和后续电路一体化设计；电容式加速度传感器具有灵敏度高、温漂小、功耗低等优点，但输入阻抗大，易受寄生电容的影响，对于周围环境的电磁干扰较为敏感；压阻式加速度传感器易受温度影响，但其测量范围广、可测量静态和动态信号，动态响应特性好，处理电路简单等。

传统的压阻式加速度传感器常用的结构有单悬臂梁、双悬臂梁、双端固支梁、四边四固支梁等结构，这些结构均采用梁-岛结构，质量块自由摆动，其中单悬臂梁和双悬臂梁结构灵敏度高，但固有频率低，频率响应范围窄；双端固支梁、四边四固支梁、双边四固支梁等固支梁结构固有频率高，但灵敏度低。

随着技术的进步，目前的压阻式加速度传感器已难以满足不同领域对高灵敏度、高固有频率和低交叉灵敏度的要求，例如汽车智能检测、高速精密机床、高速运转部件的故障诊断监测、电子元器件振动控制等。对于传统压阻式加速度传感器，因其敏感元件一般制作于支撑结构的表面，其固有频率和灵敏度是相互制约，导致测量时易失真，因此研究能够缓解固有频率和灵敏度这一矛盾关系的加速度传感器，降低交叉灵敏度的影响，解决加速度的高灵敏度和高频响测量难题，具有重要的意义。

发明内容

为了克服上述现有技术的缺点，本发明的目的在于提出一种面内双轴加速度传感器芯片及其制备方法，传感器芯片将支撑元件与敏感元件进行分离，使得传感器芯片在缓解灵敏度和固有频率之间矛盾关系的基础上，进一步降低面内双轴加速度检测中的交叉灵敏度干扰，提高了压阻式加速度传感器的动态性能和适用范围，制作方法简单，可靠性高，易于批量化生产。

为实现上述目的，本发明采用以下技术方案：

一种面内双轴加速度传感器芯片，采用SOI(Silicon on Insulator)硅片制成，包括芯片外框架1，芯片外框架1每一侧与两个质量块6之间通过支撑梁2连接，支撑梁2为“T”型结构，其一端通过固定端固定于芯片外框架1，另外两端分别与延伸梁3和质量块6连接；敏感压阻微梁5设置于延伸梁3末端与支撑梁2固定端之间的间隙处，对称分布在支撑梁2固定端两侧；所有的八个质量块6通过铰链梁4连接成正方形；

每个敏感压阻微梁5上形成有压敏电阻13，压敏电阻13通过金属引线7和焊盘8相连并构成惠斯通全桥电路；

延伸梁3作为连接敏感压阻微梁5和质量块6的中间结构，将质量块6运动状态的改变传递给敏感压阻微梁5。

所述的支撑梁2、铰链梁4具有与质量块6同等的厚度。

所述的敏感压阻微梁5上的压敏电阻13沿着N型(100)晶面的[011]或[0ī1]晶向布置。

所述的一种面内双轴加速度传感器芯片的制备方法，包括以下步骤：

1)使用体积浓度为49％的HF溶液清洗SOI硅片；SOI硅片由上而下依次为：上层单晶硅9、二氧化硅埋层10和下层单晶硅11；所述上层单晶硅层9为N型(100)晶面；

2)在氧化温度下对SOI硅片进行高温氧化，硅片表面形成二氧化硅层12，然后用P-压敏电阻版，正面光刻压敏电阻区域，去除压敏电阻区域的二氧化硅层12，裸露出上层单晶硅9，对上层单晶硅9顶部的压敏电阻区域注入硼离子，获得八个阻值为3100Ω的压敏电阻13；

3)利用P+欧姆接触版，正面光刻形成硼离子重掺杂区，去除部分的二氧化硅层12后，进行硼离子重掺杂，在上层单晶硅9正面形成硼离子重掺杂区，获得低阻的P型重掺杂硅14作为欧姆接触区，保证压敏电阻13的欧姆连接；

4)在欧姆接触区，利用金属引线版，正面光刻出金属引线7和焊盘8的形状，溅射金属层形成传感器芯片的金属引线7和焊盘8；

5)利用背腔版，对SOI硅片背面进行光刻，将压敏电阻正下方的二氧化硅层12以及下层单晶硅11去除，以二氧化硅埋层10为刻蚀停止层，形成支撑梁2、延伸梁3、铰链梁4和质量块6的下半部分；

6)利用正面穿透版，对SOI硅片正面进行光刻，在硅片正面进行感应耦合等离子体(ICP)刻蚀，并释放形成完整的支撑梁2、延伸梁3、铰链梁4和质量块6以及八根敏感压阻微梁5，支撑梁2、延伸梁3、铰链梁4和质量块6的运动间隙由传感器的量程和过载保护能力确定，其中敏感压阻微梁5厚度由SOI片上层单晶硅9的厚度决定；

7)将芯片键合在刻蚀有间隙的玻璃衬底15上。

所述的步骤2)的氧化温度为900～1200℃。

所述的步骤2)的压敏电阻区域的硼离子注入剂量为3.5×10¹⁴cm^-2。

所述的步骤3)中P型重掺杂硅14的硼离子注入剂量为3.5×10¹⁵cm^-2。

所述步骤5)中，采用深反应离子刻蚀形成传感器的支撑梁2、延伸梁3、铰链梁4和质量块6，以保证上述结构边沿垂直度和良好的深宽比。

与现有技术相比，本发明具有以下优点：

(1)本发明中双轴加速度敏感方向平行于芯片表面，在芯片表面水平方向利用刻蚀工艺制造不同宽度的梁，在垂直方向利用SOI片的上层单晶硅9层和整个硅片制造不同厚度的梁，所以本发明在结构上更加灵活，厚度尺寸能够精准的控制。

(2)本发明中支撑梁2和铰链梁4起主要支撑作用，用以提高刚度，延伸梁3作为连接敏感压阻微梁5和质量块6的中间结构，将质量块6运动状态的改变传递给敏感压阻微梁5，通过合理的尺寸设计，实现敏感压阻微梁5的轴向变形，以提高灵敏度，进而缓解传统压阻式加速度计结构中灵敏度和固有频率之间的矛盾关系。

(3)本发明中支撑梁2和铰链梁4具有与质量块同等的厚度，能够保证传感器芯片在受面内加速度时不发生围绕z轴的扭转，实现敏感压阻微梁的面内轴向拉伸和压缩，进一步提高敏感压阻微梁5所受应力。

(4)本发明利用与质量块具有相同厚度的支撑梁2和铰链梁4作为支撑结构，使得优选尺寸的整个芯片具有较大刚度，固有频率大于10kHz，使其具有很宽的频带，适用于高频加速度的测量。

因此本发明所述的面内双轴加速度传感器芯片可同时具有较高灵敏度、较高的固有频率，以及较低的交叉灵敏度，能有效满足动态测量环境下对高灵敏度和高谐振频率加速度的测量要求。

以量程100g、频响10kHz的加速度传感器设计要求为例，其结构尺寸如下：

附图说明

图1为本发明的结构图。

图2(a)为本发明的电阻布置图，图2(b)为检测x方向加速度时惠斯通电桥中压敏电阻阻值变化情况。

图3为本发明的工作原理图。

图4(a)～(g)为本发明制备方法的示意图。

具体实施方式

下面结合附图和实施例对本发明做详细描述。

参照图1，一种面内双轴加速度传感器芯片，采用SOI硅片制造，包括芯片外框架1，芯片外框架1沿加速度工作方向尺寸大于质量块6的相应尺寸，芯片外框架1每一侧与两个质量块6之间通过支撑梁2连接，支撑梁2为“T”型结构，其一端通过固定端固定于芯片外框架1，另外两端分别与延伸梁3和质量块6连接；敏感压阻微梁5设置于延伸梁3末端与支撑梁2固定端之间的间隙处，对称分布在支撑梁2固定端两侧；所有的八个质量块6之间通过铰链梁4连接成正方形；

每个敏感压阻微梁5上通过掺杂工艺形成压敏电阻13，八个敏感压阻微梁5上的压敏电阻13通过金属引线7和十二个焊盘8相连并构成惠斯通全桥电路；根据硅的压阻效应，敏感压阻微梁5在惯性力的作用下产生应力，导致敏感压阻微梁5上压敏电阻13的阻值成比例变化，因此，八个压敏电阻所构成的惠斯通全桥电路失去平衡，输出一个与外部加速度a成正比的电压值，实现对加速度的测量。

所述的支撑梁2、延伸梁3、铰链梁4具有与质量块6同等的厚度。

所述的敏感压阻微梁5上的八个压敏电阻沿着N型(100)晶面的[011]或[0ī1]晶向布置。所述支撑梁2与铰链梁4是加速度传感器量程和固有频率的主要影响因素。所述延伸梁3与敏感压阻微梁5是加速度传感器灵敏度的主要影响因素。所述支撑梁2、铰链梁4是保证质量块6受水平加速度作用时不发生围绕芯片表面扭转的主要影响因素。

本发明芯片的感测原理为：

参照图2(a)，本发明共设计了八个压敏电阻13-1～13-8，八个压敏电阻13-1～13-8均为同一步工艺制作，以保证初始阻值的均匀性；参阅图2(b)，四个压敏电阻13-1、13-2、13-5、13-6联结组成一组惠斯通电桥，用以检测x方向加速度，另外四个压敏电阻13-3、13-4、13-7、13-8联结组成另一组惠斯通电桥，用以检测y方向加速度。当加速度芯片承受x正向加速度时，八个压敏电阻13-1～13-8的阻值的变化参阅图2(b)所示，理论上检测x方向的惠斯通电桥电路有电压输出，而检测y方向的惠斯通电桥电路无电压输出，从而降低了面内双轴加速度检测的交叉灵敏度。参照下表，当加速度芯片分别承受x，y向加速度时，各压敏电阻13-1～13-8阻值变化方向。

本发明芯片的工作原理为：

参照图3，根据牛顿第二定律F＝ma，当传感器芯片受到沿平行于芯片表面x向的加速度a作用时，质量块6-1、6-2、6-5、6-6各自的质心因与其相连的支撑梁2轴向方向处于偏离的状态，在惯性力的作用下发生面内移动，引起支撑梁2的弯曲变形，进而引起连接于支撑梁2末端的延伸梁3以支撑梁2末端为圆心的的转动，并带动位于延伸梁3末端与支撑梁2固定端之间的敏感压阻微梁5产生变形，若连接梁3的长度(或敏感压阻微梁5距离支撑梁2轴向方向中性面的距离)合理设计，可使敏感压阻微梁5产生轴向拉伸(压缩)变形，另外，由于支撑梁2、铰链梁4具有和质量块6同等的厚度，能保证质量块6在面内加速度下不发生围绕芯片表面围绕的扭动。根据硅的压阻效应，敏感压阻微梁5的变形产生应力，导致敏感压阻微梁5上压敏电阻13的阻值成比例变化，其阻值变化与其所受应力之间的关系如下：

式中：

U_out——电桥输出电压；

U_in——电桥供电电压；

R₀——压敏电阻13的初始阻值；

π_l——P型硅在[011]晶向的轴向压阻系数；

π_t——P型硅在[011]晶向的横向压阻系数；

σ_l——压敏电阻13受到的轴向应力；

σ_t——压敏电阻13受到的横向应力；

因此，八个压敏电阻13所构成的惠斯通全桥电路失去平衡，输出一个与外部加速度a成正比的电压值，实现对加速度的测量。

参照图4，一种面内双轴加速度传感器芯片的制备方法，包括以下步骤：

1)参照图4(a)，使用体积浓度为49％的HF溶液清洗SOI硅片；SOI硅片从上至下依次由上层单晶硅9、二氧化硅埋层10和下层单晶硅11组成；所述SOI硅片上层单晶硅层9为N型(100)晶面；

2)参照图4(b)，在900℃-1200℃下进行高温氧化，在硅片表面形成二氧化硅层12，然后用P-压敏电阻版，正面光刻压敏电阻图形，去除压敏电阻区域的二氧化硅层12，裸露出上层单晶硅9，对硅片顶部的压敏电阻区域注入剂量为3.5×10¹⁴cm^-2的硼离子，获得压敏电阻13的阻值为3100Ω；

3)参照图4(c)，利用P+欧姆接触版，正面光刻形成硼离子重掺杂区，去除正面部分二氧化硅层12后，进行硼离子重掺杂，硼离子注入剂量为3.5×10¹⁵cm^-2，获得低阻的P型重掺杂硅14作为欧姆接触区，保证敏感压阻微梁5上的压敏电阻13的欧姆连接；

4)参照图4(d)，在欧姆接触区，利用金属引线版，正面光刻出金属引线7和焊盘8的形状，溅射500nm Au层，形成传感器芯片的金属引线7和焊盘8；5)参照图4(e)，利用背腔版，对SOI硅片背面进行光刻，将压敏电阻正下方的二氧化硅层12以及下层单晶硅11去除，以二氧化硅埋层10为刻蚀停止层，形成支撑梁2、延伸梁3、铰链梁4和质量块6的下半部分；

6)参照图4(f)，利用正面穿透版，对SOI硅片正面进行光刻，在硅片正面进行感应耦合等离子体(ICP)刻蚀，并释放形成完整的支撑梁2、延伸梁3、铰链梁4和质量块6以及八根敏感压阻微梁5，支撑梁2、延伸梁3、铰链梁4和质量块6的运动间隙由传感器的量程和过载保护能力确定，其中敏感压阻微梁5厚度由SOI片上层单晶硅9的厚度决定；

7)参照图4(g)，将芯片键合在刻蚀有间隙的玻璃衬底15上。

本实施例所能达到的主要技术指标如下：

1、量程：0～100g；

2、灵敏度：＞0.3mV/g/V；

3、谐振频率：＞10kHz；

4、工作温度：-20℃～135℃；

5、精度：0.2％FS。

以上所述仅为本发明的一种实施方式，不是全部或唯一的实施方式，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。

Claims (6)

1.一种面内双轴加速度传感器芯片，采用SOI(Silicon on Insulator)硅片制成，其特征在于：包括芯片外框架(1)，芯片外框架(1)每一侧与两个质量块(6)之间通过支撑梁(2)连接，支撑梁(2)为“T”型结构，其一端通过固定端固定于芯片外框架(1)，另外两端分别与延伸梁(3)和质量块(6)连接；敏感压阻微梁(5)设置于延伸梁(3)末端与支撑梁(2)固定端之间的间隙处，对称分布在支撑梁(2)固定端两侧；所有的八个质量块(6)通过铰链梁(4)连接成正方形；

每个敏感压阻微梁(5)上形成有压敏电阻(13)，压敏电阻(13)通过金属引线(7)和焊盘(8)相连并构成惠斯通全桥电路；

延伸梁(3)作为连接敏感压阻微梁(5)和质量块(6)的中间结构，将质量块(6)运动状态的改变传递给敏感压阻微梁(5)；

所述的支撑梁(2)、铰链梁(4)具有与质量块(6)同等的厚度；

所述的敏感压阻微梁(5)上的压敏电阻(13)沿着N型(100)晶面的[011]或[0ī1]晶向布置。

2.根据权利要求1所述的一种面内双轴加速度传感器芯片的制备方法，其特征在于，包括以下步骤：

1)使用体积浓度为49％的HF溶液清洗SOI硅片；SOI硅片由上而下依次为：上层单晶硅(9)、二氧化硅埋层(10)和下层单晶硅(11)；所述上层单晶硅层(9)为N型(100)晶面；

2)在氧化温度下对SOI硅片进行高温氧化，硅片表面形成二氧化硅层(12)，然后用P-压敏电阻版，正面光刻压敏电阻区域，去除压敏电阻区域的二氧化硅层(12)，裸露出上层单晶硅(9)，对上层单晶硅(9)顶部的压敏电阻区域注入硼离子，获得八个阻值3100Ω为压敏电阻(13)；

3)利用P+欧姆接触版，正面光刻形成硼离子重掺杂区，去除部分的二氧化硅层(12)后，进行硼离子重掺杂，在上层单晶硅(9)正面形成硼离子重掺杂区，获得低阻的P型重掺杂硅(14)作为欧姆接触区，保证压敏电阻(13)的欧姆连接；

4)在欧姆接触区，利用金属引线版，正面光刻出金属引线(7)和焊盘(8)的形状，溅射金属层形成传感器芯片的金属引线(7)和焊盘(8)；

5)利用背腔版，对SOI硅片背面进行光刻，将压敏电阻正下方的二氧化硅层(12)以及下层单晶硅(11)去除，以二氧化硅埋层(10)为刻蚀停止层，形成支撑梁(2)、延伸梁(3)、铰链梁(4)和质量块(6)的下半部分；

6)利用正面穿透版，对SOI硅片正面进行光刻，在硅片正面进行感应耦合等离子体(ICP)刻蚀，并释放形成完整的支撑梁(2)、延伸梁(3)、铰链梁(4)和质量块(6)的以及八根敏感压阻微梁(5)，支撑梁(2)、延伸梁(3)、铰链梁(4)和质量块(6)的运动间隙由传感器的量程和过载保护能力确定，其中敏感压阻微梁(5)厚度由SOI片上层单晶硅(9)的厚度决定；

7)将芯片键合在刻蚀有间隙的玻璃衬底(15)上。

3.根据权利要求2所述的一种面内双轴加速度传感器芯片的制备方法，其特征在于：所述的步骤2)的氧化温度为900～1200℃。

4.根据权利要求2所述的一种面内双轴加速度传感器芯片的制备方法，其特征在于：所述的步骤2)的压敏电阻区域的硼离子注入剂量为3.5×10¹⁴cm^-2。

5.根据权利要求2所述的一种面内双轴加速度传感器芯片的制备方法，其特征在于：所述的步骤3)中P型重掺杂硅(14)的硼离子注入剂量为3.5×10¹⁵cm^-2。

6.根据权利要求2所述的一种面内双轴加速度传感器芯片的制备方法，其特征在于：所述步骤5)中，采用深反应离子刻蚀形成传感器的支撑梁(2)、延伸梁(3)、铰链梁(4)和质量块(6)，以保证上述结构边沿垂直度和良好的深宽比。

Images