CN1103512C - 用于产生变换的方法和设备 - Google Patents
用于产生变换的方法和设备 Download PDFInfo
- Publication number
- CN1103512C CN1103512C CN97194318A CN97194318A CN1103512C CN 1103512 C CN1103512 C CN 1103512C CN 97194318 A CN97194318 A CN 97194318A CN 97194318 A CN97194318 A CN 97194318A CN 1103512 C CN1103512 C CN 1103512C
- Authority
- CN
- China
- Prior art keywords
- conversion
- serial data
- pointer
- combined
- displacement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Complex Calculations (AREA)
- Computer And Data Communications (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Image Processing (AREA)
Abstract
一种变换产生器(20),具有输入/输出端口(22)。耦合到输入/输出端口(22)的是控制器(24)。输入/输出端口(22)接收输入的变换和数据串并输出新的变换。查询存储器(26)耦合到控制器(24)并用于确定新的变换。移位模块(28)和组合器(30)也耦合到控制器(24)并与存储器(26)一起使用来确定新的变换。
Description
技术领域
本发明涉及产生诸如循环冗余码、多项式码和散列码等变换的领域,尤其涉及用于产生变换的方法和设备。
背景技术
在图1中示出已有技术的变换产生装置10的例子。已有技术的变换产生装置10具有数据寄存器(移位寄存器)12和中间余数寄存器14。把图1的特定产生装置设计成用于计算循环冗余码(CRC-16)。在策略上将多个异或电路18与中间余数寄存器14中的多个寄存器16耦合。数据位从数据寄存器12中移出并移入中间寄存器14。当数据位已完全移入中间寄存器14时,中间寄存器包含与数据位有关的CRC。还可以用软件对变换产生装置进行编码。已证明用软件模拟硬件来产生变换不是一种有效的方法,所以软件方案一般每次都使用查询表来计算一个字节或半字节(四位)。所建立的查询表可用于任何尺寸的数据量(例如,1位、10位等)。
封包装置(packetizer)用变换产生装置来计算新形成的数据包的CRC。封包装置接收来自各自源的包(数据)。然后,依据接收到的包的最终目的地对这些包进行分组。如果两个小的包具有同一目的地,则把它们组合成一个包然后传输到该目的地。在已有技术的应用中,封包装置从这两个包中除去CRC,然后根据这两个包的组合数据重新计算CRC。在其它情况下,封包装置可接收一个大的包,需要把这个包分成两个较小的包。在已有技术的应用中,要丢弃大包的CRC,并从两个较小的包的暂存器(scratch)中计算新的CRC。由于接收到的包的CRC包含对计算输出包的CRC有用的信息,所以这个处理不是有效的。
变换产生装置还用于关联存储器。变换产生装置计算散列码或多项式码(参见USPN 4,527,239 Brandin)来确定数据包的地址。当数据包是两个原先的包的组合时,已有技术的关联存储器从暂存器中计算该新数据包的新变换(地址)。可通过用旧的变换来计算新变换的变换产生装置来实现这些处理上的优点。
于是,需要一种从现有的变换中产生新的变换而不使用基础数据的的变换产生装置。
发明内容
一种克服了这些问题的方法,通过接收与第一数据串有关的第一变换来产生变换。还接收与第二数据串有关的第二变换。把第二变换附加到第一变换以形成用于第一-第二数据串的第一-第二组合变换。
实行此方法的设备,包括与一控制器耦合的输入/输出端口。控制器还与查询存储器、移位模块和组合器相耦合。
附图概述
图1是已有技术的变换产生装置的示意图;
图2是依据本发明的变换产生装置的方框图;
图3是在图2的变换产生装置中所使用的移位模块的图示表示;
图4是在图2的变换产生装置中所使用的组合器的图示表示;
图5是依据本发明的变换产生装置的另一个实施例的方框图;
图6是移位模块的流程图;
图7是不移位模块的流程图;
图8是变换模块的流程图;
图9是不变换模块的流程图;
图10是关联存储器的方框图;
图11是封包装置的方框图;
图12是普通用途计算机和包含计算机可读指令的计算机可读存储介质的示意图;
图13是用于CRC-32多项式码的查询表;以及
图14是用于CRC-32多项式码的逆向查询表。
本发明的较佳实施方式
图2示出本发明的变换产生装置20的方框图。与已有技术的变换产生装置不同的是,变换产生装置20可根据两个先前的变换而不参考基础数据来计算新的变换。为了理解变换产生装置20是如何工作的,理解一些基础数学是有帮助的。基础数学以多项式码为基础,也包括循环冗余码,但不限于此。可用以下的公式来表示这些代码:
Xn-kM(X)=Q(X)G(X)+R(X)
这里Xn-k是移位项
M(X)是报文多项式;
G(X)是产生装置多项式;
Q(X)是报文被产生装置多项式除时获得的商;以及
R(X)是除法处理的余数。
余数是报文的CRC或变换。从以上公式中可看出,已被异或的两个报文的变换等于经异或的与两个报文有关的变换。如果第一报文为“A”,第二报文为“B”,则组合报文为“AB”。该报文多项式为:
AB(X)=XZA(X)+B(X)
这里Z等于报文B中的位数。
以及
RAB(X)=R(XZA(X))+RB(X)
于是,为了产生报文“AB”的变换,我们只需要把“B”的变换与“A0”变换相组合,这里0表示Z个零。当知道“A”与“B”的变换时,我们只需要计算“A”的移位变换值并把它与“B”的变换相组合。幸运地,计算移位变换是一个简单的处理过程。
变换产生装置20使用以上所述的数学公式,用现有的变换来计算新变换。使用输入/输出端口22来接收现有的变换以及输出新的变换。I/O端口22耦合到协调存储器26、移位模块28和组合器30的功能的控制器24。存储器包含用于变换的查询表。在图13中示出这种查询表的一个例子。图13中的表以CRC-32变换为基础,以字节为基础来计算一个字节上的变换。可对其它多项式产生其它表。本发明不限于CRC多项式,还可适用各种其它的多项式。特定的多项式取决于变换产生装置的应用。移位模块28实行的功能是确定移位变换。组合器用于把例如一个移位第一变换和一第二变换相组合(XOR),以形成第一-第二变换。第一-第二变换被定义为与第一-第二数据串有关的变换(例如,在通信的例子中,在第一数据串后立即传输第二数据串:第一-第二数据串)。使第一变换移位并把它与第二变换相组合的处理叫做附加。可用软件或使用由存储器、微处理器和一些移位寄存器以及异或门构成的硬件来实现变换产生装置。
图3示出变换产生装置20所使用的移位模块28的示意图。把待移位的变换存储在变换寄存器40中,该存储器具有输入42、移位控制44和输出46。输出46连到异或门48。查询寄存器50包含使用从待移位的变换得到的指针而选中的项。查询寄存器50具有输入52、移位控制54和输出56。输出56耦合到异或门48的第二输入。异或门的输出58被存储在输出寄存器60中。在适当的处理后,输出寄存器60包含移位变换,经由输出62把此变换传输到控制器24。
图4示出变换产生装置20所使用的组合器30的示意图。第一寄存器70和第二寄存器72的输出耦合到异或门74。在一个例子中,第一寄存器70包含已移位的第一变换,第二寄存器72包含第二变换。异或门74的输出连到输出寄存器76。一旦把已移位的第一变换与第二变换相组合,则输出寄存器76包含第一-第二变换。
图5是依据本发明的变换产生装置100另一个实施例的方框图。变换产生装置100具有耦合到控制器24的I/O端口22。控制器24在总线102上与存储器26、移位模块28、不移位模块104、变换模块106、不变换模块108和组合器30进行通信。存储器26包含查询表(例如,图13中的表)以及逆向查询表(在图14中示出它的一个例子)。图14所述的逆向查询表以同一CRC-32为基础,它采用一个字节接一个字节的方法。图5的变换产生装置100可类似于图2的变换产生装置20来组合变换。此外,变换产生装置100可确定给出第一变换和第二数据串或给出第一数据串和第二变换的第一-第二变换。变换产生装置100可从第一-第二组合变换中除去第二变换以确定第一变换。实际上,变换产生装置100允许对给出足够输入的变换进行完整的变换处理作为变换或数据。在参考图6-9详细地说明每个模块后,将更详细地说明这是如何实现的。
图6是移位模块的流程图。移位模块确定移位报文(即,“A0”-XZA(X))的变换。在步骤120处理开始,在步骤124接收待移位的变换122。接着,在步骤128提取指针126。然后,在步骤130,把变换122向右移位指针126的位数。这形成了移位指针132。注意,使用单词左和右是为了方便,它们基于最高位通常位于左边的惯例。在使用不同的惯例时,必须改变单词左和右以适应此惯例。接着,在步骤136,把移位变换132与有关指针126的项134相组合。这在步骤140形成移位变换138,从而在步骤142结束处理。注意,如果使第一变换移位的原因是为了产生第一-第二变换,则必须把第一变换移位第二数据串的位数。这是通过执行X次移位模块来进行的,这里X等于把第二数据串中数据位的数目被指针中的位数除。注意,实行移位模块的另一个方法是使用类似于图1所示的多项式产生装置。把第一变换122置于中间冗余寄存器14中。接着,处理数目等于第二数据串中数据位的数目的一些逻辑零(空)。
图7是不移位模块的流程图。何时使用该模块的一个例子是在把数据串“AB”的变换与数据串“B”的变换相组合时。这就留下了用于数据串“A0”或XZA(X)的变换。必须对此变换进行“不移位”,以找到用于数据串“A”的变换。在步骤150处理开始,在步骤154接收移位变换152。在步骤156,提取逆向指针158。逆向指针158等于移位变换152的最高部分160。在步骤164,把逆向指针158与逆向查询表(例如,见图14)中的指针162相结合。接着,把与指针162有关的项166与移位变换相组合。这在步骤172产生了中间产品170。在步骤174,把中间产品170向左移位,以形成移位的中间产品176。然后,在步骤178,把经移位的中间产品176与指针162相组合,以形成变换180,从而在步骤182结束处理。注意,如果“B”数据串中的位数不等于指针中的位数,则执行X次不移位模块,这里X=z/(指针中的位数)。
图8是变换模块的流程图。变换模块可确定给出第一变换和第二数据串的用于第一-第二数据串的第一-第二变换,而不必先把第二数据串转换成第二变换。在步骤190处理开始,在步骤194提取第一变换194的最低部分192。在步骤200,把这部分与第二数据串196相组合以形成指针198。接着,在步骤206,把经移位的第一变换202与有关查询表(例如,图13)中该指针的项204相组合。在步骤210,产生组合的变换208,从而在步骤212结束处理。注意,如果指针为一个字节的长度,则变换模块每次只能处理一个字节的数据。当第二数据串比一字节长时,则变换模块每次执行一个字节数据,直到已执行整个第二数据串。在另一个例子中,假设第一变换等于全零(空),则组合的变换只是用于第二数据串的变换。在另一个实施例中,第一变换可以是一个先决条件,获得的变换则是先决条件-第二变换。在另一个例子中,假设想要用于一个四级数据串的一个四级变换。提取四级数据串中的第一数据部分(例如,字节)。它指向查询表中的一个项。当第四数据串不仅仅包含第一数据部分时,提取下一数据部分。把下一数据部分与该项的最低部分相组合以形成一指针。然后,把该项向右移位下一数据部分中的位数,以形成一移位项。把该移位项与有关该指针的第二项相组合。重复此处理,直到已处理整个四级数据串。
图9是不变换模块的流程图。不变换模块可确定给出第一-第二变换和第二数据串的用于第一数据串的第一变换。在步骤220,处理开始,在步骤226,提取第一-第二变换224的最高部分222。最高部分222是与逆向查询表中的指针228有关的逆向指针。在步骤230访问该指针。接着,在步骤236,把第一-第二变换224与和指针有关的项232相组合以形成中间产品234。在步骤238,把中间产品向左移位指针228中的位数。这形成了经移位的中间产品240。接着,在步骤246把指针228与第二数据串242相组合而形成结果244。在步骤250,结果244与已移位的中间产品240相组合,形成第一变换248,并在步骤252结束处理。如果第二数据串比指针长,则该模块再重复多次。
变化模块100可干的一些例子包括从第一-第二-第三变换和第一变换中确定第二-第三变换。第一变换移位第二-第三数据串中的数据位数。把经移位的第一变换与第一-第二-第三变换相组合而形成第二-第三变换。在另一个例子中,变换产生器100可在接收到第四数据串后确定第一-第二-第三-第四变换。在一个例子中,变换模块会首先计算第四变换(使用变换模块)。使用移位模块,把第一-第二-第三变换移位第四数据串中的位数。然后,使用组合器把经移位的第一-第二-第三变换与第四变换相组合。
图10是关联存储器300的方框图。关联存储器300使用变换产生器302使数据串与地址和确认符相联。一般,地址是变换的一半,而确认符等于变换的另一半。目录304在必要时存储地址清单及其有关的确认符和链接清单。必需用链接清单来解决任何冲突。如果两个不同的数据串变换到同一地址,则产生了冲突。链接清单指向存储有冲突数据串的另一个地址。确认符用于识别是否访问到与该数据串有关的正确地址。目录示出数据串在存储器(存储器)306中所存储的地址。由通过输入/输出端口310与外界进行通信的控制器308来控制此处理。如果所有的数据串都具有固定的长度,则可不必使用目录将304。如果知道第一变换和第二变换来存储第一-第二数据串,则使用变换产生器302可容易地进行查询。还可对相反的次序(即,第二-第一数据串)进行快速搜索。对本领域内的技术人员来说,各种其它的快速搜索路径也是明显的。注意,对关联存储器的所属多项式的要求不同于对CRC的多项式的要求。结果,可在此应用中使用许多其它的多项式产生器。
图11是封包装置320的方框图。封包装置320是这里所述的使用变换产生器322的装置的另一个例子。在一个例子中,封包装置是路由器的一部分。控制器326接收输入的包324。控制器326从输入的包324中形成输出的包328。通常,输出的包328具有固定长度,输入的包324具有不确定的长度或不同的长度。通常,输入的数据都还未形成包。可从去向同一目的地的两个小的包330、332中形成输出的包334。该数据包包含数据部分(“A”或“B”)和一个CRC或变换[R(A)或R(B)]。如果给出各个包330、332的CRC,则可使用变换产生器322快速地确定组合成的包(“AB”)334的CRC[R(AB)]。在另一个例子中,输入的包336太大,则必须把它分割成两个包338、340。首先通过计算两个数据串中较短的一个数据串的变换(例如,[r(C)])以及从组合成的变换中除去该变换而形成另一个CRC[R(D)],可容易地计算两个新的CRC。可以想到的另一个例子是需要对所需的CRC进行更多外加的处理。这里所述的变换产生器可进行所有的这些计算,而不必使用下面数据的暂存器来重新计算CRC。
图12是通用计算机350和包含计算机可读指令的计算机可读存储介质352的示意图。计算机可读存储介质352包含由计算机350所执行的指令,该指令执行变换产生器100的功能。这些指令可以是独立的,也可以作为执行关联存储器300的功能或执行封包装置320的功能的一组指令的一部分。
这样,已描述了可从多个独立的变换中确定组合变换而不必访问以下数据的变换产生器。此外,变换产生器可执行在封包装置和关联存储器中产生的各种其它的变换处理。变换产生器的用途不限于这里所述的两个例子(即,关联存储器和封包装置)。许多其它的应用对本领域内的技术人员是显而易见的。
虽然结合本发明的特殊实施例对本发明进行了描述,但很显然,根据以上的描述,许多选择、修改和变化对本领域内的技术人员是明显的。因此,将这些选择、修改和变化包含在附加的权利要求书中。
Claims (17)
1.一种产生一数据串的变换的方法,所述变换限定关联存储器中的一个地址,其特征在于所述方法包括以下步骤:
(a)接收与第一数据串有关的第一变换,所述第一变换限定关联存储器中对应于第一数据串的地址;
(b)接收与第二数据串有关的第二变换;所述第二变换限定关联存储器中对应于第二数据串的地址;以及
(c)从第二变换和第一变换中确定第一-第二组合变换,所述第一-第二组合变换是对应于第一-第二数据串的变换,且限定关联存储器中对应于第一-第二数据串的地址。
2.如权利要求1所述的方法,其特征在于还包括以下步骤:
(d)从第一-第二组合变换中除去第二变换来形成移位的第一变换;
(e)使移位的第一变换不移位来形成第一变换。
3.如权利要求2所述的方法,其特征在于不移位步骤包括以下步骤:
(I)从移位的第一变换中提取逆向指针;
(ii)读取逆向查询表中的一个指针;
(iii)把与该指针有关的查询表的一个成员与移位的第一变换相组合来形成中间产物;
(iv)把中间产物按指针中的位数左移来形成移动的中间产物;以及
(v)把移动的中间产物与该指针相组合。
4.如权利要求3所述的方法,其特征在于步骤(i)到(v)重复X次,这里X等于把指针中的位数被第二数据串中的位数除。
5.如权利要求1所述的方法,其特征在于附加步骤包括以下步骤:
(i)第一变换向右移位第二数据串中的位数来形成移位的第一变换;以及
(ii)把移位的第一变换与第二变换相组合。
6.如权利要求1所述的方法,其特征在于该变换是把多项式码应用于数据串的结果。
7.如权利要求6所述的方法,其特征在于多项式码是循环冗余码。
8.如权利要求1所述的方法,其特征在于还包括以下步骤:
(d)接收与第一-第二-第三数据串有关的第一-第二-第三变换。
(e)第一变换移位第二-第三数据串中的位数来形成移位的第一变换;以及
(f)把第一-第二-第三变换与移位的第一变换相组合来形成第二-第三变换。
9.如权利要求8所述的方法,其特征在于还包括以下步骤:
(g)接收第四数据串;
(h)计算第四变换;
(i)第一-第二-第三变换移位第四数据串中的位数来形成移位的第一-第二-第三变换;以及
(j)把移位的第一-第二-第三变换与第四变换相组合来形成第一-第二-第三-第四变换。
10.如权利要求9所述的方法,其特征在于计算第四变换的步骤还包括以下步骤:
(i)提取第四数据串的第一数据部分;
(ii)访问查询存储器表中与第一数据部分有关的成员;
(iii)当第四数据串不仅仅包含第一数据时,提取下一个数据部分;
(iv)把下一个数据部分与该成员的最低部分相组合来形成指针;
(v)把该成员向右移动下一个数据部分中的位数来形成移动的成员;
(vi)把移动的成员同与指针有关的第二成员相组合;以及
(vii)重复步骤(iv)到(vi),直到已处理了全部的第四数据串。
11.如权利要求8所述的方法,其特征在于移位步骤包括以下步骤:
(I)从第一变换中提取一指针;
(ii)第一变换向右移动指针中的位数来形成移动的第一变换;
(iii)把移动的第一变换同与指针有关的查询表中的一个成员相组合。
12.如权利要求11所述的方法,其特征在于步骤(i)到(iii)重复X次,这里X等于指针中的位数被第二-第三数据串中的位数除。
13.如权利要求8所述的方法,其特征在于移位步骤包括以下步骤:
(I)把第一变换置于多项式产生器的中间寄存器中;
(ii)处理等于第二-第三数据串中位数的许多逻辑零。
14.一种产生一数据串的变换的变换产生器,所述变换限定关联存储器中的一个地址,其特征在于包括:
输入/输出端口(22);
耦合到输入/输出端口(22)的控制器(24);
耦合到控制器(24)的查询存储器(26);
移位模块(28),所述移位模块(28)具有耦合到输入/输出端口(22)的变换寄存器(40)、输入耦合到查询存储器(26)的查询寄存器(50)以及由一异或门耦合到变换寄存器(40)和查询寄存器(50)的输出的输出寄存器(60);以及
耦合到控制器(24)的组合器(30)。
15.如权利要求14所述的变换产生器,其特征在于还包括耦合到控制器的不移位模块。
16.如权利要求14所述的变换产生器,其特征在于还包括耦合到控制器的变换模块。
17.如权利要求14所述的变换产生器,其特征在于还包括耦合到控制器的不变换模块。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/613,037 | 1996-03-08 | ||
US08/613,037 US5942002A (en) | 1996-03-08 | 1996-03-08 | Method and apparatus for generating a transform |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1219305A CN1219305A (zh) | 1999-06-09 |
CN1103512C true CN1103512C (zh) | 2003-03-19 |
Family
ID=24455615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97194318A Expired - Fee Related CN1103512C (zh) | 1996-03-08 | 1997-03-04 | 用于产生变换的方法和设备 |
Country Status (10)
Country | Link |
---|---|
US (1) | US5942002A (zh) |
EP (1) | EP0885488A4 (zh) |
JP (1) | JP3394781B2 (zh) |
KR (1) | KR19990087608A (zh) |
CN (1) | CN1103512C (zh) |
AU (1) | AU713403B2 (zh) |
BR (1) | BR9708157A (zh) |
CA (1) | CA2248339A1 (zh) |
NZ (1) | NZ331723A (zh) |
WO (1) | WO1997033376A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6167400A (en) * | 1998-07-31 | 2000-12-26 | Neo-Core | Method of performing a sliding window search |
US6862588B2 (en) | 2001-07-25 | 2005-03-01 | Hewlett-Packard Development Company, L.P. | Hybrid parsing system and method |
CA2488228A1 (en) * | 2002-06-03 | 2003-12-11 | Myrio Corporation | Method and system for storing mpeg-2 programs to media and playback |
US7129958B2 (en) * | 2003-08-28 | 2006-10-31 | Canon Kabushiki Kaisha | Color management with tiered caching scheme |
GB2442783A (en) * | 2006-10-13 | 2008-04-16 | Fujitsu Ltd | Wireless communication systems |
US20120127003A1 (en) * | 2009-08-06 | 2012-05-24 | Youji Shibahara | Coding method, decoding method, coding apparatus, and decoding apparatus |
JP5353655B2 (ja) * | 2009-11-18 | 2013-11-27 | 富士通株式会社 | エラー検出・訂正符号生成回路及びその制御方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4527239A (en) * | 1983-11-28 | 1985-07-02 | Brandin Christopher L | Digital data storage methods and apparatus |
US4723243A (en) * | 1985-12-02 | 1988-02-02 | Advanced Micro Devices, Inc. | CRC calculation machine with variable bit boundary |
US4945475A (en) * | 1986-10-30 | 1990-07-31 | Apple Computer, Inc. | Hierarchical file system to provide cataloging and retrieval of data |
US5237678A (en) * | 1987-05-08 | 1993-08-17 | Kuechler William L | System for storing and manipulating information in an information base |
US5341483A (en) * | 1987-12-22 | 1994-08-23 | Kendall Square Research Corporation | Dynamic hierarchial associative memory |
US4937828A (en) * | 1988-11-04 | 1990-06-26 | Westinghouse Electric Corp. | High speed parallel CRC device for concatenated data frames |
JPH03505035A (ja) * | 1989-02-16 | 1991-10-31 | グラマン エアロスペース コーポレーション | 超高速エラー検出ネットワーク |
CA2067633C (en) * | 1991-07-24 | 1996-10-01 | Eric Jonathan Bauer | Method and apparatus for accessing a computer-based file system |
EP0582748B1 (en) * | 1992-07-14 | 1997-03-05 | ALCATEL BELL Naamloze Vennootschap | Divider device to divide a first polynomial by a second one |
JP2821324B2 (ja) * | 1992-11-04 | 1998-11-05 | 三菱電機株式会社 | 誤り訂正回路 |
US5390196A (en) * | 1992-11-12 | 1995-02-14 | Bull Hn Information Systems Inc. | Byte-wise determination of a checksum from a CRC-32 polynomial |
US5418947A (en) * | 1992-12-23 | 1995-05-23 | At&T Corp. | Locating information in an unsorted database utilizing a B-tree |
AU659971B2 (en) * | 1992-12-29 | 1995-06-01 | Motorola, Inc. | Efficient CRC remainder coefficient generation and checking device and method |
JP3000811B2 (ja) * | 1993-01-25 | 2000-01-17 | 日本電気株式会社 | 巡回符号化およびcrc装置とその処理方法 |
-
1996
- 1996-03-08 US US08/613,037 patent/US5942002A/en not_active Expired - Fee Related
-
1997
- 1997-03-04 BR BR9708157-4A patent/BR9708157A/pt not_active IP Right Cessation
- 1997-03-04 KR KR1019980707054A patent/KR19990087608A/ko active IP Right Grant
- 1997-03-04 CN CN97194318A patent/CN1103512C/zh not_active Expired - Fee Related
- 1997-03-04 JP JP53188797A patent/JP3394781B2/ja not_active Expired - Fee Related
- 1997-03-04 EP EP97908002A patent/EP0885488A4/en not_active Withdrawn
- 1997-03-04 NZ NZ331723A patent/NZ331723A/xx unknown
- 1997-03-04 CA CA002248339A patent/CA2248339A1/en not_active Abandoned
- 1997-03-04 WO PCT/US1997/003355 patent/WO1997033376A1/en not_active Application Discontinuation
- 1997-03-04 AU AU19858/97A patent/AU713403B2/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
EP0885488A1 (en) | 1998-12-23 |
CA2248339A1 (en) | 1997-09-12 |
KR19990087608A (ko) | 1999-12-27 |
WO1997033376A1 (en) | 1997-09-12 |
AU713403B2 (en) | 1999-12-02 |
JP2000516776A (ja) | 2000-12-12 |
US5942002A (en) | 1999-08-24 |
CN1219305A (zh) | 1999-06-09 |
EP0885488A4 (en) | 2000-11-15 |
JP3394781B2 (ja) | 2003-04-07 |
AU1985897A (en) | 1997-09-22 |
NZ331723A (en) | 2000-01-28 |
BR9708157A (pt) | 2000-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0951753B1 (en) | Computer sorting system for data compression | |
US7403136B2 (en) | Block data compression system, comprising a compression device and a decompression device and method for rapid block data compression with multi-byte search | |
US4782325A (en) | Arrangement for data compression | |
CN1535505A (zh) | 编码和解码数据的方法和装置 | |
CN1103512C (zh) | 用于产生变换的方法和设备 | |
WO1993017503A1 (en) | Data compression using hashing | |
CN87100829A (zh) | 用于检索的方法和装置 | |
CN1552127A (zh) | 基于lz77算法的数据压缩的方法和装置 | |
CN1138382A (zh) | 进行快速阿达玛变换的方法和装置 | |
CN1136662C (zh) | 寻找卷积反馈编码器起始状态的技术 | |
CN1110903C (zh) | 编码装置和译码装置 | |
Parberry | A computer-assisted optimal depth lower bound for nine-input sorting networks | |
CN1113474C (zh) | Crc/edc校验器系统和方法 | |
CN110245248B (zh) | 一种遥感影像关键字查询方法 | |
US7071855B1 (en) | Gray code conversion method and apparatus embodying the same | |
CN116204461A (zh) | 数据位宽变换方法及系统 | |
EP1131713A2 (en) | Method of performing a sliding window search | |
CN1591658A (zh) | 纠错码产生电路及其方法 | |
CN1190738C (zh) | 数据处理装置及其数据读取方法 | |
CN113676189B (zh) | 一种ldpc译码器的最小值计算装置及方法 | |
CN111835359B (zh) | 压缩装置、存储介质及重复信息查询、更新的方法和装置 | |
CN1302124A (zh) | 正交变长扩频码产生方法及其装置 | |
CN102790655B (zh) | 一种实现Turbo编码的装置和方法 | |
CN1274498A (zh) | 移动通信系统中的准正交码掩码生成设备 | |
US5173902A (en) | Method of establishing an inverse pilot-sequence for deinterleaving as used in digital transmission |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1019524 Country of ref document: HK |