JP2000516776A

JP2000516776A - トランスフォームを生成する方法および装置

Info

Publication number: JP2000516776A
Application number: JP09531887A
Authority: JP
Inventors: ブランディン，クリストファー
Original assignee: ネオ・コア・エルエルシー
Priority date: 1996-03-08
Filing date: 1997-03-04
Publication date: 2000-12-12
Anticipated expiration: 2017-03-04
Also published as: EP0885488A1; CA2248339A1; KR19990087608A; WO1997033376A1; AU713403B2; CN1103512C; US5942002A; CN1219305A; EP0885488A4; JP3394781B2; AU1985897A; NZ331723A; BR9708157A

Abstract

(57)【要約】トランスフォーム発生器（２０）が入出力ポート（２２）を有する。入出力ポート（２２）には、コントローラ（２４）が結合されている。入出力ポート（２２）は、入力トランスフォームとデータ・ストリングとを受取り、新たなトランスフォームを出力する。索引メモリ（２６）がコントローラ（２４）に結合され、新たなトランスフォームを決定するために用いられる。シフト・モジュール（２８）と結合器（３０）もまたコントローラ（２４）に結合され、メモリ（２６）と共に用いられて新たなトランスフォームを決定する。

Description

【発明の詳細な説明】トランスフォームを生成する方法および装置発明の分野本発明は、巡回冗長コード、多項式コードおよびハッシュ・コード（ｈａｓｈｉｎｇｃｏｄｅ）のようなトランスフォーム（ｔｒａｎｓｆｏｒｍ）の生成分野に関し、特にトランスフォームを生成する方法および装置に関する。発明の背景図１に、従来技術の例示的トランスフォーム発生器１０が示されている。従来技術のトランスフォーム発生器１０は、データ・レジスタ（シフト・レジスタ）１２と中間剰余レジスタ（ｉｎｔｅｒｍｅｄｉａｔｅｒｅｍａｉｎｄｅｒｒｅｇｉｓｔｅｒ）１４とを有する。図１の特定の発生器は、巡回冗長コード（ＣＲＣ−１６）を計算するように設計される。中間剰余レジスタ１４における複数のレジスタ１6は、戦略的に複数の排他的ＯＲ１８により結合される。データ・ビットが、データ・レジスタ１２から中間レジスタ１４へシフトされる。データ・ビットが中間レジスタ１４へ完全にシフトされた時、中間レジスタはデータ・ビットと関連するＣＲＣを含んでいる。トランスフォーム発生器はまた、ソフトウェアにおいてコード化されてきた。ハードウェアをエミュレートすることは、ソフトウェアでトランスフォームを生じる不充分な方法であることが判っており、従ってソフトウェア方式は一般にトランスフォームを一時に１バイトまたはニブル（４ビット）計算するため索引テーブルを使用する。索引テーブルは、任意の大きさのデータ量（例えば、１ビット、１０ビット、など）に対して設定することができる。パケッタイザ（ｐａｃｋｅｔｉｚｅｒ）はトランスフォーム発生器を用いて、新たに形成されたデータ・パケットについてＣＲＣを計算する。パケッタイザは、色々なソースからパケット（データ）を受取る。受取ったかかるパケットは、次に、その最終宛て先に従って分類される。２つの小さなパケットが同じ宛て先を持つならば、これらは１つのパケットに組合わされ、次にその宛て先へ送られる。従来技術の用途においては、パケッタイザはＣＲＣを両方のパケットから取去った後、両方のパケットの組合わされたデータに基いてＣＲＣを再計算する。他の状況においては、パケッタイザは、２つのより小さなパケットへ分けられる必要のある１つの大きなパケットを受取る。従来技術の用途では、大きなパケットのＣＲＣが排除され、両方のより小さなパケットに対するスクラッチ（ｓｃｒａｔｃｈ）から新たなＣＲＣが計算される。このプロセスは、受取られたパケットからのＣＲＣが出てゆくパケットに対するＣＲＣの計算時に有用な情報を含むので、不充分である。トランスフォーム発生器はまた、連想メモリにおいても用いられる。トランスフォーム発生器は、データ・パケットのアドレスを決定するため、ハッシュ・コードまたは多項式コードを計算する（Ｂｒａｎｄｉｎの米国特許第４，５２７，２３９号参照）。データ・パケットが２つの早期パケットの組合わせであるとき、従来技術の連想メモリがスクラッチからの新たなデータ・パケットに対する新たなトランスフォームを計算する。処理の利点は、古いトランスフォームを用いて新たなトランスフォームを計算することができるトランスフォーム発生器によって達成することができる。このように、基礎となるデータを用いることなくその時のトランスフォームから新たなトランスフォームを生成することができるトランスフォーム発生器に対する必要が存続する。発明の概要かかる問題を克服する方法は、第１のデータ・ストリングと関連する第１のトランスフォームを受取ることによってトランスフォームを生成する。第２のデータ・ストリングと関連する第２のトランスフォームもまた受取られる。この第２のトランスフォームは第１のトランスフォームに付属して、第１−第２のデータ・ストリングに対する第１−第２の組合わせトランスフォームを形成する。当該方法を実施する装置は、コントローラに結合された入出力ポートを含んでいる。このコントローラはまた、索引メモリ、シフト・モジュールおよび結合器（ｃｏｍｂｉｎｅｒ）にも結合される。図面の簡単な説明図１は、従来技術のトランスフォーム発生器の概略図、図２は、本発明によるトランスフォーム発生器のブロック図、図３は、図２のトランスフォーム発生器において用いられるシフト・モジュールの概略図、図４は、図２のトランスフォーム発生器において用いられる結合器の概略図、図５は、本発明によるトランスフォーム発生器の代替的な実施の形態のブロック図、図６は、シフト・モジュールのフローチャート、図７は、アンシフト・モジュール（ｕｎｓｈｉｆｔｍｏｄｕｌｅ）のフローチャート、図８は、トランスフォーム・モジュールのフローチャート、図９は、アントランスフォーム（ｕｎｔｒａｎｓｆｏｒｍ）・モジュールのフローチャート、図１０は、連想メモリのブロック図、図１１は、パケッタイザのブロック図、図１２は、汎用コンピュータと、コンピュータが読出し可能な命令（ｃｏｍｐｕｔｅｒ−ｒｅａｄａｂｌｅｉｎｓｔｒｕｃｔｉｏｎ）を含むコンピュータ読出し可能記憶媒体（ｃｏｍｐｕｔｅｒ−ｒｅａｄａｂｌｅｓｔｏｒａｇｅｍｅｄｉｕｍ）の概略図、図１３は、ＣＲＣ−３２多項式コードに対する索引テーブル、および図１４は、ＣＲＣ−３２多項式コードに対する逆索引テーブルである。図面の詳細な説明図２は、本発明によるトランスフォーム発生器２０のブロック図を示す。従来技術のトランスフォーム発生器とは異なり、トランスフォーム発生器２０は、基礎となるデータを照合することなく、２つの前のトランスフォームに基いて新たなトランスフォームを計算することができる。トランスフォーム発生器２０がどのように働くかについて理解するには、基礎となる数学の一部を理解することが役立つ。基礎となる数学は、巡回冗長コードに限定されないがこれを含む多項式コードに基くものである。これらコードは、下式により表わすことができる。Ｘ^n-kＭ（Ｘ）＝Ｑ（Ｘ）Ｇ（Ｘ）＋Ｒ（Ｘ）但し、Ｘ^n-kは、桁送り項（ｓｈｉｆｔｉｎｇｔｅｒｍ）、Ｍ（Ｘ）は、メッセージ多項式Ｇ（Ｘ）は、発生器多項式Ｑ（Ｘ）は、メッセージが発生器多項式により除される時に結果として得る商、およびＲ（Ｘ）は、除算プロセスの剰余である。剰余は、メッセージのＣＲＣ即ちトランスフォームである。上式から、排他的ＯＲ（組合わせ）であった２つのメッセージのトランスフォームがこの２つのメッセージと関連する排他的ＯＲされたトランスフォームに等しいことが示される。第１のメッセージが“Ａ”であり第２のメッセージが“Ｂ”であるならば、組合わせメッセージは“ＡＢ”である。このメッセージの多項式は、ＡＢ（Ｘ）＝Ｘ^ZＡ（Ｘ）＋Ｂ（Ｘ）但し、Ｚは、メッセージＢにおけるビット数に等しい。かつ、Ｒ_AB（Ｘ）＝Ｒ（Ｘ^ZＡ（Ｘ））＋Ｒ_B（Ｘ）このように、メッセージ“ＡＢ”に対するトランスフォームを生成するには、 “Ｂ”のトランスフォームを“Ａ０”に対するトランスフォームと組合わせるだけでよく、ここで、０はＺナル（Ｚｎｕｌｌｓ）を表わす。“Ａ”および“Ｂ ”に対するトランスフォームが既知であると、“Ａ”に対するシフトされたトランスフォームの値を計算してこれを“Ｂ”のトランスフォームと組合わせるだけでよい。好都合にも、シフトされたトランスフォームを計算するための簡単なプロセスがある。トランスフォーム発生器２０は、上記の数学を用いて、現存するトランスフォームを用いて新たなトランスフォームを計算する。入出力ポート２２は、現存するトランスフォームを受取り新たなトランスフォームを出力するために用いられる。入出力ポート２２は、メモリ２６、シフト・モジュール２８および結合器３０の諸機能を統合するコントローラ２４に結合される。メモリは、トランスフォームのための索引テーブルを含んでいる。このような索引テーブルの一例が、図１３に示される。図１３の表は、バイト単位でトランスフォームを計算するＣＲＣ−３２トランスフォームに基くものである。他のテーブルは他の多項式に対して発生される。本発明はＣＲＣ多項式に限定されるものでなく、広範囲の他の多項式を許容し得る。特定の多項式は、トランスフォーム発生器の使用に依存する。シフト・モジュール２８は、シフトされたトランスフォームを決定する機能を実施する。結合器は、例えば、シフトされた第１のトランスフォームと第２のトランスフォームとを組合わせ（ＸＯＲ）て、第１−第２のトランスフォームを形成する。この第１−第２のトランスフォームは、第１−第２のデータ・ストリングと関連するトランスフォームとして定義される（例えば、通信事例においては、第１のデータ・ストリング；第１−第２のデータ・ストリングの直後に第２のデータ・ストリングが送られる）．第１のトランスフォームをシフトしてこれを第２のトランスフォームと組合わせプロセスは、付加（ａｐｐｅｎｄｉｎｇ）と呼ばれる。トランスフォーム発生器は、ソフトウェアにおいて、あるいは、メモリ、マイクロプロセッサ、および少数のシフト・レジスタおよび排他的ＯＲゲートからなるハードウェアにおいて実現することができる。図３は、トランスフォーム発生器２０により使用されるシフト・モジュール２８の概略図を示している。シフトされたトランスフォームは、入力４２とシフト制御部４４と出力４６とを持つトランスフォーム・レジスタ４０に記憶される。出力４６は、排他的ＯＲゲート４８に接続される。索引レジスタ５０は、シフトされるトランスフォームから得たポインタを用いて選択された部材を含む。索引レジスタ５０は、入力５２とシフト制御部５４と出力５６とを有する。出力５６は、排他的ＯＲゲート４８の第２の入力に結合されている。排他的ＯＲゲートの出力58は、出力レジスタ６０に記憶される。適切な処理後に、出力レジスタ６０は、出力６２を介してコントローラ２４へ送られるシフトされたトランスフォームを含む。図４は、トランスフォーム発生器２０により使用される結合器３０の概略図を示す。第１のレジスタ７０と第２のレジスタ７２とは、排他的ＯＲゲート７４に結合された３つの出力を有する。実施の一形態において、第１のレジスタ７０はシフトされた第１のトランスフォームを含み、第２のレジスタ７２は第２のトランスフォームを含む。排他的ＯＲゲート７４の出力は、出力レジスタ７６に接続される。シフトされた第１のトランスフォームがいったん第２のトランスフォームと組合わされると、出力レジスタ７６は第１−第２のトランスフォームを含む。図５は、本発明によるトランスフォーム発生器１００の代替的な実施の形態のブロック図である。トランスフォーム発生器１００は、コントローラ２４に結合された入出力ポート２２を有する。コントローラ２４は、メモリ２６、シフト・モジュール２８、アンシフト・モジュール１０４、トランスフォーム・モジュール１０６、非トランスフォーム・モジュール１０８および結合器３０に対するバス１０２上で通信する。メモリ２６は、索引テーブル（例えば、図１３における表）と、一例が図１４に示される逆索引テーブルとの両者を含む。図１４における逆索引テーブルは、バイト単位で同じＣＲＣ−３２に基くものである。図５のトランスフォーム発生器１００は、図２のトランスフォーム発生器２０のように、トランスフォームを組合わせることができる。更に、トランスフォーム発生器１００は、第１のトランスフォームと第２のデータ・ストリングが与えられると、あるいは第１のデータ・ストリングと第２のトランスフォームが与えられると、第１−第２のトランスフォームを決定することができる。トランスフォーム発生器１００は、第１のトランスフォームを決定するため、第１−第２の組合わせトランスフォームから第２のトランスフォームを除去することができる。トランスフォーム発生器１００は、実質的に、トランスフォームあるいはデータとして充分な入力が与えられると、トランスフォームの完全な操作を可能にする。これが行われる方法については、各モジュールを図６ないし図９に関して更に詳細に説明した後に、更に詳細に説明する。図６は、シフト・モジュールのフロー図である。当該シフト・モジュールは、シフトされたモジュールに対するトランスフォームを決定する（即ち、“Ａ０” −Ｘ^ZＡ（Ｘ））。当該プロセスは、ステップ１２４においてシフトされたトランスフォーム１２２を受取ることによって始動する、即ちステップ１２０。次に、ポインタ１２６がステップ１２８において取出される。次に、トランスフォーム１２２は、ステップ１３０において、ポインタ１２６におけるビット数だけ右方へ移動される。これは、移動されたポインタ１３２を形成する。右および左なる用語は便宜上用いられ、最上位ビットが左方に置かれるという約束に基いていることに注意されたい。異なる約束が用いられる時は、右および左なる用語をその約束に適するように変更することが必要である。次に、移動されたトランスフォーム１３２が、ステップ１３６において、ポインタ１２６と関連する構成要素１３４と組合わされる（即ち、ＸＯＲされる）。これはステップ１４０においてシフトされたトランスフォーム１３８を形成し、これがステップ１４２においてプロセスを終了する。第１のトランスフォームをシフトする理由が第１−第２のトランスフォームを生成することであるならば、第１のトランスフォームが第２のデータ・ストリングにおけるビット数だけシフトされねばならないことに注目されたい。これは、シフト・モジュールをＸ回実行することにより行われ、ここで、Ｘは、ポインタにおけるビット数で除される第２のデータ・ストリングにおけるデータ・ビット数に等しい。シフト・モジュールを実現する別の方法が図１におけるものと類似する多項式発生器（ｐｏｌｙｎｏｍｉａｌｇｅｎｅｒａｔｏｒ）を用いることであることに注目されたい。第１のトランスフォーム１２２は、中間剰余レジスタ１４に置かれる。次に、第２のデータ・ストリングにおけるデータ・ビット数に等しい論理値ゼロ（ナル）の数が処理される。図７は、アンシフト・モジュールのフロー図である。このモジュールが用いられる時の一例は、データ・ストリング“ＡＢ”に対するトランスフォームがデータ・ストリング“Ｂ”に対するトランスフォームと組合わされる時である。これは、データ・ストリング“ＡＯ”に対するトランスフォーム、即ち、Ｘ^ZＡ（Ｘ）を残す。データ・ストリング“Ａ”に対するトランスフォームを見出すためには、トランスフォームを“アンシフト（ｕｎｓｈｉｆｔ）”することが必要である。プロセスは、ステップ１５４においてシフトされたトランスフォーム１５２を受取ることによって始動する、即ち、ステップ１５０。ステップ１５６において、逆ポインタ１５８が取出される。この逆ポインタ１５８は、シフトされたトランスフォーム１５２の最上位部分１６０に等しい。逆ポインタ１５８は、ステップ１６４において、逆索引テーブルにおけるポインタ１６２と関連している（例えば、図１４参照）。次に、ポインタ１６２と関連する構成要素１６６がステップ１６８においてシフトされたトランスフォームと組合わされる。これは、ステップ１７２において中間結果（ｉｎｔｅｒｍｅｄｉａｔｅｐｒｏｄｕｃｔ）１７０を生じる。ステップ１７４において、中間結果１７０は左へ移動されて移動された中間結果１７６を形成する。移動された中間結果１７６は、次に、ステップ１７８においてポインタ１６２と組合わされてトランスフォーム１８０を形成し、これがステップ１８２においてプロセスを終了する。“Ｂ”データ・ストリング（ｚ）におけるビット数がポインタにおけるビット数と等しくなければ、アンシフト・モジュールはＸ回だけ実行される、ここでＸ＝ｚ／（ポインタにおけるビット数）。図８は、トランスフォーム・モジュールのフローチャートである。トランスフォーム・モジュールは、第２のデータ・ストリングを第２のトランスフォームへ最初にトランスフォームすることなく、第１のトランスフォームと第２のデータ・ストリングが与えられると第１−第２のデータ・ストリングに対する第１−第２のトランスフォームを決定することができる。プロセスは、ステップ１９４において第１のトランスフォーム１９４の最下位部分１９２を取出すことによって、開始する、即ちステップ１９０。これは、ステップ２００において、第２のデータ・ストリング１９６と組合わされてポインタ１９８を形成する。次に、移動された第１のトランスフォーム２０２は、ステップ２０６において、索引テーブル（例えば、図１２）におけるポインタと関連する構成要素２０４と組合わされる。ステップ２１０において組合わされたトランスフォーム２０８を生成し、これがプロセスを終了する、即ちステップ２１２。ポインタが１バイトの長さであるならば、トランスフォームモジュールは一時に１バイトのデータを処理することができるにすぎない。第２のデータ・ストリングが１バイトより長い時、全ての第２のデータ・ストリングが実行されるまで、トランスフォーム・モジュールが一時に１データ・バイト実行される。別の事例では、第１のトランスフォームが全てゼロ（ナル）に等しいと仮定すると、組合わされたトランスフォームは第２のデータ・ストリングに対するトランスフォームである。別の実施の形態では、第１のトランスフォームはプレコンディションであり得、結果として生じるトランスフォームはプレコンディションの第２のトランスフォームとなる。別の事例では、第４のデータ・ストリングに対する第４のトランスフォームが望ましいと仮定しよう。この第４のデータ・ストリングの第１のデータ部分（例えば、バイト）が実行される。これは、索引テーブルにおける１つの構成要素を指示する。第４のデータ・ストリングが第１のデータ部分以上を含む時、次のデータ部分が取出される。次のデータ部分が前記構成要素の最下位部分と組合わされて、ポインタを形成する。この構成要素は、次のデータ部分におけるビット数により右へ移動され、移動された構成要素を形成する。この移動された構成要素は、ポインタと関連する第２の構成要素と組合わされる。このプロセスは、第４のデータ・ストリング全てが処理されるまで反復される。図９は、非トランスフォーム・モジュールのフローチャートである。この非トランスフォーム・モジュールは、第１−第２のトランスフォームと第２のデータ・ストリングとが与えられると、第１のデータ・ストリングに対する第１のトランスフォームを決定することができる。プロセスは、ステップ２２６において第１−第２のトランスフォーム２２４の最上位部分２２２を取出すことによって、始動する、即ちステップ２２０。最上位部分２２２は、逆索引テーブルにおけるポインタ２２８と関連する逆ポインタである。このポインタは、ステップ２３０においてアクセスされる。次に、第１−第２のトランスフォーム２２４は、ステップ２３６において、ポインタと関連する構成要素２３２と組合わされて、中間結果２３４を形成する。この中間結果は、ステップ２３８において、ポインタ２２８におけるビット数だけ左へ移動される。これは、移動された中間結果２４０を形成する。次に、ポインタ２２８は、ステップ２４６において、第２のデータ・ストリング２４２と組合わされて結果２４４を形成する。この結果２４４は、ステップ２５０において移動された中間結果２４０と組合わされて第１のトランスフォーム２４８を形成し、これがステップ２５２においてプロセスを終了する。このモジュールは、第２のデータ・ストリングがポインタより長ければ、再び複数回反復される。トランスフォーム・モジュール１００が実施可能なことの幾つかの事例は、第１−第２−第３のトランスフォームと第１のトランスフォームとから第２−第３のトランスフォームを決定することを含む。第１のトランスフォームは、第２− 第３のデータ・ストリングにおけるデータ・ビット数だけシフトされる。シフトされた第１のトランスフォームは、第１−第２−第３のトランスフォームと組合わされて、第２−第３のトランスフォームを形成する。別の事例においては、トランスフォーム発生器１００は、第４のデータ・ストリングを受取った後に第１ −第２−第３−第４のトランスフォームを決定することができる。一例において、トランスフォーム・モジュールは、（トランスフォーム・モジュールを用いて）第４のトランスフォームを最初に計算する。シフト・モジュールを用いて、第１−第２のトランスフォームは、第４のデータ・ストリングにおけるデータ・ビット数だけシフトされる。次に、シフトされた第１−第２−第３のトランスフォームは、結合器を用いて第４のトランスフォームと組合わされる。図１０は、連想メモリ３００のブロック図である。連想メモリ３００は、トランスフォーム発生器３０２を用いてデータ・ストリングをアドレスとコンファーマ（ｃｏｎｆｉｒｍｅｒ）と関連付ける。一般に、このアドレスはトランスフォームの半分であり、コンファーマはかかるトランスフォームの他の半分である。カタログ（ｃａｔａｌｏｇ）３０４は、アドレスとその関連するコンファーマとのリストと、必要に応じてリンクされたリストとを記憶する。リンクされたリストは、何らかの矛盾を解明するために必要である。２つの異なるデータ・ストリングが同じアドレスへトランスフォームするならば、コンフリクト（ｃｏｎｆｌｉｃｔ）が生じる。リンクされたリストは、コンフリクトするデータ・ストリングが記憶される別のアドレスを指示する。このコンファーマは、データ・ストリングと関連する正しいアドレスがアクセスされたことを検証するために用いられる。前記カタログは、データ・ストリングがメモリ（ストア）３０６に記憶されるアドレスを示す。当該プロセスは、入出力ポート３１０を介して外部と通信するコントローラ３０８によって制御される。全てのデータ・ストリングが固定長であるならば、カタログ３０４の使用を排除することが可能である。トランスフォーム発生器３０２を用いることによって、第１のトランスフォームと第２のトランスフォームを知ることによって第１−第２のデータ・ストリングが記憶されるかどうかを索引することは容易である。逆の順序に（即ち、第２−第１のデータ・ストリング）迅速に探索することもまた可能である。当業者には、広範囲の他の高速探索ルーチンが明らかであろう。連想メモリに対する基礎となる多項式に対する要件は、ＣＲＣに対する要件と同じものではないことに注目されたい。結果として、かかる用例では、他の多くの多項式発生器を用いることができる。図１１は、パケタイザ（ｐａｃｋｅｔｉｚｅｒ）３２０のブロック図である。パケタイザ３２０は、本文に述べるように、トランスフォーム発生器３２２を用いる装置の別の事例である。一例では、パケタイザはルータの一部である。コントローラ３２６は、入来するパケット３２４を受取る。コントローラ３２６は、入来パケッタイザ３２４から出てゆくパケット３２８を形成する。一般に、出てゆくパケット３２８は固定長であり、入来するパケット３２４は不定長さあるいは異なる長さのいずれかである。以前には、入来データはしばしばパケットには形成されなかった。出てゆくパケット３３４は、同じ宛て先へゆく２つの小さなパケット３３０、３３２から形成することができる。データ・パケットは、データ部分（“Ａ”または“Ｂ”）と、ＣＲＣまたはトランスフォーム［Ｒ（Ａ）またはＲ（Ｂ）］とを含む。個々のパケット３３０、３３２のＣＲＣが与えられると、トランスフォーム発生器３２２を用いて、組合わされたパケットに対するＣＲＣ［Ｒ（ＡＢ）］を迅速に決定することができる。別の事例では、入来するパケット３３６は大きすぎ、２つのパケット３３８、３４０へ分けられねばならない。この２つの新たなＣＲＣは、２つのデータ・ストリングの短い方に対するトランスフォーム（例えば、［ｒ（Ｃ）］）を最初に計算し、このトランスフォームを他のＣＲＣ［Ｒ（Ｄ）］を形成するように組合わされたトランスフォームから取出すことによって容易に計算することができる。ＣＲＣの更に異なる操作が要求される他の事例を想像することができる。本文に述べる如きトランスフォーム発生器は、基礎となるデータを用いるスクラッチからＣＲＣを再計算することなく、全てのかかる計算を行うことができる。図１２は、汎用コンピュータ３５０と、コンピュータが読出し可能な命令を含むコンピュータ読出し可能記憶媒体３５２との概略図である。このコンピュータ読出し可能な記憶媒体３５２は、コンピュータ３５０により実行される時トランスフォーム発生器１００の機能を行う命令を含んでいる。これらの命令は、連想メモリ３００の機能を行うかあるいはパケタイザ３２０の機能を行う単独のものでよく、あるいは１組の命令の一部でもよい。このように、基礎となるデータをアクセスすることなく複数の個々のトランスフォームから組合わされたトランスフォームを決定することができるトランスフォーム発生器が記述された。更に、当該トランスフォーム発生器は、パケタイザおよび連想メモリに生じるトランスフォームの広範囲の他の操作を実施することができる。トランスフォーム発生器の利用は、本文述べた２つの事例（即ち、連想メモリとパケタイザ）に限定されるものではない。他の多くの用例は、当業者には明らかであろう。本発明についてはその特定の実施の形態に関して記載したが、本文の記述に照らせば多くの変更、修正およびバリエーションが当業者には明らかであることが明瞭である。従って、かかる全ての変更、修正およびバリエーションを請求の範囲に包含することが意図される。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．トランスフォームを生成する方法において、（ａ）第１のデータ・ストリングと関連する第１のトランスフォームを受取るステップと、（ｂ）第２のデータ・ストリングと関連する第２のトランスフォームを受取るステップと、（ｃ）第１−第２のデータ・ストリングに対して第１−第２の組合わされたトランスフォームを生成するため、第１のトランスフォームに第２のトランスフォームを帰属させるステップとを含む方法。２．（ｄ）シフトされた第１のトランスフォームを形成するため、第１−第２の組合わされたトランスフォームから第２のトランスフォームを除去するステップと、（ｅ）第１のトランスフォームを形成するため、シフトされた第１のトランスフォームをアンシフトするステップとを更に含む請求項１記載の方法。３．前記アンシフトステップが、（ｉ）シフトされた第１のトランスフォームから逆ポインタを取出すステップと、（ii）逆索引テーブルにおけるポインタを読出すステップと、（iii）中間結果を形成するため、ポインタと関連する索引テーブルの構成要素をシフトされた第１のトランスフォームと組合わせるステップと、（iv）移動された中間結果を形成するため、前記中間結果を前記ポインタにおけるビット数だけ左へ移動するステップと、（ｖ）前記移動された中間結果を前記ポインタと組合わせるステップとを含む請求項２記載の方法。４．前記ステップ（ｉ）ないし（ｖ）がＸ回だけ反復され、ここで、Ｘは前記ポインタにおけるビット数で除された第２のデータ・ストリングにおけるビット数に等しい請求項３記載の方法。５．前記帰属させるステップが、（ｉ）シフトされた第１のトランスフォームを形成するため、第１のトランスフォームを第２のデータ・ストリングにおけるビット数だけ右へシフトするステップと、（ii）シフトされた第１のトランスフォームを第２のトランスフォームと組合わせるステップとを含む請求項１記載の方法。６．前記トランスフォームが、データ・ストリングに適用された多項式コードの結果である請求項１記載の方法。７．前記多項式コードが巡回冗長コードである請求項６記載の方法。８．（ｄ）第１−第２−第３のデータ・ストリングと関連する第１−第２−第３のトランスフォームを受取るステップと、（ｅ）シフトされた第１のトランスフォームを形成するため、前記第１のトランスフォームを第２−第３のデータ・ストリングにおけるビット数だけシフトさせるステップと、（ｆ）第２−第３のトランスフォームを形成するため、第１−第２−第３のトランスフォームをシフトされた第１のトランスフォームと組合わせるステップとを更に含む請求項１記載の方法。９．（ｇ）第４のデータ・ストリングを受取るステップと、（ｈ）第４のトランスフォームを計算するステップと、（ｉ）シフトされた第１−第２−第３のトランスフォームを形成するため、第１−第２−第３のトランスフォームを第４のデータ・ストリングにおけるビット数だけシフトするステップと、（ｊ）第１−第２−第３−第４のトランスフォームを形成するため、前記シフトされた第１−第２−第３のトランスフォームを第４のトランスフォームと組合わせるステップとを更に含む請求項８記載の方法。１０．前記第４のトランスフォームを計算する前記ステップは、（ｉ）第４のデータ・ストリングの第１のデータ部分を取出すステップと、（ii）メモリ索引テーブルにおける第１のデータ部分と関連する構成要素をアクセスするステップと、（iii）第４のデータ・ストリングが前記第１のデータ部分より多くを含む時、次のデータ部分を取出すステップと、（iv）ポインタを形成するため、次のデータ部分を前記構成要素の最下位部分と組合わせるステップと、（ｖ）移動された構成要素を形成するため、前記構成要素を前記次のデータ部分におけるビット数だけ右へ移動するステップと、（vi）前記移動された構成要素を前記ポインタと関連する第２の構成要素と組合わせるステップと、（vii）前記第４のデータ・ストリングの全てが処理されるまで、前記ステップ（iv）ないし（vi）を反復するステップとを含む請求項９記載の方法。１１．前記シフトするステップが、（ｉ）前記第１のトランスフォームからポインタを取出すステップと、（ii）移動された第１のトランスフォームを形成するため、前記第１のトランスフォームを前記ポインタにおけるビット数だけ右へ移動するステップと、（iii）前記移動された第１のトランスフォームを前記ポインタと関連する索引テーブルの構成要素と組合わせるステップとを含む請求項８記載の方法。１２．前記ステップ（ｉ）ないし（iii）がＸ回反復され、ここで、Ｘは、前記第２−第３のデータ・ストリングにおけるビット数で除されたポインタにおけるビット数に等しい請求項１１記載の方法。１３．前記シフトするステップが、（ｉ）前記第１のトランスフォームを多項式発生器の中間レジスタに置くステップと、（ii）前記第２−第３のデータ・ストリングにおけるビット数に等しい数の論理値ゼロを処理するステップとを含む請求項８記載の方法。１４．（ａ）第１のデータ・ストリングと関連する第１のトランスフォームを受取るステップと、（ｂ）第２のデータ・ストリングと関連する第２のトランスフォームを受取るステップと、（ｃ）第１−第２のデータ・ストリングに対する第１−第２の組合わされたトランスフォームを生成するため、前記第２のトランスフォームを前記第１のトランスフォームに帰属させるステップとをコンピュータに挿入された時に、実施するコンピュータ読取り可能な命令を含むコンピュータ読取り可能な記憶媒体。１５．（ｄ）シフトされた第１のトランスフォームを形成するため、前記第２のトランスフォームを第１−第２の組合わされたトランスフォームから除去するステップと、（ｅ）前記第１のトランスフォームを形成するため、シフトされた第１のトランスフォームをアンシフトするステップとを更に含む請求項１４記載のコンピュータ読取り可能な記憶媒体。１６．前記帰属させるステップが、（ｉ）シフトされた第１のトランスフォームを形成するため、前記第１のトランスフォームを前記第２のデータ・ストリングにおけるビット数だけ右へシフトさせるステップと、（ii）前記シフトされた第１のトランスフォームを前記第２のトランスフォームと組合わせるステップとを含む請求項１４記載のコンピュータ読取り可能な記憶媒体。１７．入出力ポートと、前記入出力ポートに結合されたコントローラと、前記コントローラに結合された索引メモリと、前記コントローラに結合されたシフト・モジュールと、前記コントローラに結合された結合器とを備えるトランスフォーム発生器。１８．前記コントローラに結合されたアンシフト・モジュールを更に備える請求項１７記載の変換発生器。１９．前記コントローラに結合されたトランスフォーム・モジュールを更に備える請求項１７記載の変換発生器。２０．前記コントローラに結合された非トランスフォーム・モジュールを更に含む請求項１７記載の変換発生器。