CN110335869A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN110335869A
CN110335869A CN201910384534.1A CN201910384534A CN110335869A CN 110335869 A CN110335869 A CN 110335869A CN 201910384534 A CN201910384534 A CN 201910384534A CN 110335869 A CN110335869 A CN 110335869A
Authority
CN
China
Prior art keywords
layer
electrode
conductive pattern
semiconductor
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910384534.1A
Other languages
English (en)
Other versions
CN110335869B (zh
Inventor
金度贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910384534.1A priority Critical patent/CN110335869B/zh
Publication of CN110335869A publication Critical patent/CN110335869A/zh
Application granted granted Critical
Publication of CN110335869B publication Critical patent/CN110335869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明提供一种阵列基板及其制备方法、显示装置，制备方法包括：在衬底基板上形成有源层的图形和公共电极的图形，有源层的图形包括：叠加设置的透明导电图形和半导体图形，半导体图形位于透明导电图形远离衬底基板的一侧，且半导体图形完全覆盖透明导电图形。本发明实施例中的阵列基板的有源层的图形包括叠加设置的透明导电图形和半导体图形，能够提高有源层的迁移率，从而使得具有该有源层的阵列基板能够用于实现高性能的显示产品。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示领域，特别涉及阵列基板及其制备方法、显示装置。
背景技术
在现有技术中，阵列基板中的有源层可以采用IGZO(铟镓锌氧化物)制成，但是IGZO的迁移率偏低，使得现有的阵列基板具有一定的局限性，不利于实现高性能的显示产品。
发明内容
有鉴于此，本发明提供一种阵列基板及其制备方法、显示装置，用于解决现有的阵列基板中的有源层迁移率偏低的问题。
为解决上述技术问题，本发明采用以下技术方案：
第一方面，根据本发明实施例的阵列基板的制备方法，包括：
在衬底基板上形成有源层的图形和公共电极的图形，所述有源层的图形包括：叠加设置的透明导电图形和半导体图形，所述半导体图形位于所述透明导电图形远离所述衬底基板的一侧，且所述半导体图形完全覆盖所述透明导电图形。
进一步地，所述公共电极的图形和所述透明导电图形通过一次构图工艺形成。
进一步地，所述公共电极的图形和所述透明导电图形采用透明导电氧化物材料形成。
进一步地，所述透明导电氧化物材料包括以下任意两种或两种以上的氧化物的混合物：In的氧化物、Sn的氧化物、Zn的氧化物、Ga的氧化物；
或者，所述透明导电氧化物材料为poly-ITO或IZO。
进一步地，所述透明导电氧化物掺杂有以下任意一种或两种金属：Ca、Ba、Mg。
进一步地，所述半导体图形采用氧化物半导体材料形成。
进一步地，所述在衬底基板上形成有源层的图形和公共电极的图形之前还包括：
在所述衬底基板上依次形成栅金属层图形和覆盖所述栅金属层图形的栅极绝缘层，所述栅金属层图形包括栅电极和第一导电图形；
其中，形成所述栅极绝缘层之后，在所述栅极绝缘层上形成所述有源层的图形和所述公共电极的图形；
形成源漏金属层，所述源漏金属层包括第一电极、第二电极和第二导电图形，所述第一电极和第二电极均与所述半导体图形接触；
形成第一钝化层；
形成树脂层；
形成第二钝化层；
形成像素电极，所述像素电极通过贯穿所述第二钝化层、所述树脂层、所述第一钝化层的过孔，与所述源漏金属层的第二电极和所述第二导电图形连接，通过贯穿所述第二钝化层、所述树脂层、所述第一钝化层和所述栅极绝缘层的过孔与所述第一导电图形连接。
第二方面，根据本发明实施例的阵列基板，包括：衬底基板；
设置在所述衬底基板上的有源层的图形和公共电极的图形，所述有源层的图形包括：叠加设置的透明导电图形和半导体图形，所述半导体图形位于所述透明导电图形远离所述衬底基板的一侧，且所述半导体图形完全覆盖所述透明导电图形，所述公共电极的图形和所述透明导电图形同层同材料。
进一步地，所述阵列基板还包括：
栅金属层图形和栅极绝缘层，所述栅金属层图形设在所述衬底基板上，所述栅金属层图形包括栅电极和第一导电图形，所述栅极绝缘层设在所述衬底基板上且覆盖所述栅金属层图形，所述有源层的图形和所述公共电极的图形分别设在所述栅极绝缘层上；
源漏金属层，所述源漏金属层包括第一电极、第二电极和第二导电图形，所述第一电极和第二电极均与所述半导体图形接触；
第一钝化层，设在所述栅极绝缘层上且覆盖所述源漏金属层、所述公共电极的图形与所述半导体图形；
设置于所述第一钝化层上的树脂层；
设置于所述树脂层上的第二钝化层，所述树脂层位于所述第一钝化层与所述第二钝化层之间；
像素电极，所述像素电极通过贯穿所述第二钝化层、所述树脂层、所述第一钝化层的过孔，与所述源漏金属层的第二电极和第二导电图形连接，通过贯穿所述第二钝化层、所述树脂层、所述第一钝化层和所述栅极绝缘层的过孔与所述第一导电图形连接。
第三方面，根据本发明实施例的显示装置，包括上述实施例所述的阵列基板。
本发明的上述技术方案的有益效果如下：
本发明实施例中的阵列基板的有源层的图形包括叠加设置的透明导电图形和半导体图形，能够提高有源层的迁移率，从而使得具有该有源层的阵列基板能够用于实现高性能的显示产品。
附图说明
图1为本发明实施例的制备方法中形成栅金属层图形后的示意图；
图2为本发明实施例的制备方法中形成栅极绝缘层后的示意图；
图3为本发明实施例的制备方法中形成透明导电图形后的示意图；
图4为本发明实施例的制备方法中形成半导体图形后的示意图；
图5为本发明实施例的制备方法中形成源漏金属层后的示意图；
图6为本发明实施例的制备方法中形成第一钝化层后的示意图；
图7为本发明实施例的制备方法中形成树脂层后的示意图；
图8为本发明实施例的制备方法中形成第二钝化层后的示意图；
图9为本发明实施例的制备方法中形成像素电极后的示意图；
图10为本发明实施例的有源层与现有IGZO的栅极电压和漏电流的曲线示意图。
附图标记
衬底基板10；栅极绝缘层12；
透明导电图形13；半导体图形14；公共电极的图形15；
第一钝化层17；树脂层18；
第二钝化层19；像素电极20。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
下面首先结合附图具体描述根据本发明实施例的阵列基板的制备方法。
如图1至图9所示，根据本发明实施例的阵列基板的制备方法，包括：
在衬底基板10上形成有源层的图形和公共电极的图形15，有源层的图形包括：叠加设置的透明导电图形13和半导体图形14，半导体图形14位于透明导电图形13远离衬底基板10的一侧，且半导体图形14完全覆盖透明导电图形13。
也就是说，如图3和图4所示，在衬底基板10上可以形成有源层的图形和公共电极的图形15，有源层的图形可以由两层膜构成，有源层的图形可以包括叠加设置的透明导电图形13和半导体图形14，半导体图形14可以采用氧化物半导体材料形成，不具有导电性，半导体图形14位于透明导电图形13远离衬底基板10的一侧，且半导体图形14完全覆盖透明导电图形13，防止透明导电图形13与后续工艺中的源漏金属层接触，避免形成电连接，通过将有源层的图形构造成叠加设置的透明导电图形和半导体图形，解决了有源层的迁移率偏低的问题，能够提高有源层的迁移率，从而使得具有该有源层的阵列基板能够用于实现高性能的显示产品。
如图10所示，曲线a表示利用本发明实施例中的有源层时，薄膜晶体管的栅极电压和漏电流之间的关系，曲线b表示现有利用IGZO作为有源层时，薄膜晶体管的栅极电压和漏电流之间的关系，在相同的栅极电压下，利用本发明实施例中的有源层时，薄膜晶体管的漏电流大于现有利用IGZO作为有源层时的漏电流，本发明的有源层的迁移率大于现有利用IGZO作为有源层时的迁移率，从而使得具有该有源层的阵列基板能够用于实现高性能的显示产品。
本发明实施例中，透明导电图形13可以通过溅射工艺形成膜层，然后利用光刻工艺形成图形，同样的，半导体图形14也可以通过溅射工艺形成膜层，然后通过光刻工艺形成图形。
在本发明的一些实施例中，为了实现像素区域的透光，公共电极的图形15和透明导电图形13可以采用透明导电氧化物材料形成，其中，透明导电氧化物材料可以包括以下任意两种或两种以上的氧化物的混合物：In的氧化物(如氧化铟)、Sn的氧化物(如氧化锡)、Zn的氧化物(氧化锌)、Ga的氧化物(氧化镓)，比如，透明导电氧化物材料可以包括In的氧化物、Ga的氧化物和Zn的氧化物，有源层的图形通过叠加设置的透明导电图形13和半导体图形14构成，相比于有源层只包括单层的铟镓锌氧化物层，能够提高迁移率。另外，为了进一步提高导电性，可以在透明导电氧化物中掺杂有以下任意一种或两种金属：Ca、Ba、Mg，比如，可以只掺杂Ca，也可以掺杂Ba和Mg。
另外，在有些实施例中，透明导电氧化物材料也可以是poly-ITO(多晶ITO)或IZO等，简化了a-ITO(非晶ITO)到多晶ITO的热处理工艺过程。
现有技术中是在树脂层(即平坦层)形成后形成公共电极的图形，在形成树脂层工艺后，形成公共电极的图形的过程中在溅射腔室内易发生有机物污染公共电极的图形，树脂层与公共电极的图形之间直接接触时存在界面脆弱性问题，而在本发明的实施例中，将公共电极的图形15和透明导电图形13通过一次构图工艺形成，避免公共电极的图形形成过程中产生的有机物污染，避免树脂层与公共电极的图形之间直接接触时存在界面脆弱性问题，提高产品的良率。
在本发明的一些实施例中，如图1和图2所示，在衬底基板10上形成有源层的图形和公共电极的图形15之前还可以包括：在衬底基板10上依次形成栅金属层图形和覆盖栅金属层图形的栅极绝缘层12，栅金属层图形包括栅电极11A和第一导电图形11B。其中，形成栅极绝缘层12之后，在栅极绝缘层12上形成有源层的图形和公共电极的图形15；可以先在栅极绝缘层12上形成公共电极的图形15和透明导电图形13，简化工艺，避免公共电极的图形15形成过程中产生的有机物污染，可以避免后续工艺中形成的树脂层与公共电极的图形15之间直接接触时的界面脆弱性问题，另外，现有技术中在树脂层形成后形成公共电极的图形并在公共电极的图形上形成钝化层，在钝化层蒸镀过程中易引起公共电极的图形产生气泡或发生还原反应的问题，而通过形成栅极绝缘层12之后在栅极绝缘层12上同时形成有源层的图形和公共电极的图形15能够避免在钝化层蒸镀过程中公共电极的图形产生气泡或发生还原反应的问题。
在本发明实施例中，形成栅极绝缘层12之后，在栅极绝缘层12上形成有源层的图形和公共电极的图形15；形成源漏金属层，源漏金属层包括第一电极16A、第二电极16B和第二导电图形16C，第一电极16A和第二电极16B均与半导体图形14接触；也即是，可以先在栅极绝缘层12上形成公共电极的图形15和透明导电图形13，再在透明导电图形13上形成半导体图形14，半导体图形14完全覆盖透明导电图形13，防止透明导电图形13与后续工艺中的源漏金属层接触，避免形成电连接；然后，如图5所示，形成源漏金属层，源漏金属层可以包括：第一电极16A、第二电极16B和第二导电图形16C，且第一电极16A、第二电极16B与半导体图形14接触，由于半导体图形14完全覆盖透明导电图形13，避免透明导电图形13与源漏金属层接触，避免形成电连接。
在本发明的另一些实施例中，如图6、图7和图8所示，在形成源漏金属层之后，可以依次形成第一钝化层17、树脂层18和第二钝化层19，第一钝化层17可以覆盖源漏金属层和公共电极的图形15，通过第一钝化层17可以保护源漏金属层和公共电极的图形15，树脂层18位于第一钝化层17和第二钝化层19之间，树脂层18可以作为平坦层，便于后续工艺的进行，通过第二钝化层19可以改善像素电极与树脂层之间的界面接触问题，最后可以形成像素电极20，如图9所示，像素电极20可以通过贯穿第一钝化层17、树脂层18和第二钝化层19的过孔与源漏金属层的第二电极16B、第二导电图形16C连接，可以通过贯穿第一钝化层17、树脂层18、第二钝化层19和栅极绝缘层12的过孔与栅金属层图形的第一导电图形11B连接。
根据本发明的阵列基板的制备方法，在衬底基板上形成有源层的图形和公共电极的图形，通过将有源层的图形构造成叠加设置的透明导电图形和半导体图形，解决了现有技术中IGZO的迁移率偏低的问题，能够提高有源层的迁移率，从而使得具有该有源层的阵列基板能够用于实现高性能的显示产品；另外，通过本发明上述实施例的技术方案，能够避免公共电极的图形形成过程中产生的有机物污染，简化工艺，简化了非晶ITO到多晶ITO的热处理工艺过程，降低成本，可以避免后续工艺中形成的树脂层与公共电极的图形之间直接接触时的界面脆弱性问题，还可以避免在钝化层蒸镀过程中公共电极的图形产生气泡或发生还原反应的问题。
本发明实施例提供一种阵列基板，如图4所示，阵列基板包括：衬底基板10；设置在衬底基板10上的有源层的图形和公共电极的图形15，有源层的图形包括：叠加设置的透明导电图形13和半导体图形14，半导体图形14位于透明导电图形13远离衬底基板10的一侧，且半导体图形14完全覆盖透明导电图形13，公共电极的图形15和透明导电图形13同层同材料。
在本发明的实施例中，在衬底基板10上可以设置有源层的图形和公共电极的图形15，有源层的图形可以由两层膜构成，比如，有源层的图形可以包括叠加设置的透明导电图形13和半导体图形14，将有源层设置成两层膜能够有效提高迁移率，其中，半导体图形14可以采用氧化物半导体材料形成，半导体图形14不具有导电性，半导体图形14位于透明导电图形13远离衬底基板10的一侧，且半导体图形14完全覆盖透明导电图形13，防止透明导电图形13与后续工艺中的源漏金属层接触，避免形成电连接，通过将有源层的图形构造成叠加设置的透明导电图形13和半导体图形14，解决了IGZO的迁移率偏低的问题，能够提高有源层的迁移率，从而使得具有该有源层的阵列基板能够用于实现高性能的显示产品。
在本发明的一些实施例中，如图9所示，阵列基板还可以包括栅金属层图形、栅极绝缘层12、源漏金属层和像素电极20，其中，栅金属层图形可以设在衬底基板10上，栅金属层图形可以包括栅电极11A和第一导电图形11B，栅极绝缘层12可以设在衬底基板10上且覆盖栅金属层图形，有源层的图形和公共电极的图形15可以分别设在栅极绝缘层12上，有源层的图形可以包括叠加设置的透明导电图形13和半导体图形14，透明导电图形13和公共电极的图形15可以同层设置，可以将公共电极的图形15和透明导电图形13通过一次构图工艺形成，避免公共电极的图形形成过程中产生的有机物污染，避免树脂层与公共电极的图形之间直接接触时的界面脆弱性问题，简化工艺，降低成本；还包括源漏金属层，源漏金属层可以包括第一电极16A、第二电极16B和第二导电图形16C，第一电极16A和第二电极16B均与半导体图形14接触；由于半导体图形14完全覆盖透明导电图形13，半导体图形14不具有导电性，能够防止透明导电图形13与源漏金属层接触，避免形成电连接；像素电极20可以分别和源漏金属层与栅金属层图形连接，像素电极20可以通过贯穿栅极绝缘层12的过孔与栅金属层图形连接。
在本发明的实施例中，如图9所示，阵列基板还可以包括第一钝化层17、树脂层18和第二钝化层19，其中，第一钝化层17可以设在栅极绝缘层12上，第一钝化层17可以覆盖源漏金属层和公共电极的图形15，还可以覆盖半导体图形14，通过第一钝化层17可以保护源漏金属层和公共电极的图形15；树脂层18可以设置于第一钝化层17上，在树脂层18上可以设置第二钝化层19，树脂层18可以位于第一钝化层17和第二钝化层19之间，树脂层18可以作为平坦层，便于后续工艺的进行，可以将像素电极20设置于第二钝化层19上，通过第二钝化层19可以改善像素电极20与树脂层18之间的界面接触问题。进一步地，像素电极20可以通过贯穿第一钝化层17、树脂层18和第二钝化层19的过孔与源漏金属层的第二电极16B、第二导电图形16C连接，可以通过贯穿第一钝化层17、树脂层18、第二钝化层19和栅极绝缘层12的过孔与栅金属层图形的第一导电图形11B连接。
在本发明的实施例中，通过在衬底基板10上设置有源层的图形和公共电极的图形15，有源层的图形由叠加设置的透明导电图形13和半导体图形14构成，将有源层设置成两层膜能够有效提高迁移率，半导体图形14完全覆盖透明导电图形13，能够防止透明导电图形13与源漏金属层接触，避免形成电连接，通过将有源层的图形构造成叠加设置的透明导电图形13和半导体图形14，解决了IGZO的迁移率偏低的问题，能够提高有源层的迁移率，从而使得具有该有源层的阵列基板能够用于实现高性能的显示产品；另外，通过第一钝化层17可以保护源漏金属层和公共电极的图形15，通过第二钝化层19可以改善像素电极20与树脂层18之间的界面接触问题。
本发明还提供一种显示装置，包括上述实施例所述的阵列基板，能够提高有源层的迁移率，提高显示效果。
除非另作定义，本发明中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成有源层的图形和公共电极的图形，所述有源层的图形包括：叠加设置的透明导电图形和半导体图形，所述半导体图形位于所述透明导电图形远离所述衬底基板的一侧，且所述半导体图形完全覆盖所述透明导电图形。
2.根据权利要求1所述的制备方法，其特征在于，所述公共电极的图形和所述透明导电图形通过一次构图工艺形成。
3.根据权利要求1所述的制备方法，其特征在于，所述公共电极的图形和所述透明导电图形采用透明导电氧化物材料形成。
4.根据权利要求3所述的制备方法，其特征在于，所述透明导电氧化物材料包括以下任意两种或两种以上的氧化物的混合物：In的氧化物、Sn的氧化物、Zn的氧化物、Ga的氧化物；
或者，所述透明导电氧化物材料为poly-ITO或IZO。
5.根据权利要求4所述的制备方法，其特征在于，所述透明导电氧化物掺杂有以下任意一种或两种金属：Ca、Ba、Mg。
6.根据权利要求1所述的制备方法，其特征在于，所述半导体图形采用氧化物半导体材料形成。
7.根据权利要求1所述的制备方法，其特征在于，
所述在衬底基板上形成有源层的图形和公共电极的图形之前还包括：
在所述衬底基板上依次形成栅金属层图形和覆盖所述栅金属层图形的栅极绝缘层，所述栅金属层图形包括栅电极和第一导电图形；
其中，形成所述栅极绝缘层之后，在所述栅极绝缘层上形成所述有源层的图形和所述公共电极的图形；
形成源漏金属层，所述源漏金属层包括第一电极、第二电极和第二导电图形，所述第一电极和第二电极均与所述半导体图形接触；
形成第一钝化层；
形成树脂层；
形成第二钝化层；
形成像素电极，所述像素电极通过贯穿所述第二钝化层、所述树脂层、所述第一钝化层的过孔，与所述源漏金属层的第二电极和所述第二导电图形连接，通过贯穿所述第二钝化层、所述树脂层、所述第一钝化层和所述栅极绝缘层的过孔与所述第一导电图形连接。
8.一种阵列基板，其特征在于，包括：衬底基板；
设置在所述衬底基板上的有源层的图形和公共电极的图形，所述有源层的图形包括：叠加设置的透明导电图形和半导体图形，所述半导体图形位于所述透明导电图形远离所述衬底基板的一侧，且所述半导体图形完全覆盖所述透明导电图形，所述公共电极的图形和所述透明导电图形同层同材料。
9.根据权利要求8所述的阵列基板，其特征在于，还包括：
栅金属层图形和栅极绝缘层，所述栅金属层图形设在所述衬底基板上，所述栅金属层图形包括栅电极和第一导电图形，所述栅极绝缘层设在所述衬底基板上且覆盖所述栅金属层图形，所述有源层的图形和所述公共电极的图形分别设在所述栅极绝缘层上；
源漏金属层，所述源漏金属层包括第一电极、第二电极和第二导电图形，所述第一电极和第二电极均与所述半导体图形接触；
第一钝化层，设在所述栅极绝缘层上且覆盖所述源漏金属层、所述公共电极的图形与所述半导体图形；
设置于所述第一钝化层上的树脂层；
设置于所述树脂层上的第二钝化层，所述树脂层位于所述第一钝化层与所述第二钝化层之间；
像素电极，所述像素电极通过贯穿所述第二钝化层、所述树脂层、所述第一钝化层的过孔，与所述源漏金属层的第二电极和所述第二导电图形连接，通过贯穿所述第二钝化层、所述树脂层、所述第一钝化层和所述栅极绝缘层的过孔与所述第一导电图形连接。
10.一种显示装置，其特征在于，包括如权利要求8-9中任一项所述的阵列基板。
CN201910384534.1A 2019-05-09 2019-05-09 阵列基板及其制备方法、显示装置 Active CN110335869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910384534.1A CN110335869B (zh) 2019-05-09 2019-05-09 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910384534.1A CN110335869B (zh) 2019-05-09 2019-05-09 阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN110335869A true CN110335869A (zh) 2019-10-15
CN110335869B CN110335869B (zh) 2021-11-23

Family

ID=68139377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910384534.1A Active CN110335869B (zh) 2019-05-09 2019-05-09 阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN110335869B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881688A (zh) * 2012-09-19 2013-01-16 北京京东方光电科技有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN203134809U (zh) * 2012-11-06 2013-08-14 北京京东方光电科技有限公司 一种薄膜晶体管、阵列基板和显示装置
US20140001462A1 (en) * 2012-06-28 2014-01-02 Chan-Long Shieh High mobility stabile metal oxide tft
CN103646966A (zh) * 2013-12-02 2014-03-19 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN103715200A (zh) * 2013-12-19 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US20140252350A1 (en) * 2010-06-23 2014-09-11 Jusung Engineering Co., Ltd. Thin film transistor and method of manufacturing the same
CN105810745A (zh) * 2014-12-31 2016-07-27 业鑫科技顾问股份有限公司 薄膜晶体管及薄膜晶体管基板
CN106298951A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业（深圳）有限公司 薄膜晶体管的制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140252350A1 (en) * 2010-06-23 2014-09-11 Jusung Engineering Co., Ltd. Thin film transistor and method of manufacturing the same
US20140001462A1 (en) * 2012-06-28 2014-01-02 Chan-Long Shieh High mobility stabile metal oxide tft
CN102881688A (zh) * 2012-09-19 2013-01-16 北京京东方光电科技有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN203134809U (zh) * 2012-11-06 2013-08-14 北京京东方光电科技有限公司 一种薄膜晶体管、阵列基板和显示装置
CN103646966A (zh) * 2013-12-02 2014-03-19 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN103715200A (zh) * 2013-12-19 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN105810745A (zh) * 2014-12-31 2016-07-27 业鑫科技顾问股份有限公司 薄膜晶体管及薄膜晶体管基板
CN106298951A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业（深圳）有限公司 薄膜晶体管的制作方法

Also Published As

Publication number Publication date
CN110335869B (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
CN103887440B (zh) 有机发光二极管显示器及其制造方法
CN104022076B (zh) 阵列基板及其制作方法、显示装置
CN104241392B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103730510B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103765597B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN105097941B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US10644159B2 (en) Array substrate, method for manufacturing array substrate, and display device
CN106898551A (zh) 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
CN104638017B (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
TW200847441A (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
TW200829069A (en) Organic light emitting diode display device and method of manufacturing the same
TW201145505A (en) Organic light-emitting display and method of manufacturing the same
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN105914134B (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
EP3159734A1 (en) Array substrate and manufacturing method thereof, and display device
CN103022144B (zh) 氧化物半导体
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN104124277A (zh) 一种薄膜晶体管及其制作方法和阵列基板
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
CN113241351A (zh) 阵列基板及其制备方法、显示装置
CN208722925U (zh) 一种显示器件的封装结构、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant