CN110334417A - 一种otp单片机量产可测试性集成电路及其设计方法 - Google Patents

一种otp单片机量产可测试性集成电路及其设计方法 Download PDF

Info

Publication number
CN110334417A
CN110334417A CN201910527093.6A CN201910527093A CN110334417A CN 110334417 A CN110334417 A CN 110334417A CN 201910527093 A CN201910527093 A CN 201910527093A CN 110334417 A CN110334417 A CN 110334417A
Authority
CN
China
Prior art keywords
chip microcontroller
module
otp
kernel
volume production
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910527093.6A
Other languages
English (en)
Other versions
CN110334417B (zh
Inventor
林超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haixin Technology (xiamen) Co Ltd
Original Assignee
Haixin Technology (xiamen) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haixin Technology (xiamen) Co Ltd filed Critical Haixin Technology (xiamen) Co Ltd
Priority to CN201910527093.6A priority Critical patent/CN110334417B/zh
Publication of CN110334417A publication Critical patent/CN110334417A/zh
Application granted granted Critical
Publication of CN110334417B publication Critical patent/CN110334417B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及单片机技术领域，且公开了一种OTP单片机量产可测试性集成电路，包括，单片机内核、OTP模块、模拟比较器、ICP模块、XRAM模块，所述单片机内核电性连接OTP模块，所述单片机内核电性连接ICP模块，所述ICP模块电性连接模拟比较器，所述单片机内核电性连接XRAM模块。利用单片机内部集成的烧录OTP的ICP模块，同时利用XRAM电路没有擦写次数限制的特性，即可实现OTP单片机芯片级的量产测试，单片机正常工作时，与其它单片机一样，从程序存储器里读取程序，单片机量产测试时，先令单片机进入ICP模式，然后通过单片机的ICP接口向其内部的XRAM里写入量产测试程序，最后单片机把XRAM作为程序存储器，即从XRAM里读取量产测试程序，对芯片内部功能模块进行测试。

Description

一种OTP单片机量产可测试性集成电路及其设计方法
技术领域
本发明涉及单片机技术领域，具体为一种OTP单片机量产可测试性集成电路及其设计方法。
背景技术
目前，单片机的程序存储器类型主要有MASK、OTP和FLASH三种，成本从低到高依次为MASK、OTP和FLASH。MASK的成本虽然最低，但是无法实现产品上市零等待(zero time tomarket)，所以具有一定的应用局限性；而OTP和FLASH都可以实现产品上市零等待；对于成熟产品的应用，OTP相比FLASH具有一定的成本优势。而且随着应用产品功能多样性的不断增加，单片机内部都会集成有XRAM数据存储器。
在单片机的研发流程中，如何对单片机进行芯片级量产测试是必须考虑的关键问题之一，可测试性设计在单片机整个开发环节中占据着重要的地位。对于FLASH单片机，由于FLASH可以实现几千、乃至几万次的擦写次数，所以可以通过往FLASH中烧录测试程序进行芯片级的量产测试，等测试结束后再擦除FLASH即可。而对于OTP单片机，由于OTP仅能烧录一次，所以不能采用类似FLASH单片机的量产测试方法。
发明内容
(一)解决的技术问题
针对现有技术的不足，本发明提供了一种OTP单片机量产可测试性集成电路及其设计方法，解决了技术背景提出的部分技术问题。
(二)技术方案
为实现上述目的，本发明提供如下技术方案：一种OTP单片机量产可测试性集成电路，包括，单片机内核、OTP模块、模拟比较器、ICP模块、XRAM模块，所述单片机内核电性连接OTP模块，所述单片机内核电性连接ICP模块，所述ICP模块电性连接模拟比较器，所述单片机内核电性连接XRAM模块。
优选的，所述单片机内核为8051内核。
优选的，所述OTP模块为OTP存储器。
一种OTP单片机量产可测试性集成电路，所述单片机内核量产可测试性的设计方法包括以下步骤：
步骤1：测集成电路施加高于6.5V电压于单片机内核的VPP管脚，令单片机内核进入ICP模式；
步骤2：测试板通过ICP模块接口读取单片机内核ID号，确保单片机内核能够进入ICP模块；否则判断为不良品；
步骤3：测试板通过ICP模块接口将测试程序写入XRAM模块，并读取XRAM值，将读出值与写入值进行比较，确保测试程序能够正确写入XRAM模块；否则判断为不良品；
步骤4：测试板通过ICP模块接口向单片机内核发送“执行量产测试”命令，单片机内核从XRAM中读取指令，运行量产测试程序；
步骤5：测试板检测单片机内核各管脚上的相关输出信号与单片机内核合格容限值进行比较，在容限值范围内的为良品；否则判断为不良品；
步骤6：当前集成电路测试结束。
(三)有益效果
与现有技术相比，本发明提供了一种OTP单片机量产可测试性集成电路及其设计方法，具备以下有益效果：
模拟比较器模块：主要用于判断单片机是否进入ICP模式。
在电路编程ICP模块：主要用于向OTP和XRAM烧录程序，以及控制单片机执行量产测试功能等。
XRAM存储器模块：主要用于量产测试时存储量产测试程序和正常工作时作为数据存储器。本发明具体为集成在单片机芯片里的测试电路，该电路可用于芯片量产时测试单片机芯片内部的各功能模块电路是否正常工作，以及模拟电路参数的校准。
在几乎不增加芯片面积的前提下，利用单片机内部集成的烧录OTP的ICP模块，同时利用XRAM电路没有擦写次数限制的特性，对其做一些优化改进，即可实现OTP单片机芯片级的量产测试，单片机正常工作时，与其它单片机一样，从程序存储器里读取程序，如MASK、OTP、FLASH，执行产品功能应用；单片机量产测试时，先令单片机进入ICP模式，然后通过单片机的ICP接口向其内部的XRAM里写入量产测试程序，最后单片机把XRAM作为程序存储器，即从XRAM里读取量产测试程序，对芯片内部功能模块进行测试，从而配合外围的测试板进行芯片量产测试。这非常有利于提高单片机的产品竞争力。
附图说明
图1为总体结构框图；
图2为本发明实施例的量产可测试性方法。
图中：单片机内核1、OTP模块2、模拟比较器3、ICP模块4、XRAM模块5。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-2，一种OTP单片机量产可测试性集成电路，包括，单片机内核1、OTP模块2、模拟比较器3、ICP模块4、XRAM模块5，所述单片机内核1电性连接OTP模块2，所述单片机内核1电性连接ICP模块4，所述ICP模块4电性连接模拟比较器3，所述单片机内核1电性连接XRAM模块5。
进一步地，所述单片机内核1为8051内核。
进一步地，所述OTP模块2为OTP存储器。
一种OTP单片机量产可测试性集成电路的设计方法，所述单片机内核1量产可测试性的设计方法包括以下步骤：
步骤1：测集成电路施加高于6.5V电压于单片机内核1的VPP管脚，令单片机内核1进入ICP模式；
步骤2：测试板通过ICP模块4接口读取单片机内核1ID号，确保单片机内核1能够进入ICP模块4；否则判断为不良品；
步骤3：测试板通过ICP模块4接口将测试程序写入XRAM模块5，并读取XRAM值，将读出值与写入值进行比较，确保测试程序能够正确写入XRAM模块5；否则判断为不良品；
步骤4：测试板通过ICP模块4接口向单片机内核1发送“执行量产测试”命令，单片机内核1从XRAM中读取指令，运行量产测试程序；
步骤5：测试板检测单片机内核1各管脚上的相关输出信号与单片机内核1合格容限值进行比较，在容限值范围内的为良品；否则判断为不良品；
步骤6：当前集成电路测试结束。
实施例：本发明由模拟比较器3、在电路编程ICP模块4和XRAM模块5组成，本发明的单片机内核1其它模块的总体结构框图如图1所示。
模拟比较器3是对VPP管脚电压进行监测，当施加在其上的电压高于6.5V时，输出ICP信号，令单片机内核1进入ICP模块4。单片机内核1进入ICP模块4后，OTP模块2和XRAM模块5接口都由ICP模块4控制，单片机内核1处于待机状态。而且单片机内核1的I/O管脚功能复用为ICP模块4接口，测试板可以通过ICP模块4接口访问单片机内核1。
在电路编程ICP模块4是用于向OTP模块2写入产品应用程序和向XRAM模块5写入量产测试程序，而且集成电路可以通过读出OTP模块2值和XRAM模块5值，以判断数据是否正确写入和判断OTP模块2、XRAM模块5功能是否正常。集成电路还可以通过ICP模块4读出单片机内核1的ID号，以此识别单片机内核1型号，还可以以此判断单片机内核1是否进入ICP模块4和判断ICP模块4功能是否正常。另外，烧录完XRAM模块5的量产测试程序后，控制单片机内核1执行量产测试功能，单片机内核1从待机状态进入工作状态。
XRAM模块5是用于量产测试时作为单片机内核1的程序存储器，产品应用时作为单片机内核1的模拟比较器3。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (4)

1.一种OTP单片机量产可测试性集成电路，包括，单片机内核(1)、OTP模块(2)、模拟比较器(3)、ICP模块(4)、XRAM模块(5)，其特征在于：所述单片机内核(1)电性连接OTP模块(2)，所述单片机内核(1)电性连接ICP模块(4)，所述ICP模块(4)电性连接模拟比较器(3)，所述单片机内核(1)电性连接XRAM模块(5)。
2.根据权利要求1所述的一种OTP单片机量产可测试性集成电路，其特征在于：所述单片机内核(1)为8051内核。
3.根据权利要求1所述的一种OTP单片机量产可测试性集成电路，其特征在于：所述OTP模块(2)为OTP存储器。
4.根据权利要求1-3一种OTP单片机量产可测试性集成电路的设计方法，其特征在于：所述单片机内核(1)量产可测试性的设计方法包括以下步骤：
步骤1：测集成电路施加高于6.5V电压于单片机内核(1)的VPP管脚，令单片机内核(1)进入ICP模式；
步骤2：测试板通过ICP模块(4)接口读取单片机内核(1)ID号，确保单片机内核(1)能够进入ICP模块(4)；否则判断为不良品；
步骤3：测试板通过ICP模块(4)接口将测试程序写入XRAM模块(5)，并读取XRAM值，将读出值与写入值进行比较，确保测试程序能够正确写入XRAM模块(5)；否则判断为不良品；
步骤4：测试板通过ICP模块(4)接口向单片机内核(1)发送“执行量产测试”命令，单片机内核(1)从XRAM中读取指令，运行量产测试程序；
步骤5：测试板检测单片机内核(1)各管脚上的相关输出信号与单片机内核(1)合格容限值进行比较，在容限值范围内的为良品；否则判断为不良品；
步骤6：当前集成电路测试结束。
CN201910527093.6A 2019-06-18 2019-06-18 一种otp单片机量产可测试性集成电路及其设计方法 Expired - Fee Related CN110334417B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910527093.6A CN110334417B (zh) 2019-06-18 2019-06-18 一种otp单片机量产可测试性集成电路及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910527093.6A CN110334417B (zh) 2019-06-18 2019-06-18 一种otp单片机量产可测试性集成电路及其设计方法

Publications (2)

Publication Number Publication Date
CN110334417A true CN110334417A (zh) 2019-10-15
CN110334417B CN110334417B (zh) 2023-02-17

Family

ID=68142475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910527093.6A Expired - Fee Related CN110334417B (zh) 2019-06-18 2019-06-18 一种otp单片机量产可测试性集成电路及其设计方法

Country Status (1)

Country Link
CN (1) CN110334417B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090100305A1 (en) * 2007-10-10 2009-04-16 Hsun-Yao Jan Reprogrammable built-in-self-test integrated circuit and test method for the same
CN102625939A (zh) * 2009-07-10 2012-08-01 塞尔蒂卡姆公司 用于管理电子资产的系统和方法
CN102768331A (zh) * 2012-07-26 2012-11-07 深圳市芯海科技有限公司 一种otp型的mcu测试装置及其测试方法
CN105335279A (zh) * 2014-06-27 2016-02-17 比亚迪股份有限公司 单片机中闪存程序自动检测及修复方法和装置
CN107479918A (zh) * 2017-08-03 2017-12-15 芯海科技（深圳）股份有限公司 一种可重构的mcu烧录的fpga模型

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090100305A1 (en) * 2007-10-10 2009-04-16 Hsun-Yao Jan Reprogrammable built-in-self-test integrated circuit and test method for the same
CN102625939A (zh) * 2009-07-10 2012-08-01 塞尔蒂卡姆公司 用于管理电子资产的系统和方法
CN102768331A (zh) * 2012-07-26 2012-11-07 深圳市芯海科技有限公司 一种otp型的mcu测试装置及其测试方法
CN105335279A (zh) * 2014-06-27 2016-02-17 比亚迪股份有限公司 单片机中闪存程序自动检测及修复方法和装置
CN107479918A (zh) * 2017-08-03 2017-12-15 芯海科技（深圳）股份有限公司 一种可重构的mcu烧录的fpga模型

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
胡勇等: "单片机测试向量生成技术研究", 《计算机与数字工程》 *

Also Published As

Publication number Publication date
CN110334417B (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
CN109858195B (zh) 一种sram型fpga上必要位单粒子翻转故障的在线仿真系统
CN100392617C (zh) 片上系统与应用于其中的测试/除错方法
US7159145B2 (en) Built-in self test system and method
CN110554298B (zh) 芯片和芯片测试方法
CN104361909A (zh) 一种片上ram内建自测试方法及电路
CN103593626B (zh) 一种芯片测试模式和调试模式的保护方法
US8732632B1 (en) Method and apparatus for automated extraction of a design for test boundary model from embedded IP cores for hierarchical and three-dimensional interconnect test
CN104569794B (zh) 一种基于边界扫描结构的fpga在线测试仪及测试方法
CN109801665B (zh) Sram自测试系统、架构及方法、存储介质
CN105654993B (zh) 用于ddr3 sdram控制器的功能验证方法及平台
CN108062267A (zh) 一种可配置寄存器文件自测试方法及生成装置
CN114333962A (zh) 闪存芯片的测试方法、装置、系统、电子设备及存储介质
CN103366823B (zh) 一种三态内容可寻址存储器的测试电路及其方法
CN114325333A (zh) 一种高效率规范化的soc系统级验证方法及装置
CN107479918A (zh) 一种可重构的mcu烧录的fpga模型
CN103137212A (zh) Sdram测试方法
CN112542199A (zh) 检测flash存储出错的方法、电路、存储介质和终端
CN106229010B (zh) 故障诊断电路
CN106814305A (zh) 一种基于片上嵌入式微系统的sip模块测试方法
JPS58115828A (ja) 半導体集積回路
CN112233718B (zh) 存储单元的故障定位分析方法、装置、存储介质和终端
US6012157A (en) System for verifying the effectiveness of a RAM BIST controller's ability to detect faults in a RAM memory using states indicating by fault severity information
CN101916305A (zh) 一种复杂管脚芯片的验证方法
CN1934655B (zh) 探测半导体存储器中延迟故障的方法及测试电路
CN110334417A (zh) 一种otp单片机量产可测试性集成电路及其设计方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20230217

CF01 Termination of patent right due to non-payment of annual fee