CN110325843B - 引导式集成电路缺陷检测 - Google Patents
引导式集成电路缺陷检测 Download PDFInfo
- Publication number
- CN110325843B CN110325843B CN201780085151.3A CN201780085151A CN110325843B CN 110325843 B CN110325843 B CN 110325843B CN 201780085151 A CN201780085151 A CN 201780085151A CN 110325843 B CN110325843 B CN 110325843B
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- interest
- electron microscope
- scanning
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007547 defect Effects 0.000 title claims abstract description 147
- 238000001514 detection method Methods 0.000 title description 13
- 238000000034 method Methods 0.000 claims abstract description 313
- 230000008569 process Effects 0.000 claims abstract description 251
- 238000004519 manufacturing process Methods 0.000 claims description 107
- 238000013461 design Methods 0.000 claims description 88
- 238000010894 electron beam technology Methods 0.000 claims description 38
- 238000001000 micrograph Methods 0.000 claims description 32
- 238000004088 simulation Methods 0.000 claims description 22
- 238000012360 testing method Methods 0.000 claims description 19
- 238000004458 analytical method Methods 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 11
- 238000010801 machine learning Methods 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 claims description 4
- 238000012806 monitoring device Methods 0.000 claims description 2
- 238000007689 inspection Methods 0.000 description 58
- 235000012431 wafers Nutrition 0.000 description 45
- 238000001878 scanning electron micrograph Methods 0.000 description 22
- 230000008859 change Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 239000002245 particle Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012938 design process Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 206010070834 Sensitisation Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 238000001198 high resolution scanning electron microscopy Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
已经提供了一种用于检测集成电路的缺陷的方法和系统。该方法包括：生成集成电路的工艺制程敏感图形；使用高分辨率系统扫描该工艺制程敏感图形以提供该集成电路的工艺制程条件参数；使用该参数确定该集成电路的关注区域；和使用该高分辨率系统扫描该关注区域以检测该集成电路的至少一个缺陷。该系统包括处理器和存储器，该存储器具有能够由处理器执行的指令，以生成集成电路的工艺制程敏感图形，使用高分辨率系统扫描工艺制程敏感图形以提供集成电路的工艺制程条件参数，使用工艺制程条件参数确定集成电路的关注区域，和使用高分辨率系统扫描所述关注区域以检测集成电路的至少一个缺陷。
Description
技术领域
本公开整体上涉及检查集成电路，更具体地涉及引导式集成电路的缺陷检测。
背景技术
集成电路的制造是在诸如晶片的衬底上进行的多步骤过程。通常在每个晶片上制成多个集成电路(IC)，并且每个IC可以被称为“DIE”(或管芯)。“DIE”检查是制造过程的一个步骤。检查系统能够检测在制造过程期间发生的缺陷。光学晶片检查系统已经通常用于晶片和/或“DIE”检查。
发明内容
本公开披露了引导式集成电路缺陷检测的方面、特征、元件、和实施。
已经提供了一种用于检测集成电路的缺陷的方法和系统。在第一方面，该方法包括：生成集成电路的工艺制程敏感图形；使用高分辨率系统扫描该工艺制程敏感图形以提供该集成电路的工艺制程条件参数；使用该工艺制程条件参数确定该集成电路的关注区域；和使用该高分辨率系统扫描该关注区域以检测该集成电路的至少一个缺陷。
可选地，高分辨率系统可以是电子束系统。该方法还包括在集成电路生产线上监控集成电路的制作过程，其中工艺制程敏感图形对制作过程中的工艺制程变化敏感。生成工艺制程敏感图形包括使用设计测试图形和图形匹配算法来搜索集成电路的设计以生成工艺制程敏感图形，其中从制作过程和先前制作过程中的任何一个生成所述设计测试图形。生成工艺制程敏感图形还包括对集成电路的设计执行工艺制程窗口分析以生成工艺制程敏感图形。扫描工艺制程敏感图形包括使用工艺制程敏感图形生成集成电路的第一组扫描电子显微镜图像；以及使用所述第一组扫描电子显微镜图像和集成电路的布线文件确定所述工艺制程条件参数。扫描关注区域包括使用关注区域生成集成电路的第二组扫描电子显微镜图像；和将所述第二组扫描电子显微镜图像与集成电路的参考图像和布线文件中的任何一个进行比较以检测至少一个缺陷。确定关注区域包括使用包括集成电路的布线文件和工艺制程条件参数的信息来预测潜在缺陷；和使用所述潜在缺陷来确定关注区域。所述方法还包括将缺陷储存在数据库中；和更新信息以包括所述缺陷，以连续地更新所述潜在缺陷的预测。集成电路的布线文件可以是图形设计标准(GDS)布线文件。
在第二方面，该系统包括处理器和存储器，该存储器具有能够由处理器执行的指令，以生成集成电路的工艺制程敏感图形，使用高分辨率系统扫描工艺制程敏感图形以提供集成电路的工艺制程条件参数，使用工艺制程条件参数确定集成电路的关注区域，和使用高分辨率系统扫描关注区域以检测集成电路的至少一个缺陷。
可选地，该方法还包括能够由处理器执行的指令以在集成电路生产线上监控集成电路的制作过程，其中工艺制程敏感图形对制作过程中的工艺制程变化敏感。生成工艺制程敏感图形包括：使用设计测试图形和图形匹配算法来搜索集成电路的设计以定位所述工艺制程敏感图形，其中所述设计测试图形从集成电路生产线上的集成电路的制作过程和先前制作过程中的任何一个生成。生成工艺制程敏感图形还包括：对集成电路的设计执行工艺制程窗口分析以生成工艺制程敏感图形。扫描工艺制程敏感图形包括：使用工艺制程敏感图形生成集成电路的第一组扫描电子显微镜图像；和使用第一组扫描电子显微镜图像和集成电路的布线文件确定工艺制程条件参数。确定关注区域包括：使用包括集成电路的布线文件和工艺制程条件参数的信息来预测潜在缺陷；和使用所述潜在缺陷来确定关注区域。扫描关注区域包括：使用关注区域生成集成电路的第二组扫描电子显微镜图像；和将第二组扫描电子显微镜图像与集成电路的参考图像和布线文件中的任何一个进行比较以检测至少一个缺陷。
在第三方面，该系统包括：监控装置，用于确定集成电路的工艺制程敏感图形；扫描装置，用于扫描所述工艺制程敏感图形以提供所述集成电路的工艺制程条件参数；热点预测器，用于使用所述工艺制程条件参数确定所述集成电路的热点；和所述扫描装置用于扫描所述热点以检测所述集成电路的至少一个缺陷。
可选地，确定热点包括：使用包括集成电路的布线文件和工艺制程条件参数的信息来预测潜在缺陷；和使用所述潜在缺陷来确定热点。该系统还包括：数据库，用于储存检测到的缺陷；和更新机制，用于更新所述数据库以包括与所述至少一个缺陷相关的信息，从而连续地更新潜在缺陷的预测。
本公开的这些和其它方面在以下详细描述、所附权利要求书和附图中公开。
附图说明
当结合附图阅读时，根据以下详细描述可以最好地理解本公开。
图1是根据本公开的用于工艺制程条件分析、关注区域(care area)生成和缺陷检测的计算装置的框图。
图2是根据本公开的通过使用工艺制程条件参数进行的热点(hot spot)预测的操作的示例。
图3是根据本公开的用于检测缺陷的系统的示例。
图4是根据本公开的用于检测缺陷的方法的示例。
图5是根据本公开的用于生成工艺制程敏感图形的方法的示例。
图6是根据本公开的用于扫描工艺制程敏感图形以提供工艺制程条件参数的方法的示例。
图7是根据本公开的通过使用工艺制程条件参数来确定关注区域的方法的示例。
图8示出了根据本公开的用于检测集成电路的缺陷的方法。
具体实施方式
微芯片器件的制造不断地努力使更小尺寸的元件在目标晶片上实现更高密度的集成电路(IC)设计。晶片，也称为衬底，是用于制作集成电路的半导体材料的薄片。例如，在微芯片半导体制作中，对于逻辑电路和阵列(例如，鳍式场效应管(finFET)、动态随机存取存储器(DRAM)、3D NAND等)的特征，现在存在对10纳米(nm)分辨率和超过10纳米的分辨率的需求。制造集成电路(IC)的过程涉及几个阶段，包括设计阶段、制造阶段和检查阶段。在检查阶段期间，检查在制造阶段期间制造的IC的潜在缺陷。检查的结果能够用于改良或调整设计阶段、制造阶段、检查阶段及其任意组合。
检测这种器件中的缺陷和/或小尺寸的缺陷在半导体制造设施中是一个挑战。传统的高处理量检查系统(例如光学检查系统)缺乏例如在制造的器件中发现缺陷(例如物理缺陷)的分辨率。如此，光学检查系统不适于检测尺寸低于其光学分辨率的缺陷。另一方面，高分辨率检查系统，诸如扫描电子显微镜(电子束、e-beam或EBeam)系统，能够检测这样的缺陷。然而，电子束系统具有低处理量。如此，用于集成电路的生产线(或在线)缺陷检查的电子束系统的适用性和适当性/适合性已受到限制。例如，可能需要一周或更长时间来使用电子束系统完全扫描单个集成电路或“DIE”。如此，电子束系统通常已经用于IC设计过程中或离线检查和复查过程中，而不用于在线生产系统中。
因此，常规的半导体IC制造设施可以使用一套系统用于监控所述制作过程(即，在线生产过程)，并且使用另一套系统用于检测在生产过程期间引入的集成电路缺陷。使用一套以上的系统是低效且昂贵的。所述系统可以包括例如专门针对监控所述生产系统(即，在制作过程中所使用的系统)中的工艺制程变化的系统，以及包括但不限于基于光学邻近校正(OPC)模型仿真的那些系统，所述系统能够生成与集成电路相关联的关心或关注区域。关注区域是晶片上的在制作之后待检查缺陷的区域。关注区域通常在集成电路的制作之前(例如在IC设计过程期间)被识别。
关注区域的常规生成通常涉及手动步骤并且是耗时的。如此，关注区域通常由离线系统(即，相对于生产过程离线)生成，离线系统通常不接收或使用来自生产过程或来自用于检查的离线电子束系统的反馈。电子束系统能够被离线使用以扫描所生成的关注区域，由此生成所述集成电路和下面的晶片的扫描电子显微镜(SEM)图像。然后所述SEM图像被离线分析缺陷。
在制作期间，制作过程可以变化或改变。例如，聚焦和剂量的变化可能显著影响抗蚀剂敏化。当在生产过程(例如，监控所述生产线过程)和检查过程(例如，检测在所述生产线过程中引入的或由所述生产线过程引入的缺陷)中使用单独的系统时，并且当某些系统被离线使用(即，在制造线或生产线过程中或期间不使用)时，这些系统不能容易地和动态地适应潜在地不断变化的生产环境(和对应的工艺制程条件)。可能需要人工作业来调整所述检查过程以适应新的生产条件。例如，当生产工具中的工艺制程条件被改变为先前未知的值时，过程监控系统可以继续监控生产过程和/或所述检查系统可以基于先前的工艺制程条件继续检查所述集成电路。由于检查关注区域基于先前的工艺制程条件，因此当工艺制程条件改变时，可能检测不到新的缺陷。检查先前的关注区域(即，先前识别的关注区域)的电子束系统可能错过新的缺陷，并且可能在缺陷实际上存在时报告被检查的晶片没有缺陷。这在高容量IC制造中是不期望的，因为它导致较低的良率。
根据本公开的方法和系统检测生产环境(即，在线生产过程)的任何潜在工艺制程变化，并且还检测由在一个单个系统中所检测到的工艺制程变化所导致的潜在缺陷。结果是，集成电路的生产线检查基于工艺制程变化。本公开和所披露的技术的好处在于，制造设施可以仅维护一个集成工具组，从而简化制造工作流程并降低拥有工具的成本。另一个好处是能够使用高分辨率的电子束系统用于集成电路的所述制造生产线上的缺陷检查。
本公开的实施方式提供了对半导体制造机器(例如，电子束系统)、过程和计算机系统的技术改进，例如，涉及半导体制造生产线的监控、工艺制程条件变化的检测、以及与在生产线上制造的集成电路相关联的缺陷的检测的那些半导体机器和计算机系统。例如，本公开准备用于在使用诸如电子束(e-beam)系统的高分辨率系统来制造集成电路的同时监控和检测集成电路的潜在缺陷。因此，本公开的实施方式能够在检测集成电路缺陷的方式中引入新的且有效的改进。
虽然已经结合某些实施例和实施方式描述了本公开，但是应当理解，本公开不限于所披露的实施例，而是相反，本公开旨在覆盖包括在所附权利要求书的范围内的各种修改和等同布置，权利要求书的范围将被给予最宽泛的解释，以便包含法律所允许的所有这样的修改和等同结构。
另外，虽然本公开涉及电子束扫描机器或高分辨率电子束扫描机器，但是应当理解，可以使用任何类型的扫描机器来实施本文的教导，诸如例如可以使用具有低处理量的高分辨率扫描机器。例如，高分辨率扫描机器可以基于高分辨率光学检查工具。又例如，高分辨率检查机器可以基于紫外线、极紫外线、X射线、带电粒子或中性粒子。
为了更详细地描述一些实施方式，参考以下附图。
图1是根据本公开的用于工艺制程条件分析、关注区域生成、和缺陷检测的计算装置100的框图。计算装置100包括微控制器121、存储器单元125(例如，RAM或闪存)、输入接口128、网络接口134、和可选的显示器131。微控制器121包括中央处理单元(CPU)122和图形处理单元(GPU)123。GPU 123可以提供用于图形的附加图形处理能力，包括但不限于渲染、光掩模仿真、抗蚀剂仿真、和阈值过程。CPU 122、GPU 123或两者可以访问和操纵所述存储器单元125中的数据。
存储器单元125包括各种模块，包括但不限于控制模块126和其它模块127。存储器单元125被示出为联接到可以执行各种模块的微控制器121。当执行控制模块126和其它模块127时，可以运行一组算法、过程或步骤，以实现根据本公开的工艺制程条件分析、热点预测、SEM图像处理、和缺陷检测的功能。存储器单元125可以被实施为随机存取存储器(RAM)，或者被用作存储器的任何适当的非永久存储装置。存储器单元125可以包括用于由CPU122、GPU 123或两者立即访问/即时存取的可执行指令和数据。存储器单元125可以包括一个或更多个DRAM模块，诸如DDR SDRAM。或者，存储器单元125可以包括另一类型的装置或多个装置，其能够储存用于由现存的或今后开发的CPU 122或GPU 123处理的数据。CPU 122和GPU123可以利用作为用于对数据和指令进行操作的局部化快速存储器的形式的高速缓存。
网络接口134可以用于与其他计算装置通信以发送和接收数据和控制信号。例如，网络接口134可以连接到包括但不限于电子束系统的扫描装置(未示出)，以接收形成在晶片上的集成电路或“DIE”的图像扫描，用于“DIE”特征的检查和测量，并且可以将所扫描的图像发送到CPU 122/GPU 123用于处理。作为另一示例，可以经由诸如数据总线或以太网链路这样的指定介质接收远程控制指令以便远程控制网络中的计算装置100或其它计算装置。
输入接口128可以是诸如键盘或触摸屏这样的接口，其使得用户能够向计算装置100输入与根据本公开的扫描装置进行的用于缺陷检测的集成的和受引导的在线带电粒子束检查有关的命令，或提供与根据本公开的扫描装置进行的用于缺陷检测的集成的和受引导的在线带电粒子束检查有关的参数。例如，但并不是限制，计算装置100的用户或操作者可以经由输入接口128提供与仿真或热点预测相关的信息。参数或其它控制指令可以被加载到存储器单元125中并且被储存在控制模块126中。
显示器131包括屏幕驱动器132和显示屏133，用于包括但不限于显示与IC制造的设计阶段、制造阶段和检查阶段的各个阶段有关的信息。屏幕驱动器132联接到微控制器121，并且可以从其接收指令以驱动显示屏133。在一种实施方式中，显示屏133可以显示包括但不限于SEM图像、缺陷检查结果、关注区域、仿真结果、仿真参数或其组合。显示屏133使得用户(例如微芯片制造管理者)能够评估晶片检查过程和整个集成电路制造过程的当前状态。
计算装置100可以具有额外数目的微控制器、CPU、GPU、存储器单元或其它装置，以用于根据本公开的集成电路的集成的和受引导的在线带电粒子束检查和缺陷检测。计算装置100的其它方面也是可能的，包括但不限于可以作为网络操作的一个或更多个附加计算装置。本文描述的一些或所有方法可以在这样的网络上操作。
图2是根据本公开的用于使用工艺制程条件参数进行的热点预测的操作200的示例。操作200示出了集成电路202的制造过程和/或设计过程。在操作200期间分析所述集成电路202以确定热点206(即，图2的集成电路202上的黑色圆圈)。如本文所使用，“热点”也可以指潜在的缺陷。热点涉及设计图形，当在不期望的或非预期的制造工艺制程条件(即，工艺制程条件变化)下制造时，设计图形可引起“DIE”不能操作或导致“DIE”内的实际缺陷，这影响“DIE”的整体性能。不期望或非预期的制造工艺制程条件是偏离理想工艺制程条件的制造条件。在理想的工艺制程条件下制造的IC表现出最小的缺陷或没有缺陷。
在操作200中，通过包括但不限于电子束(e-beam)系统的高分辨率系统来扫描由检查过程检查的晶片204，以获得或提供工艺制程条件变化图。通过扫描所述晶片204的某些预先设计或预先选择的图形，并且经由例如一组计算机指令对高分辨率图像进行分析，来获得工艺制程条件变化图。预先设计或预先选择的图形是被怀疑对工艺制程条件变化敏感的IC设计图形。例如，当制造过程经历偏离理想条件的变化时，晶片上的预先设计或预先选择的图形的形状可以显著改变。可以基于关于区域对工艺制程条件变化敏感的先前的知识(来自操作者的信息、储存在数据库中的信息、或使用机器学习技术提取的信息)来选择预先设计或预先选择的图形。也可以基于被制造和检查的集成电路的芯片设计来选择预先设计或预先选择的图形。然后，将利用电子束系统获得的来自这些预先设计或预先选择的图形的量测或测量结果转换为处理条件参数。工艺制程条件参数可以用于生成一个或更多个工艺制程条件变化图。工艺制程条件变化图指示晶片的不同部分如何受工艺制程条件的变化(例如，聚焦或剂量的变化)的影响。工艺制程条件的变化会导致被制造的“DIE”中的缺陷。
在操作200中，工艺制程条件变化图揭示了晶片204的区域208表现出显著的工艺制程条件变化。在另一实施方式中，区域208表示已经经由操作200确定的工艺制程条件变化图(而不仅仅是工艺制程条件变化图的子集)。如此，操作200的检查过程仅检查晶片204的某些“DIE”(诸如“DIE”210)的缺陷，这比检查晶片204的整个区域的检查过程更有效且耗时更少。待检查缺陷的“DIE”是包括在区域208中或与区域208重叠的那些“DIE”。在另一实施方式中，被检查的“DIE”包括位于区域208的预定区域或距离内的“DIE”，即使它们不与区域208重叠或不被容纳在区域208内。
可以在进一步检查时确定这种“DIE”的热点是真实的实际缺陷。通过检查(例如，通过电子束系统的附加扫描)来确定“DIE”210的任何热点是否是真实缺陷。在区域208之外或不与区域208重叠的“DIE”的热点预期不会导致实际缺陷，且因此没有必要进行检查。如下所述，检查热点意味着检查包含所述热点的关注区域。在一个实施方式中，仅检查与区域208重叠的关注区域。也就是说，不是检查包括在区域208中或与区域208重叠的“DIE”的所有关注区域，而是仅检查那些“DIE”的区域208内的关注区域。虽然区域208被说明性地示为连续区域，但情况不必如此。区域208的形状不限于此，并且例如可以包括由间隙或空间分开的各种形状。
在一个实施方式中，基于包括但不限于集成电路的目的或使用和设计特征等各种因素，为热点分配严重性等级或水平。被确定为具有高严重等级且因此被认为比具有较低严重性等级的热点(例如，因为热点接近集成电路的关键区域而具有高严重性等级的热点)更重要的热点也被扫描，即使它们不落在区域208内或与区域208重叠。换言之，如果落在工艺制程条件变化图之外的“DIE”包括已经被确定为具有高严重性(例如，大于阈值严重性值的严重性等级)或重要性等级的热点，则还可以扫描它们的实际缺陷。
如操作200所示，根据本公开的检查方法和系统显著地减少了待由高分辨率或电子束系统检查的晶片区域和“DIE”。因此，用以检查所制造的晶片和相关联的集成电路或“DIE”所需的时间和成本减少，并且低处理量、高分辨率的电子束扫描机器或装置可以用于半导体制造过程的在线检查。
图3是根据本公开的用于检测缺陷的系统300的示例。本公开的方面，例如图4、5、6、7和8的方法400、500、600、700和800的操作，可以分别被实施为系统300中的软件和/或硬件模块。例如，诸如图1的计算装置100的一个或更多个设备能够实施系统300的一个或更多个模块。这些设备可以由一个或更多个计算机的任何配置来实施，诸如微型计算机、大型计算机、超级计算机、通用计算机、专用/专属计算机、集成计算机、数据库计算机、远程服务器计算机、个人计算机、或由计算服务提供商(例如，网站主机)或云服务提供商所提供的计算服务。在一些实施方式中，计算装置可以实施为处于不同地理位置处的多组计算机的形式。系统300可以包括高分辨率电子束扫描机器或者可以与高分辨率电子束扫描机器相结合来操作。
在实施方式中，系统300包括工艺制程变化监控器模块302、热点预测器模块304、缺陷检测器模块306、缺陷复查器模块308、设计图形310、第一组SEM图像311、工艺制程条件参数312、配置方案314、SEM图像316和缺陷318。从图3的模块到图3的另一部件的箭头指示由所述模块发起的交互。如下所述，交互可以指示读取操作、更新操作、写入操作、或由发出箭头的模块发起的任何类型的交互。
设计图形310可以被储存在已知或怀疑对制造或制作过程中的变化(即，工艺制程变化)敏感的设计图形的数据储存器中，诸如数据库。例如，工艺制程变化可以包括制造过程的聚焦变化和剂量变化。工艺制程变化可能导致例如厚度变化、图形缺陷、错误尺寸的图形以及被制造的IC中的类似缺陷。工艺制程变化监控器模块302搜索所接收或复查的设计图形310与一个或更多个集成电路设计布线之间的匹配或相似性，所述一个或更多个集成电路设计布线与被制造和复查的集成电路相关联，包括但不限于由或使用电子设计自动化(EDA)软件生成的文件或布线。搜索可以产生被识别的设计图形的列表。另外或可替代地，工艺制程变化监控器模块302可以接收如下面参考图5所描述的附加模式。
工艺制程变化监控器模块302使得高分辨率系统(例如，电子束系统)扫描晶片上的图形以识别晶片工艺制程条件变化图。在此情境中，表述“使得”可以意味着直接发送命令、经由中间机构或系统发送命令、或者使高分辨率检查机器扫描晶片的任何其它方式。基于制造时的晶片的层的设计规则和理想工艺制程条件的一个或更多个或其组合，从预先设计的或预先选择的图形中选择图形。对工艺制程条件变化敏感的图形可以通过执行仿真来生成。例如，但不限于，可以执行10nm的离焦的仿真，并且可以将所得到的图形与设计文件进行比较。可替代地或另外地，将所得到的图形与理想工艺制程条件(例如，其中不执行离焦的情形)的仿真结果进行比较。
工艺制程变化监控器模块302从诸如电子束系统(未示出)的检查机器获得一组高分辨率SEM图像(即第一组SEM图像311)。在全文中，“获得“意味着方法、模块或装置可以使用所指示的信息来执行模块的功能或方法或装置的步骤的任何方式。“获得”的非限制性示例包括从另一源请求信息、从另一源接收信息、请求另一源生成或获取信息、从数据储存器进行检索等。然后，工艺制程变化监控器模块302分析第一组SEM图像311，并且计算或运算出制造图形的工艺制程条件参数。分析所述图像包括将图像与参考图像进行比较，参考图像包括但不限于根据与被制造和检查的集成电路或“DIE”的设计相关联的图形设计标准布线(GDS)文件生成的图像。工艺制程变化监控器模块302将工艺制程条件参数储存为工艺制程条件参数312。工艺制程条件参数312可以被储存于瞬态储存器中，诸如图1的存储器单元125，或永久储存器中，例如储存所述设计图形310的数据库或另一数据库。
热点预测器模块304基于从储存关注或关心区域的储存器所接收或所获得的工艺制程条件参数312来生成关注或关心区域。关注区域是所制作的晶片上的区域，诸如“DIE”的区域，其可以接收用于缺陷检测的检查。因为怀疑在正在制造的“DIE”中含有缺陷，所以可以检查关注区域。热点预测器模块304可以基于由工艺制程变化监控器模块302识别的工艺制程条件参数312来预测IC设计布线上的热点(即，潜在缺陷)。热点预测器模块304获得由工艺制程变化监控器模块302识别的工艺制程条件参数312，以确定潜在缺陷或热点。
热点预测器模块304使用工艺制程条件参数312来预测或确定热点，并由此生成关注区域的列表。热点预测器模块304可以基于关注区域的列表生成一个或更多个配置方案(recipe)314。配置方案314可以被储存在储存所述设计图形310和工艺制程条件参数312的类似数据库中，或者储存在不同的数据库中。如本文所使用的，配置方案可以是一组一个或更多个机器参数、扫描条件、关注区域坐标、检测模式和待由电子束系统使用以进行缺陷检测的其它参数。
可以基于配置方案314来配置电子束系统。电子束系统可以根据多个配置方案314的一个配置方案来扫描晶片。所述热点预测器模块304可以被配置为将一个配置方案保存到一个或更多个文件。检查机器获得配置方案并且基于配置方案314执行一个或更多个扫描。在一种实施方式中，热点预测器模块304可以使得检查机器基于配置方案314执行检查或扫描。可替代地，缺陷检测器模块306可以使得检查机器基于配置方案314执行扫描。可以使用由制作工作流程配置的其它方式来使得检查机器基于配置方案314执行扫描。基于配置方案314的扫描的结果是第二组高分辨率图像，诸如扫描电子显微镜(SEM)图像316。
在一个实施方式中，热点预测器模块304可以将所预测的热点基于资源可利用性。资源可以是在检查过程期间电子束系统扫描可利用的时间量。资源也可以是待扫描的图形的复杂性，其继而影响扫描时间。当更多资源是可利用的时，温点(warm spot)也可以被包括在待扫描的热点的列表中。温点可以是不如热点严重的潜在缺陷。温点可以是潜在的缺陷，其与热点相比较少可能是缺陷。温点可以位于“DIE”的非临界区内，其中在适度偏离理想制造条件的工艺制程条件下制造所述非临界区。温点可以位于“DIE”的临界区内，其中所述临界区被制造得非常接近于理想制造条件。当资源是不可利用的或受限制的时，可以跳过与温点相对应的关注区域以进行检查，因为这些温点不利地影响所制造的IC芯片的功能的机会或概率与热点相比更小。热点的列表中是否包括温点以及包括哪些温点可以是资源可利用性的函数，并且基于温点变为热点的可能性。
缺陷检测器模块306确定热点(即，潜在缺陷)是否是实际缺陷。为了进行所述确定，缺陷检测器模块306可以使用SEM图像316。缺陷检测器模块306可以例如将SEM图像与参考图像进行比较以识别差异，和/或将SEM图像与关于正在制造和检查的集成电路的设计的芯片设计信息进行比较，以识别芯片设计与SEM图像316中所捕获的已制作的集成电路芯片或“DIE”之间的差异。芯片设计信息可以是设计的参考图像、GDS文件或指示设计的其它信息中的一个或更多个或其组合。缺陷检测器模块306可以生成关于热点、实际缺陷或两者的信息。例如，缺陷检测器模块306可以将关于哪些热点是实际缺陷、哪些热点不是实际缺陷、哪些缺陷是危害(即，对“DIE”的整体或正常功能无害)、哪些缺陷是致命的(例如，包括但不限于影响“DIE”功能的缺陷)或其任何组合的信息储存为缺陷318。
缺陷复查器模块308可以使用缺陷318来改良集成电路的整体热点预测和检查。缺陷复查器模块308可以与图3的系统300的热点预测器模块304或其他模块分离、相同或者可以与它们一起工作。缺陷复查器模块308连续地改良在检查的过程期间所述热点预测器模块304的热点预测准确度的性能。缺陷复查器模块308包括更新机制，所述更新机制使得系统300能够连续地改良潜在缺陷或热点(或甚至是温点)的预测的性能。例如，如果先前已经发现某些预测的热点不包括真实或实际缺陷，则热点预测器模块304可以停止为这些某些预测热点生成关注区域，从而缩短与检查过程相关联的时间。换言之，可以将从未揭示实际缺陷的潜在的缺陷或热点或使用热点生成的关注区域从检查过程中忽略掉，以节省时间和成本。
图4是根据本公开的用于检测缺陷的方法400的示例。方法400包括经由步骤402生成工艺制程敏感图形，经由步骤404扫描所述工艺制程敏感图形以提供工艺制程条件参数，经由步骤406使用所述工艺制程条件参数来确定关注区域，以及经由步骤408扫描关注区域以检测缺陷。
方法400可以由诸如图1的计算装置100的计算机系统的处理器所执行的软件模块(例如，指令或代码)、由计算机系统的硬件模块或其组合来执行。本文所描述的一个或更多个步骤可以被结合到例如晶片或掩模版检查产品中，并被半导体制造商使用。在本文描述的一个或更多个步骤可以使得检查机器(诸如电子束系统)执行扫描操作并且生成可以被方法400使用的SEM图像。在实施方式中，方法400可由诸如图3的系统300这样的系统来执行。
在步骤402，生成集成电路的工艺制程敏感图形。工艺制程敏感图形是集成电路的设计图形，其对于与正被检查的集成电路的制作或制造过程相关联的工艺制程条件变化敏感(或具有高灵敏度)。下面描述的图5是用于生成所述工艺制程敏感图形的方法500的示例，并且更详细地描述了图4的步骤402。
在步骤404，使用诸如电子束(e-beam)系统的高分辨率系统在晶片上扫描所述工艺制程敏感图形，以提供工艺制程条件参数。步骤404可以在没有经过任何制造步骤的晶片上执行，或者在已经经过一个或更多个制造步骤(例如，沉积一层材料)的晶片上执行。第一次扫描产生第一组扫描电子显微镜(SEM)图像，其用于确定工艺制程条件参数。下面描述的图6是用于扫描工艺制程敏感图形以提供工艺制程条件参数的方法600的示例，并且更详细地描述图4的步骤404。工艺制程条件参数是制造被检查晶片的工艺制程条件。扫描所述晶片以获得若干参数，包括但不限于平坦度。晶片的第一次扫描产生晶片的一个或更多个图(例如，工艺制程条件变化图)。图的一示例是平整度图。测试图形可以从步骤402的工艺制程敏感图形的生成中导出，这将经由图5的步骤502进一步描述。
例如，知道晶片的平整度图可以帮助消除关注区域，从而减少检查时间。例如，即使芯片可以包括对平坦度敏感的设计，但是芯片可以或者可以不呈现实际缺陷，这取决于其位于晶片上的位置。例如，如果第一“DIE”位于晶片的已知(例如，基于晶片扫描)平坦区域中，则不需要针对与深度(例如，蚀刻深度)相关的热点来扫描“DIE”。另一方面，如果第二“DIE”位于具有深度变化的晶片区域，则第二“DIE”将被检查，因为它可能呈现实际缺陷。
在步骤406，基于工艺制程条件参数确定关注区域。下面描述的图7是用于使用工艺制程条件参数来确定关注区域的方法700的示例，并且更详细地描述图4的步骤406。在实施方式中，使用工艺制程条件参数来确定关注区域，并且在另一种实施方式中，首先使用工艺制程条件参数来确定集成电路的潜在缺陷或热点，然后利用潜在缺陷或热点来生成关注区域或关注区域的列表。
在步骤408，扫描所确定的关注区域以检测缺陷。关注区域可以使用相同的高分辨率检查或扫描系统来扫描，包括但不限于电子束(e-beam)系统或不同的系统。电子束系统可以使用配置方案(例如图3的配置方案314)来扫描正在检查的晶片或集成电路。电子束系统生成与关注区域相关联的集成电路的第二组SEM图像。在步骤408，方法400将第二组扫描电子显微镜图像与参考SEM图像和/或芯片设计(即，被检查的集成电路的设计)进行比较，以检测实际缺陷。与芯片设计的比较可以通过将第二组SEM图像与从数据库或经由机器学习技术获得的集成电路的所述芯片设计或多个芯片设计的一个或更多个参考图像进行比较来完成。可替代地，或另外，与芯片设计的比较可以通过将第二组SEM图像与正被检查的集成电路的一个或更多个集成电路布线文件或理想制造过程的仿真结果进行比较来完成。
在一些实施方式中，方法400可以具有更多或更少的步骤或者可以组合多个步骤。例如，方法400可以将在步骤408检测到的缺陷(诸如图3的缺陷318)储存到缺陷数据库。
图5是根据本公开的用于生成工艺制程敏感图形的方法500的示例。方法500可以相对于特定电路(或集成电路或“DIE”)设计来执行，诸如客户的电路设计。在步骤502，测试图形被用于帮助生成工艺制程敏感图形(诸如经由图4的步骤402)。测试图形可以包括但不限于先前识别的测试图形的列表。先前识别的测试图形可以基于对集成电路生产线上的集成电路的当前制作过程的监控。先前识别的测试图形的列表可以另外或替代地基于制造过程的知识或与制造过程有关的信息而被识别。测试图形还可以包括专门设计的测试图形，其可以是客户特定的或者基于关于制作过程的已知信息而专门设计的。
在步骤504，利用先前的过程知识和信息来帮助生成工艺制程敏感图形(诸如经由图4的步骤402)。例如，工程师，诸如过程工程师、设计工程师等，可以基于类似地设计的集成电路或制作/制造过程的经验来生成潜在的工艺制程敏感图形的列表。如上所述，工艺制程敏感图形是被怀疑对制作过程中的工艺制程条件变化敏感的正被检查的集成电路的设计图形。工程师还可以基于对IC设计的分析来生成潜在的工艺制程敏感图形的列表。
在步骤506，执行在变化条件下的制造或制作过程的仿真，并且仿真信息或结果可以用于生成工艺制程敏感图形(诸如经由图4的步骤402)。可以执行所述制造过程的软件仿真，以便导出工艺制程敏感图形。仿真结果是晶片的数字表示，就像该晶片是物理制造的。仿真结果用于确定所制造的产品与集成电路或芯片的设计在一致性方面的相近程度。不同的仿真运行可以用变化的参数来执行。仿真的参数对应于过程(即，制造或制作)条件的变化。可以在不同条件下仿真不同的制造步骤。例如，但不限于，仿真运行能够仿真材料沉积、材料去除、光刻、蚀刻、退火、氧化、离子注入、扩散和其它制造过程或子过程。这些过程中的每一个或一些可以在不同的工艺制程条件下被仿真。例如，改变光刻参数可以意味着改变超轻度曝光或照射的持续时间。例如，改变蚀刻参数可以意味着将蚀刻过程改变例如±50μm。例如，如果在芯片设计的分析之后确定设计的一些区域对深度变化敏感，则可以执行使用多个深度的仿真，并且将仿真所得到的数字晶片与集成电路的设计进行比较。
在步骤508，可以执行对客户设计布线的工艺制程窗口分析，以生成工艺制程敏感图形(诸如经由图4的步骤402)。可替代地，方法500包括使用经由步骤502、504、506和508所生成的信息的任何组合来生成工艺制程敏感图形的步骤(未示出)。步骤502、504、506和508及其任何组合可以用于生成所述工艺制程敏感图形。方法500可以执行更多或更少的步骤。例如，步骤502、504、506和508中的任何一个可以被省略或改变或添加。
一旦经由步骤502提供了测试图形和/或经由步骤504提供了先前的过程知识，则在步骤510，由图形匹配模块利用这些步骤的输出，使得图形与针对各种设计的所输入信息相匹配。例如，可以组合经由步骤502和504所生成的潜在的工艺制程敏感图形，并且可以将这些潜在的工艺制程敏感图形与集成电路的当前设计进行比较，以找到导致工艺制程敏感图形的位置的潜在匹配。例如，图形匹配算法可以用于搜索针对经由步骤502和504所生成的测试图形或潜在图形(例如形状和/或边缘之间的几何关系)的集成电路的设计(诸如客户设计)。
图6是根据本公开的用于扫描所述工艺制程敏感图形以提供所述工艺制程条件参数的方法600的示例。在步骤602，从最初对被检查晶片的集成电路进行扫描的电子束系统获得高分辨率图像，诸如SEM图像。SEM图像可以包括但不限于集成电路的晶片图和图形的图像。在步骤604，获得正被检查的集成电路的布线文件，包括但不限于GDS布线文件。如在本公开中所使用的，“文件”意味着任何计算机实施的或可访问的储存机制，包括但不限于操作系统文件、数据库系统、基于网络的储存装置等。在步骤606，基于SEM图像和布线文件的比较，生成并计算工艺制程条件参数。工艺制程条件参数的生成确定了在SEM图像上制造所述图形的工艺制程条件。然后，经由步骤608，使用所生成的工艺制程条件参数来生成热点。然后利用所生成的热点(或潜在缺陷)来生成关注区域。
图7是根据本公开的用于使用工艺制程条件参数确定关注区域的方法700的示例。在步骤702，所述方法700获得使用所生成的工艺制程敏感图形生成的工艺制程条件参数(诸如经由图6的步骤606)。在步骤704，获得正被检查的集成电路的布线文件，包括但不限于GDS布线文件。在步骤706，所述方法700使用分别经由步骤702和704所获得的工艺制程条件参数和布线文件来预测潜在的热点(即，潜在的缺陷)。在步骤708，使用预测的热点或潜在缺陷生成关注区域。所述方法700然后可以基于所生成的关注区域来生成配置方案。
图8示出了根据本公开的用于检测集成电路的缺陷的方法800。方法800包括经由步骤802生成集成电路的工艺制程敏感图形，经由步骤804使用高分辨率系统(包括但不限于电子束系统)扫描工艺制程敏感图形以提供集成电路的工艺制程条件参数，经由步骤806使用工艺制程条件参数来确定集成电路的关注或关心区域，以及经由步骤808使用高分辨率系统来扫描关注区域以检测集成电路的至少一个缺陷。
方法800可以包括监控集成电路生产线上的集成电路的制作过程，其中工艺制程敏感图形对制作过程中的工艺制程变化(工艺制程条件变化)敏感。在实施方式中，所述生成工艺制程敏感图形的步骤包括使用设计测试图形和图形匹配算法来搜索集成电路的设计以生成工艺制程敏感图形，其中所述设计测试图形从制作过程和先前制作过程中的任何一个生成。所述生成工艺制程敏感图形还可以包括对集成电路的设计执行工艺制程窗口分析以生成工艺制程敏感图形。
在实施方式中，扫描所述工艺制程敏感图形的步骤包括使用工艺制程敏感图形生成集成电路的第一组扫描元件显微镜(SEM)图像，以及使用第一组SEM图像和集成电路的布线文件(包括但不限于图形设计标准(GDS)布线文件)来确定工艺制程条件参数。在实施方式中，扫描所述关注区域包括使用关注区域生成集成电路的第二组扫描电子显微镜(SEM)图像，并且将第二组SEM图像与集成电路的参考图像和布线文件中的任何一个进行比较以检测至少一个缺陷。
在实施方式中，确定所述关注区域的步骤包括使用包括集成电路的布线文件和工艺制程条件参数的信息来预测潜在缺陷或热点(或包括热点的温点)，并且使用所预测的潜在缺陷来确定关注区域。方法800还包括将缺陷储存在数据库中，并且更新信息以包括已经检测到的缺陷，以连续地更新预测潜在缺陷的步骤。
可以在功能块部件和各种处理步骤方面描述本文的实施方式。所披露的过程和序列可以单独或以任何组合来执行。功能块可以由执行指定功能的任意数量的硬件和/或软件部件来实现。例如，所描述的实施方式可以采用各种集成电路部件，例如存储器元件、处理元件、逻辑元件、查找表等，其可以在一个或更多个微处理器或其他控制装置的控制下执行各种功能。类似地，在使用软件编程或软件元件来实施所描述的实施方式的元件的情况下，可以利用诸如C、C++、Java、汇编程序等的任何编程或脚本语言来实施本公开，其中利用数据结构、对象、过程、例程或其它编程元件的任何组合来实施各种算法。功能方面可以在一个或更多个处理器上执行的算法中实施。此外，本公开的实施方式可以采用任意数量的用于电子器件配置、信号处理和/或控制、数据处理等的常规技术。
上述公开内容的方面或部分方面可以采取可从例如计算机可用或计算机可读介质访问的计算机程序产品的形式。计算机可用或计算机可读介质可以是任何装置，其可以例如有形地包含、储存、通信或传输由任何处理器使用或与任何处理器结合使用的程序或数据结构。介质可以是例如电子、磁、光学、电磁或半导体器件。其它合适的介质也是可利用的。这种计算机可用或计算机可读介质可以被称为非暂时性存储器或介质，并且可以包括RAM或其他易失性存储器或可以随时间变化的储存装置。除非另外指明，否则本文所述设备的存储器不必在物理上被该设备包含，而是可以由该设备远程访问的存储器，并且不必与该设备可能在物理上包含的其它存储器邻接。
本文使用词语“示例”意味着充当示例、实例或说明。本文描述为“示例”的任何方面或设计不是必须解释为比其它方面或设计优选或有利。相反，使用词语“示例”旨在以具体方式呈现构思。如本申请中所使用的，术语“或”旨在意味着包含性的“或”而不是排他性的“或”。也就是说，除非另外指明，或从情境中清楚，“X包括A或B”旨在意味着任何自然的包含性排列。换言之，如果X包括A；X包括B；或者X包括A和B两者，则在任何前述实例下满足“X包括A或B”。另外，除非另外指明或从情境中清楚地指出为单数形式，否则本申请和所附权利要求中使用的冠词“一”和“一个”通常应解释为表示“一个或更多个”。此外，除非如此描述，否则全文使用的术语“一方面”或”一个方面”不旨在意味着相同的实施方式或方面。
本文所示和所描述的特定方面是本公开的说明性示例，并且不旨在以任何方式限制本公开的范围。为了简洁起见，可以不详细描述常规的电子设备、控制系统、软件开发和系统的其它功能方面(以及系统的单个操作部件的部件)。此外，在所呈现的各个附图中示出的连接线或连接器旨在表示各个元件之间的示例性功能关系和/或物理或逻辑联接。在实际装置中可以存在许多替换或附加的功能关系、物理连接或逻辑连接。
本文使用的“包括”或“具有”及其变型意味着包括其后列出的项及其等同物以及附加项。除非另外指定或限制，否则术语“安装”、“连接”、“支撑”和“联接”及其变型被广泛地使用，并且涵盖直接和间接安装、连接、支撑和联接。此外，“连接的”和“联接的”不限于物理或机械连接或联接。
在描述本公开的情境中(尤其是在所附权利要求的情境中)使用的术语“一”和“一个”和“该”以及类似指示语应当被解释为覆盖单数和复数两者。此外，除非本文另外指出，否则本文中列举的数值范围仅旨在用作单独地提到落在该范围内的每个单独值的速记方法，并且每个单独值被合并入说明书中如同其在本文中单独列举一般。最后，除非在此另外指出或另外明显与情境矛盾，否则本文所描述的所有方法的步骤可以按任何适当的顺序执行。除非另外声明，否则本文提供的任何和所有示例或示例性语言(例如，“诸如”)的使用仅旨在更好地说明本公开，而不是对本公开的范围施加限制。
已经描述了上述实施方式以便允许容易地理解本公开，并且不限制本公开。相反，本公开旨在覆盖包括在所附权利要求的范围内的各种修改和等效布置，该范围符合最宽泛的解释，以便包含法律所允许的所有这样的修改和等效结构。
Claims (19)
1.一种用于检测集成电路的缺陷的方法，所述方法包括：
生成集成电路的工艺制程敏感图形；
使用高分辨率系统扫描所述工艺制程敏感图形以提供所述集成电路的工艺制程条件参数；
使用所述工艺制程条件参数确定所述集成电路的关注区域；和
使用所述高分辨率系统扫描所述关注区域以检测所述集成电路的至少一个缺陷；
其中，所述高分辨率系统是电子束系统；
电子束系统生成与关注区域相关联的集成电路的第二组扫描电子显微镜图像；
将第二组扫描电子显微镜图像与参考扫描电子显微镜图像和/或芯片设计进行比较，以检测实际缺陷；
与芯片设计的比较通过将第二组扫描电子显微镜图像与从数据库或经由机器学习技术获得的集成电路的所述芯片设计或多个芯片设计的一个或更多个参考图像进行比较来完成；或，
与芯片设计的比较通过将第二组扫描电子显微镜图像与正被检查的集成电路的一个或更多个集成电路布线文件或理想制造过程的仿真结果进行比较来完成。
2.根据权利要求1所述的方法，还包括：
在集成电路生产线上监控所述集成电路的制作过程，其中所述工艺制程敏感图形对所述制作过程中的工艺制程变化敏感。
3.根据权利要求2所述的方法，其中，生成所述工艺制程敏感图形包括：
使用设计测试图形和图形匹配算法来搜索所述集成电路的设计以生成所述工艺制程敏感图形，其中从所述制作过程和先前制作过程中的任何一个生成所述设计测试图形。
4.根据权利要求3所述的方法，其中，生成所述工艺制程敏感图形还包括：
对所述集成电路的设计执行工艺制程窗口分析以生成所述工艺制程敏感图形。
5.根据权利要求1所述的方法，其中，扫描所述工艺制程敏感图形包括：
使用所述工艺制程敏感图形生成所述集成电路的第一组扫描电子显微镜图像；和
使用所述第一组扫描电子显微镜图像和所述集成电路的布线文件确定所述工艺制程条件参数。
6.根据权利要求1所述的方法，其中，扫描所述关注区域包括：
使用所述关注区域生成所述集成电路的第二组扫描电子显微镜图像；和
将所述第二组扫描电子显微镜图像与所述集成电路的参考图像和布线文件中的任何一个进行比较以检测至少一个缺陷。
7.根据权利要求6所述的方法，其中，确定所述关注区域包括：
使用包括所述集成电路的布线文件和所述工艺制程条件参数的信息来预测潜在缺陷；和
使用所述潜在缺陷来确定所述关注区域。
8.根据权利要求7所述的方法，还包括：
将所述缺陷储存在数据库中；和
更新所述信息以包括所述缺陷，以连续地更新所述潜在缺陷的预测。
9.根据权利要求8所述的方法，其中，所述集成电路的布线文件是图形设计标准(GDS)布线文件。
10.一种用于检测集成电路的缺陷的系统，所述系统包括：
处理器；和
存储器，所述存储器包括能够由所述处理器执行的指令来用以：
生成集成电路的工艺制程敏感图形；
使用高分辨率系统扫描所述工艺制程敏感图形以提供所述集成电路的工艺制程条件参数；
使用所述工艺制程条件参数确定所述集成电路的关注区域；和
使用高分辨率系统扫描所述关注区域以检测所述集成电路的至少一个缺陷；
其中，所述高分辨率系统是电子束系统；
电子束系统生成与关注区域相关联的集成电路的第二组扫描电子显微镜图像；
将第二组扫描电子显微镜图像与参考扫描电子显微镜图像和/或芯片设计进行比较，以检测实际缺陷；
与芯片设计的比较通过将第二组扫描电子显微镜图像与从数据库或经由机器学习技术获得的集成电路的所述芯片设计或多个芯片设计的一个或更多个参考图像进行比较来完成；或，
与芯片设计的比较通过将第二组扫描电子显微镜图像与正被检查的集成电路的一个或更多个集成电路布线文件或理想制造过程的仿真结果进行比较来完成。
11.根据权利要求10所述的系统，其中，所述存储器还包括能够由所述处理器执行的指令来用以：
在集成电路生产线上监控所述集成电路的制作过程，其中所述工艺制程敏感图形对所述制作过程中的工艺制程变化敏感。
12.根据权利要求10所述的系统，其中，生成所述工艺制程敏感图形包括：
使用设计测试图形和图形匹配算法来搜索集成电路的设计以定位所述工艺制程敏感图形，其中从集成电路生产线上的集成电路的制作过程和先前制作过程中的任何一个生成所述设计测试图形。
13.根据权利要求12所述的系统，其中，生成所述工艺制程敏感图形还包括：
对所述集成电路的设计执行工艺制程窗口分析以生成所述工艺制程敏感图形。
14.根据权利要求10所述的系统，其中，扫描所述工艺制程敏感图形包括：
使用所述工艺制程敏感图形生成所述集成电路的第一组扫描电子显微镜图像；和
使用所述第一组扫描电子显微镜图像和所述集成电路的布线文件确定所述工艺制程条件参数。
15.根据权利要求10所述的系统，其中，确定所述关注区域包括：
使用包括所述集成电路的布线文件和所述工艺制程条件参数的信息来预测潜在缺陷；和
使用所述潜在缺陷来确定所述关注区域。
16.根据权利要求10所述的系统，其中，扫描所述关注区域包括：
使用所述关注区域生成所述集成电路的第二组扫描电子显微镜图像；和
将所述第二组扫描电子显微镜图像与所述集成电路的参考图像和布线文件中的任何一个进行比较以检测所述至少一个缺陷。
17.一种系统，包括：
监控装置，用于确定集成电路的工艺制程敏感图形；
扫描装置，用于使用高分辨率系统扫描所述工艺制程敏感图形以提供所述集成电路的工艺制程条件参数；
热点预测器，用于使用所述工艺制程条件参数确定所述集成电路的热点；和
所述扫描装置用于扫描所述热点以检测所述集成电路的至少一个缺陷；
其中，所述高分辨率系统是电子束系统；
电子束系统生成与关注区域相关联的集成电路的第二组扫描电子显微镜图像；
将第二组扫描电子显微镜图像与参考扫描电子显微镜图像和/或芯片设计进行比较，以检测实际缺陷；
与芯片设计的比较通过将第二组扫描电子显微镜图像与从数据库或经由机器学习技术获得的集成电路的所述芯片设计或多个芯片设计的一个或更多个参考图像进行比较来完成；或，
与芯片设计的比较通过将第二组扫描电子显微镜图像与正被检查的集成电路的一个或更多个集成电路布线文件或理想制造过程的仿真结果进行比较来完成。
18.根据权利要求17所述的系统，其中，确定所述热点包括：
使用包括所述集成电路的布线文件和所述工艺制程条件参数的信息来预测潜在缺陷；和
使用所述潜在缺陷来确定所述热点。
19.根据权利要求17所述的系统，还包括：
数据库，用于储存检测到的缺陷；和
更新机制，用于更新所述数据库以包括与所述至少一个缺陷相关的信息，从而连续地更新潜在缺陷的预测。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/419,624 | 2017-01-30 | ||
| US15/419,624 US10133838B2 (en) | 2017-01-30 | 2017-01-30 | Guided defect detection of integrated circuits |
| PCT/US2017/059024 WO2018140103A1 (en) | 2017-01-30 | 2017-10-30 | Guided defect detection of integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110325843A CN110325843A (zh) | 2019-10-11 |
| CN110325843B true CN110325843B (zh) | 2022-11-29 |
Family
ID=62978725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780085151.3A Active CN110325843B (zh) | 2017-01-30 | 2017-10-30 | 引导式集成电路缺陷检测 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10133838B2 (zh) |
| CN (1) | CN110325843B (zh) |
| WO (1) | WO2018140103A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102576687B1 (ko) * | 2016-08-15 | 2023-09-08 | 에이에스엠엘 네델란즈 비.브이. | 반도체 제조 수율을 향상시키는 방법 |
| CN108646167B (zh) * | 2018-04-27 | 2020-12-04 | 中科晶源微电子技术（北京）有限公司 | 用于半导体器件的激光辅助的电子束检测设备和方法 |
| US10545099B1 (en) * | 2018-11-07 | 2020-01-28 | Kla-Tencor Corporation | Ultra-high sensitivity hybrid inspection with full wafer coverage capability |
| CN109596639A (zh) * | 2018-11-30 | 2019-04-09 | 德淮半导体有限公司 | 缺陷检测系统及缺陷检测方法 |
| JP7482910B2 (ja) * | 2019-07-03 | 2024-05-14 | エーエスエムエル ネザーランズ ビー．ブイ． | 半導体製造プロセスにおいて堆積モデルを適用する方法 |
| US11416982B2 (en) | 2019-10-01 | 2022-08-16 | KLA Corp. | Controlling a process for inspection of a specimen |
| CN111429426B (zh) * | 2020-03-20 | 2023-06-02 | 上海集成电路研发中心有限公司 | 一种检测对象缺陷图案的提取装置、提取方法及存储介质 |
| CN112991259B (zh) * | 2021-01-29 | 2023-04-18 | 合肥晶合集成电路股份有限公司 | 一种半导体制程缺陷的检测方法及系统 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7107571B2 (en) | 1997-09-17 | 2006-09-12 | Synopsys, Inc. | Visual analysis and verification system using advanced tools |
| US6452412B1 (en) * | 1999-03-04 | 2002-09-17 | Advanced Micro Devices, Inc. | Drop-in test structure and methodology for characterizing an integrated circuit process flow and topography |
| US6174632B1 (en) * | 1999-03-05 | 2001-01-16 | Advanced Micro Devices, Inc. | Wafer defect detection method utilizing wafer with development residue attracting area |
| US6673638B1 (en) * | 2001-11-14 | 2004-01-06 | Kla-Tencor Corporation | Method and apparatus for the production of process sensitive lithographic features |
| US7052921B1 (en) * | 2004-09-03 | 2006-05-30 | Advanced Micro Devices, Inc. | System and method using in situ scatterometry to detect photoresist pattern integrity during the photolithography process |
| JP4769025B2 (ja) * | 2005-06-15 | 2011-09-07 | 株式会社日立ハイテクノロジーズ | 走査型電子顕微鏡用撮像レシピ作成装置及びその方法並びに半導体パターンの形状評価装置 |
| JP5180428B2 (ja) * | 2005-06-21 | 2013-04-10 | 株式会社日立ハイテクノロジーズ | 走査型電子顕微鏡用撮像レシピ作成装置及びその方法並びに半導体パターンの形状評価装置 |
| US8073240B2 (en) | 2007-05-07 | 2011-12-06 | Kla-Tencor Corp. | Computer-implemented methods, computer-readable media, and systems for identifying one or more optical modes of an inspection system as candidates for use in inspection of a layer of a wafer |
| KR101448971B1 (ko) * | 2007-08-20 | 2014-10-13 | 케이엘에이-텐코어 코오포레이션 | 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 |
| US20100332206A1 (en) | 2009-06-25 | 2010-12-30 | Iyun Leu | Method for simulating leakage distribution of integrated circuit design |
| US8559001B2 (en) | 2010-01-11 | 2013-10-15 | Kla-Tencor Corporation | Inspection guided overlay metrology |
| EP2378548A1 (en) * | 2010-04-19 | 2011-10-19 | Nanda Technologies GmbH | Methods of processing and inspecting semiconductor substrates |
| US9401016B2 (en) * | 2014-05-12 | 2016-07-26 | Kla-Tencor Corp. | Using high resolution full die image data for inspection |
-
2017
- 2017-01-30 US US15/419,624 patent/US10133838B2/en active Active
- 2017-10-30 WO PCT/US2017/059024 patent/WO2018140103A1/en active Application Filing
- 2017-10-30 CN CN201780085151.3A patent/CN110325843B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20180218090A1 (en) | 2018-08-02 |
| CN110325843A (zh) | 2019-10-11 |
| US10133838B2 (en) | 2018-11-20 |
| WO2018140103A1 (en) | 2018-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110325843B (zh) | 引导式集成电路缺陷检测 | |
| US10628935B2 (en) | Method and system for identifying defects of integrated circuits | |
| CN110770886B (zh) | 用于使用半导体制造工艺中的深度学习预测缺陷及临界尺寸的系统及方法 | |
| CN110291384B (zh) | 用于集成电路的缺陷预测的方法和系统 | |
| US10565702B2 (en) | Dynamic updates for the inspection of integrated circuits | |
| US11119060B2 (en) | Defect location accuracy using shape based grouping guided defect centering | |
| KR20210118953A (ko) | 테스트 이미지 대 설계물의 정렬을 위한 설계물 파일 선택 | |
| CN110660694B (zh) | 基于系统缺陷的半导体晶片的引导式检验 | |
| CN110582842B (zh) | 依据光学检验结果进行计量导引检验样品成形 | |
| TW202227838A (zh) | 半導體試樣的電屬性的預測 | |
| TW202146884A (zh) | 檢查樣本的方法和其系統 | |
| WO2019006222A1 (en) | SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS | |
| KR20200038314A (ko) | 설계 임계성 분석이 증대된 프로세스 윈도우 검정 샘플링 | |
| JP7454057B2 (ja) | 試料の試験のための欠陥位置の決定 | |
| US11443420B2 (en) | Generating a metrology recipe usable for examination of a semiconductor specimen | |
| CN110741466B (zh) | 基于扰乱点图的宽带等离子检验 | |
| TW202236460A (zh) | 基於參考圖像來決定樣本中的缺陷和／或邊緣粗糙度 | |
| WO2022093308A1 (en) | Method of manufacturing a semiconductor device and process control system for a semiconductor manufacturing assembly | |
| CN116209895A (zh) | 基于可解释深度学习的缺陷检测及分类 | |
| WO2007017942A1 (ja) | 測定箇所選択支援装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100176 building 12, yard 156, Jinghai 4th Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing Patentee after: Dongfang Jingyuan Microelectronics Technology (Beijing) Co.,Ltd. Address before: 100176 building 12, yard 156, Jinghai 4th Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing Patentee before: DONGFANG JINGYUAN ELECTRON Ltd. |
|
| CP01 | Change in the name or title of a patent holder |