CN110291384B - 用于集成电路的缺陷预测的方法和系统 - Google Patents

用于集成电路的缺陷预测的方法和系统 Download PDF

Info

Publication number
CN110291384B
CN110291384B CN201780085129.9A CN201780085129A CN110291384B CN 110291384 B CN110291384 B CN 110291384B CN 201780085129 A CN201780085129 A CN 201780085129A CN 110291384 B CN110291384 B CN 110291384B
Authority
CN
China
Prior art keywords
data
integrated circuit
region
defect prediction
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780085129.9A
Other languages
English (en)
Other versions
CN110291384A (zh
Inventor
俞宗强
林杰
张兆礼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongfang Jingyuan Electron Ltd
Original Assignee
Dongfang Jingyuan Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongfang Jingyuan Electron Ltd filed Critical Dongfang Jingyuan Electron Ltd
Publication of CN110291384A publication Critical patent/CN110291384A/zh
Application granted granted Critical
Publication of CN110291384B publication Critical patent/CN110291384B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

提供了用于缺陷预测的方法和系统。该方法包括:接收集成电路(IC)的特征数据和与该集成电路相关联的生产过程的工艺制程条件数据;和使用所述特征数据、所述工艺制程条件数据、和缺陷预测技术来确定与该集成电路相关联的关注区域,其中该关注区域包括潜在缺陷并且被高分辨率检查系统检查。基于所提供的方法和系统,当正在制造被检查的集成电路时,可以生成包括实际工艺制程条件的关注区域,并且可以实现快速且高分辨率的集成电路缺陷检查系统。

Description

用于集成电路的缺陷预测的方法和系统
技术领域
本公开涉及集成电路,且更具体地,涉及用于集成电路的缺陷预测的方法和系统。
背景技术
集成电路(IC)的制造是在诸如晶片的衬底上执行的多步骤过程。通常在每个晶片上制成多个集成电路,并且每个IC可以被称为“DIE”(或管芯)。“DIE”检查是制造过程的一个步骤。检查系统能够检测在制造过程期间发生的缺陷。光学晶片检查系统已经通常用于晶片和/或“DIE”检查。
发明内容
本公开披露了用于集成电路的缺陷预测的方法和系统的方面、特征、元件和实施方式。
在第一方面,提供了一种用于缺陷预测的方法。该方法包括:接收集成电路(IC)的特征数据和与IC相关联的生产过程的工艺制程条件数据;以及使用所述特征数据、所述工艺制程条件数据和缺陷预测技术来确定与IC相关联的关注区域,其中所述关注区域包括潜在缺陷并被高分辨率检查系统检查。
可选地,该方法还包括:接收包括IC的布线的设计数据;以及使用设计数据执行光刻仿真以确定特征数据。特征数据包括从设计数据确定的多边形、从多边形确定的渲染图像和从渲染图像确定的经处理图像中的任一个。工艺制程条件数据包括生产过程的聚焦条件和生产过程的剂量条件中的任一个,并且缺陷预测技术包括与聚焦条件相关联的参数、与剂量条件相关联的参数、与蚀刻相关联的参数、和与化学机械平坦化(CMP)相关联的参数中的任一个。高分辨率检测系统包括电子束检测系统。该方法还包括:由高分辨率检查系统通过检查关注区域来确定检查结果;以及基于该检查结果更新缺陷预测技术的参数。该方法进一步包括:接收测试特征数据和测试工艺制程条件数据,所述测试特征数据和测试工艺制程条件数据两者与有缺陷的IC区域和无缺陷的IC区域相关联,其中有缺陷的IC区域包括由高分辨率检查系统确定的缺陷,而无缺陷的IC区域不包括缺陷;以及基于该测试特征数据与该测试工艺制程条件数据,确定缺陷预测技术的参数。存储器被配置为储存其他指令,所述其他指令当被处理器执行时变得可通过处理器操作以:接收包括IC的布线的设计数据;以及使用设计数据执行光刻仿真以确定特征数据。
在第二方面,提供了一种用于缺陷预测的系统,包括处理器和联接到该处理器的存储器。该存储器包括指令,所述指令能够由处理器执行以接收集成电路(IC)的特征数据和与IC相关联的生产过程的工艺制程条件数据,并使用特征数据、工艺制程条件数据和缺陷预测技术来确定与IC相关联的关注区域,其中关注区域包括潜在缺陷并被高分辨率检查系统检查。
可选地,特征数据包括从设计数据确定的多边形、从多边形确定的渲染图像和从渲染图像确定的经处理图像中的任一个。工艺制程条件数据包括生产过程的聚焦条件和生产过程的剂量条件中的任一个,并且缺陷预测技术包括与聚焦条件相关联的参数、与剂量条件相关联的参数、与蚀刻相关联的参数、和与化学机械平坦化(CMP)相关联的参数中的任一个。
可选地,存储器被配置为储存其他指令,所述其他指令当被处理器执行时变得可通过处理器操作以:由高分辨率检查系统通过检查关注区域来确定检查结果;以及基于检查结果更新缺陷预测技术的参数。存储器被配置为存储其他指令,所述其他指令当被处理器执行时变得可通过处理器操作以:接收测试特征数据和测试工艺制程条件数据,所述测试特征数据和所述测试工艺制程条件数据两者与有缺陷的IC区域和无缺陷的IC区域相关联,其中所述有缺陷的IC区域包括由所述高分辨率检查系统确定的缺陷,而所述无缺陷的IC区域不包括缺陷;以及基于测试特征数据和测试工艺制程条件数据确定缺陷预测技术的参数。
在第三方面,提供了一种用于缺陷预测的非暂时性计算机可读存储介质,所述非暂时性计算机可读存储介质包括可运行指令,所述指令当由处理器执行时促成操作的执行。所述操作包括:在与集成电路(IC)相关联的生产过程期间,接收IC的特征数据和生产过程的工艺制程条件数据;以及在生产过程期间,使用特征数据、工艺制程条件数据和缺陷预测技术来确定与IC相关联的关注区域,其中关注区域包括潜在缺陷并且被高分辨率检查系统所检查。
可选地,所述计算机可读介质还包括其他指令,所述其他指令用于:接收包括IC的布线的设计数据;以及使用设计数据执行光刻仿真以确定特征数据。该计算机可读介质还包括用于执行以下操作更的指令:由高分辨率检查系统通过检查关注区域来确定检查结果;以及基于检查结果更新缺陷预测技术的参数。该计算机可读介质还包括执行以下操作的指令:接收测试特征数据和测试工艺制程条件数据,所述测试特征数据和所述测试工艺制程条件数据两者都与有缺陷的IC区域和无缺陷的IC区域相关联,其中有缺陷的IC区域包括由高分辨率检查系统确定的缺陷,而无缺陷的IC区域不包括缺陷;以及基于该测试特征数据与该测试工艺制程条件数据确定缺陷预测技术的参数。
可选地,特征数据包括从设计数据确定的多边形、从多边形确定的渲染图像、和从渲染图像确定的经处理图像中的任一个。工艺制程条件数据包括生产过程的聚焦条件和生产过程的剂量条件中的任一个,并且缺陷预测技术包括与聚焦条件相关联的参数、与剂量条件相关联的参数、与蚀刻相关联的参数、和与化学机械平坦化(CMP)相关联的参数中的任一个。高分辨率检测系统包括电子束检测系统。
附图说明
当结合附图阅读时,从以下详细描述中可以最好地理解本公开。要强调的是,根据惯例,附图的各种特征不是按比例绘制的。相反,为了清楚起见,各种特征的尺寸被任意地放大或缩小。
图1是根据本公开的实施方式的用于缺陷预测的示例性系统的框图。
图2是根据本公开的实施方式的缺陷预测的操作的示例。
图3是根据本公开的实施方式的用于缺陷检查的系统的示例。
图4是根据本公开的实施方式的用于缺陷预测的方法的示例性过程的流程图。
图5是根据本公开的实施方式的用于缺陷预测的方法的另一示例性过程的流程图。
图6是根据本公开的实施方式的用于改进缺陷预测的方法的示例性过程的流程图。
图7是根据本公开的实施方式的用于改进缺陷预测的方法的另一示例性过程的流程图。
图8是根据本公开的实施方式的用于初始化缺陷预测的方法的示例性过程的流程图。
图9是根据本公开的实施方式的用于初始化缺陷预测的方法的另一示例性过程的流程图。
图10是根据本公开的实施方式的缺陷预测方法。
具体实施方式
微芯片器件的制造不断地试图使更小尺寸的元件在目标晶片上实现更高密度的集成电路(IC)设计。晶片,也称为衬底,是用于制造集成电路的半导体材料的薄片。例如,在微芯片半导体制造中,对于逻辑电路和阵列(例如,鳍式场效应管(FinFET)、动态随机存取存储器(DRAM)、3D NAND等)的特征,现在存在对10纳米(nm)分辨率和超过10纳米的分辨率的需求。制造集成电路(IC)的过程涉及若干阶段,包括设计阶段、制造阶段和检查阶段。在检查阶段期间,检查在制造阶段期间所制造的IC的潜在缺陷。检查的结果能够用于改进或调整设计、制造、和检查阶段、以及其任何组合。
检测这种器件中的缺陷和/或小尺寸的缺陷在半导体制造设施中是一个挑战。常规的高处理量检查系统(例如光学检查系统)缺乏例如在所制造的器件中发现缺陷(例如物理缺陷)的分辨率。如此,光学检查系统不适于检测尺寸低于它们的光学分辨率的缺陷。另一方面,高分辨率检查系统,诸如电子束(e-beam或EBEAM)系统,能够检测这样的缺陷。一种高分辨率检查系统使用短波长电磁或粒子束来检查缺陷。例如,短波长电磁或粒子束可以包括但不限于紫外束、极紫外束、X射线束或电子束。然而,电子束系统具有低处理量。如此,用于集成电路的生产线(或流水线/在线)缺陷检查的电子束系统的适用性和适当性/适合性受到限制。例如,可能需要一周或更长时间来使用电子束系统完全扫描单个集成电路或“DIE”。如此,在IC设计过程中或离线检查和复查过程中,而不是在线生产系统中,常规地使用电子束系统。
利用电子束系统检查晶片的区域通常包括束偏转操作和台移动操作。台移动操作是花费不可忽略的时间量的机械操作。在本公开中,“晶片”可以指晶片、掩模版或任何待检查的样品。待由电子束系统检查的晶片或“DIE”的区域通常在配置方案文件中指定。
一种增加电子束系统的处理量的方法是产生晶片的“关注区域”(或换言之,提供“缺陷预测”)并且引导电子束系统扫描所述关注区域。关注区域是受检查晶片的怀疑包含至少一个缺陷或“热点”(HotSpot)的区域。如本文所使用,“热点”可指潜在缺陷。配置方案文件可以包括多个关注区域,以及尤其是所述多个关注区域的坐标。电子束系统通常按照配置方案文件中指定的顺序从一个关注区域移动到下一个关注区域。如果下一个待检查的关注区域在电子束系统的视场(FOV)内,则执行束偏转操作以便扫描下一个扫描区域。如果下一个关注区域不在FOV内,则执行台移动操作。
存在着几种常规的方法来生成关注区域。一种方法(“基于OPC模型的仿真方法”)是基于利用模型对IC或“芯片”(例如,“DIE”)的仿真。可以使用OPC模型(用于光学邻近校正的模型)来执行仿真。OPC模型在特定的光刻过程上被校准。基于OPC模型的仿真将OPC模型应用于IC的设计数据,并且仿真所述IC在晶片上的图形轮廓。设计数据包括IC的设计布线信息,并且可以是呈图形设计标准布线或图形设计系统/流(GDS)文件的形式。基于OPC模型的仿真可以在一组工艺制程条件或工艺制程条件参数下执行。工艺制程条件包括聚焦的条件(或“聚焦条件”)和剂量的条件(或“剂量条件”)。焦点是沿着光轴测量的光学系统的聚焦位置。剂量(或“曝光剂量”)是晶片的表面区域(例如,光刻胶区域)在被光刻曝光系统曝光时所受到的能量的量。在基于OPC模型的仿真之后,将IC的仿真图形轮廓与IC的布线信息进行比较。仿真图形与布线信息的偏差被生成为比较结果。当偏差高于特定阈值时,确定了怀疑的或潜在的缺陷,并且生成包含该潜在缺陷的关注区域以用于随后的检查。所生成的关注区域与在仿真中使用的所述组工艺制程条件相关联。
基于OPC模型的仿真方法具有一些挑战。
基于OPC模型的仿真方法的挑战在于:OPC模型根据临界尺寸(CD)量测/测量数据来构建和/或校准。CD是指在晶片的表面上方的某一高度处所测量的图形的印刷特征的大小(例如,线宽或特征宽度)。基于OPC模型的仿真方法的挑战在于:为了提高关注区域的生成精度,需要大量的高品质量测数据。收集所需的高品质量测数据可能是昂贵、耗时且劳动密集的。而且,高品质量测数据仅能在接近最佳的工艺制程条件下获得。然而,缺陷通常在偏离最佳(或非最佳)的工艺制程条件下发生,这导致量测数据有噪声或不可靠。因此,在接近最佳的工艺制程条件下所构建的OPC模型需要外推以生成在偏离最佳的工艺制程条件下的关注区域。外推需要额外的鉴定过程。此外,CD量测数据和缺陷可以具有不同的特征。因而,使用从CD量测数据校准的OPC模型生成关注区域是一种间接方法。
基于OPC模型的仿真方法的另一个挑战在于:OPC模型主要被构建以用于仿真光刻过程,其中所述光刻过程仅仅是IC的图形形成(或“图形印刷”)中的中间步骤。图形形成还包括化学机械平坦化(CMP)过程和/或蚀刻过程,并且蚀刻过程和/或CMP过程之后的缺陷是非常令人感兴趣的。难以构建考虑蚀刻过程和CMP过程的影响的高品质OPC模型。
基于OPC模型的仿真方法的另一个挑战在于:在线生产过程中(例如,在生产线中)的实际聚焦和剂量条件不是先验的,因而所述聚焦和剂量条件不能用作仿真中的已知工艺制程条件。为了应对这一点,通常在不同焦点和剂量的组合或网格下执行仿真。一方面,需要大尺寸网格来包括或覆盖实际的聚焦和剂量条件,从而产生大量的仿真。然而,可能发生的是,由于在焦点和剂量的一些组合下确定没有潜在缺陷,则可能发生的情况是许多仿真不会产生关注区域,或者焦点和剂量的许多组合实际上在制造期间不会发生。另一方面,由于生产机器的可变性,在线生产过程中的焦点和剂量的实际值与仿真中使用的焦点和剂量的值不同。因而,使用基于OPC模型的仿真方法生成关注区域固有地是不准确的。
基于OPC模型的仿真方法的另一个挑战在于:准备合格的OPC模型花费大量的时间,并且一旦OPC模型合格,该OPC模型就是固定的或不可改变的。OPC模型通常在被应用于仿真中之前被校准且合格,并且在构建OPC模型之前收集量测数据。然而,当新的量测数据变得可用时,合格的OPC模型无法使用新的量测数据来改善或发展其本身。为了使用新的量测数据来发展OPC模型以生成关注区域,需要构建新的数据集,并且需要重新开始OPC模型构建的新循环。
另一种生成关注区域的常规方法(“基于设计的方法”)基于IC的设计布线信息。在对于图形形成的难度所进行的研究期间,发现在特定制造过程中的一些工艺制程条件下,某些设计图形比其它设计图形更难制造。基于设计的方法可以开发“缺陷预测模型”,以在特定的工艺制程条件下基于具有较高图形形成难度的图形来生成关注区域。
基于设计的方法也具有一些挑战。
基于设计的方法的挑战在于:该方法未能适当地考虑由分辨率增强技术(RET)操作所导致的影响。RET(例如,OPC)操作是在将设计数据输入到生产线之前对IC的所有设计布线信息执行的步骤。RET操作的品质对最终的图形形成品质具有直接的影响。
基于设计的方法的另一个挑战在于:该方法无法适当地考虑生产机器的工艺制程可变性或工艺制程条件变化。生产机器的工艺制程可变性在大批量生产期间会直接导致系统性缺陷。工艺制程可变性对图形形成的品质具有直接影响。在最佳工艺制程条件下以高品质印刷在晶片上的图形由于生产机器的工艺制程可变性(例如,生产条件的小漂移)可能会以差的品质被印刷。在IC制造期间,许多工艺制程条件变化可以被映射到聚焦和/或剂量的条件变化。为了包括聚焦和剂量的不同条件,基于设计的方法需要不同的缺陷预测模型。
本公开提供了用于关注区域生成或缺陷预测以使用高分辨率检查系统来检查IC的新方法和系统。本公开的实施方式提供了对半导体检查机器(例如,电子束系统)、工艺制程和计算机系统的技术改进,例如,涉及所制造或制作的半导体IC的检查的那些半导体机器和计算机系统。根据本公开的实施方式,可以使用IC的设计数据基于全芯片光刻仿真(“全仿真”)的输出来为IC生成关注区域。通过在全仿真的输出上应用缺陷预测技术或缺陷预测模型,可以获得IC中的潜在缺陷或热点。然后,可以基于潜在缺陷生成所述关注区域。因而,本公开的实施方式可在检查集成电路的缺陷的方式中引入新的且有效的改进。
虽然已经结合某些实施例和实施方式描述了本公开,但是应当理解,本公开不限于所披露的实施例,而是相反,本公开旨在覆盖被包括在所附权利要求书的范围内的各种修改和等同布置,权利要求书的范围将被给予最宽泛的解释,以便包含法律所允许的所有这样的修改和等同结构。
另外,虽然本公开涉及电子束扫描机器或高分辨率电子束扫描机器,但是应当理解,可以使用任何类型的扫描机器(诸如以具有低处理量的高分辨率扫描机器为例)来实施本文的教导。例如,高分辨率扫描机器可以基于高分辨率光学检查工具。又例如,高分辨率检查机器可以基于紫外线、极紫外线、X射线、带电粒子或中性粒子。
为了更详细地描述一些实施方式,参考以下附图。
图1是根据本公开的实施方式的用于缺陷预测的系统100的框图。系统100可以包括诸如计算装置这样的设备,其可以由一个或更多个计算机的任何配置来实现,所述计算机诸如微型计算机、大型计算机、超级计算机、通用计算机、专用/专属计算机、集成计算机、数据库计算机、远程服务器计算机、个人计算机、或由计算服务提供商(例如,web主机)或云服务提供商所提供的计算服务。在一些实施方式中,计算装置可以实施为处于不同地理位置处并且能够或不能诸如通过网络彼此通信的多组计算机的形式。尽管某些操作可以由多个计算机共享,但是在一些实施方式中,不同的计算机被分配不同的操作。在一些实施方式中,系统100可以使用具有计算机程序的通用计算机/处理器来实现,当执行该计算机程序时,执行本文描述的相应方法、算法和/或指令中的任何一个。另外,或者可替代地,例如,可以利用专用计算机/处理器,其可以包含用于执行本文描述的任何方法、算法或指令的专用硬件。
系统100可以具有包括处理器102和存储器104的硬件的内部配置。处理器102可以是能够操纵或处理信息的任何类型的一个或更多个器件。在一些实施方式中,处理器102可以包括中央处理器(例如,中央处理单元或CPU)。在一些实施方案中,处理器102可包含图形处理器(例如,图形处理单元或GPU)。尽管这里的示例可以利用所示的单个处理器来实践,但是使用多于一个处理器可以实现速度和效率方面的优点。例如,处理器102可以分布跨越/遍及多个机器或设备(每个机器或装置具有一个或更多个处理器),这些机器或设备可以直接联接或连接跨越局域网或其它网络。存储器104可以是能够存储可由处理器(例如,经由总线)访问的代码和数据的任何瞬态或非瞬态器件或多个瞬态或非瞬态器件。例如,存储器104可以由处理器102经由总线112访问。尽管示出了单个总线112,但是可以利用多个总线。本文的存储器104可以是随机存取存储器器件(RAM)、只读存储器器件(ROM)、光盘/磁盘、硬盘驱动器、固态驱动器、闪存驱动器、安全数字(SD)卡、记忆棒、紧凑式闪存(CF)卡、或任何适当类型的储存器件的任何组合。在一些实施方式中,存储器104可以分布跨越多个机器或装置,诸如基于网络的存储器或基于云的存储器。存储器104可以包括数据1042、操作系统1046和应用1044。数据1042可以是用于处理的任何数据(例如,计算机化的数据文件或数据库记录)。应用1044可以包括允许处理器102实施指令以生成用于执行以下描述中的方法的功能的控制信号的程序。
在一些实施方案中,除了处理器102和存储器104之外,系统100还可包含辅助、额外或外部储存器件106。当存在时,储存器件106可以在存在高处理要求时提供额外的存储器。辅助储存器件106可以是任何合适的非瞬态计算机可读介质形式的储存器件,诸如存储卡、硬盘驱动器、固态驱动器、闪存驱动器或光学驱动器。此外,储存器件106可以是系统100的部件,或者可以是经由网络访问的共享器件。在一些实施方式中,应用1044可以全部或部分地存储在储存器件106中,并且根据处理的需要被加载到存储器104中。例如,储存器件106可以是数据库。
在一些实施方式中,除了处理器102和存储器104之外,系统100还可以包括输出装置108。输出装置108可以用各种方式实现,例如,它可以是可联接到系统100并被配置成显示图形数据的渲染的显示器。输出装置108可以是向用户传输视觉、听觉或触觉信号的任何装置,诸如显示器、触敏装置(例如,触摸屏)、扬声器、耳机、发光二极管(LED)指示器、或振动马达。如果输出装置108是显示器,例如,它可以是液晶显示器(LCD)、阴极射线管(CRT)或能够向个人提供可见输出的任何其它输出装置。在一些情况下,输出装置还可以用作输入装置——例如被配置用以接收基于触摸的输入的触摸屏显示器。
输出装置108可以替代地或附加地由用于发送信号和/或数据的通信装置形成。例如,输出装置108可以包括用于将信号或数据从系统100发送到另一装置的有线装置。对于另一示例,输出装置108可以包括使用与无线接收机兼容的协议来将信号从系统100发送到另一装置的无线发射机。
在一些实施方式中,除了处理器102和存储器104,系统100还可以包括输入装置110。输入装置110可以用各种方式实现,诸如键盘、数字键盘、鼠标、轨迹球、麦克风、触敏装置(例如,触摸屏)、传感器或手势敏感输入装置。不需要用户干预的任何类型的输入装置也是可能的。例如,输入装置110可以是通信装置,诸如根据用于接收信号的任何无线协议操作的无线接收机。输入装置110可以例如经由总线112向系统100输出指示输入的信号或数据。
在一些实施方式中,除了处理器102和存储器104,系统100可以可选地包括通信装置114以与另一装置通信。可选地,通信可以经由网络116。网络116可以是任何组合的任何适当类型的一个或更多个通信网络,包括但不限于使用蓝牙通信、红外通信、近场连接(NFC)、无线网络、有线网络、局域网(LAN)、广域网(WAN)、虚拟专用网络(VPN)、蜂窝数据网络和因特网的网络。通信装置114可以用各种方式实现,诸如应答器/收发器装置、调制解调器、路由器、网关、电路、芯片、有线网络适配器、无线网络适配器、蓝牙适配器、红外适配器、NFC适配器、蜂窝网络芯片、或使用总线112联接到系统100以提供与网络116的通信功能的任何组合的任何合适类型的装置。
系统100可以与晶片或掩模版高分辨率检查装备相通信。例如,系统100可以联接到一个或更多个晶片或掩模版检查设备,诸如电子束系统或光学系统,其被配置成生成晶片或掩模版检查结果。
系统100(以及存储在其上和/或由其执行的算法、方法、指令等)可以用硬件来实现,包括例如知识产权(IP)核、专用集成电路(ASIC)、可编程逻辑阵列、光学处理器、可编程逻辑控制器、微代码、固件、微控制器、服务器、微处理器、数字信号处理器或任何其它合适的电路。在本公开中,术语“处理器”应当被理解为包括任何前述的单独或组合的内容。术语“信号”、“数据”和“信息”可互换使用。此外,系统100的部分不必以相同的方式实现。
图2是根据本公开的实施方式的用于热点预测检查的操作200的示例。操作200示出了集成电路202(例如“DIE”)的制造过程和/或设计过程。在操作200期间分析所述集成电路202以确定热点206(即,图2的集成电路202上的黑色圆圈)。热点涉及设计图形,当在不合意或不期望的制造工艺制程条件(即,工艺制程条件变化或工艺制程可变性)下制造时,该设计图形可引起“DIE”不能操作或导致“DIE”内的实际缺陷,该缺陷影响“DIE”的整体性能。不合意或不期望的制造工艺制程条件是偏离理想工艺制程条件的制造条件。在理想的工艺制程条件下所制造的IC表现出最小的缺陷或没有缺陷。
在操作200中,由包括但不限于电子束(e-beam)系统的高分辨率系统来扫描由检查过程检查的晶片204,以获得或提供工艺制程条件变化图。通过扫描所述晶片204的某些预先设计的或预先选择的图形,并且通过经由例如一组计算机指令对高分辨率图像进行分析,来获得工艺制程条件变化图。预先设计的或预先选择的图形是被怀疑对工艺制程条件变化敏感的IC设计图形。例如,当制造过程经历偏离理想条件的变化时,晶片上的预先设计的或预先选择的图形的形状可以显著改变。可以基于关于区域对工艺制程条件变化敏感的先验知识(来自操作者的信息、存储在数据库中的信息、或使用机器学习技术提取的信息)来选择预先设计的或预先选择的图形。也可以基于被制造和检查的集成电路的芯片设计来选择预先设计的或预先选择的图形。然后,将利用电子束系统所获得的来自这些预先设计的或预先选择的图形的量测或测量结果转换为处理条件参数。工艺制程条件参数可用于产生一个或更多个工艺制程条件变化图。工艺制程条件变化图指示晶片的不同部分如何受工艺制程条件变化(例如,聚焦或剂量的变化)的影响。工艺制程条件的变化会导致所制造的“DIE”中的缺陷。
在操作200中,工艺制程条件变化图揭示了晶片204的区域208表现出显著的工艺制程条件变化。在另一实施方式中,区域208表示已经由操作200确定的工艺制程条件变化图(而不仅仅是工艺制程条件变化图的子集)。如此,操作200的检查过程仅检查晶片204的某些“DIE”(例如“DIE”210)的缺陷,这比检查晶片204的整个区域的检查过程更有效且耗时更少。待检查缺陷的“DIE”是包括在区域208中或与区域208重叠的那些“DIE”。在另一实施方式中,被检查的“DIE”包括位于区域208的预定区域或距离内的“DIE”,即使它们不与区域208重叠或不被包围在区域208内。
在进一步检查时,可以将这些“DIE”的热点确定为真实的实际缺陷。通过检查(例如,由电子束系统进行的额外扫描)来确定“DIE”210的任何热点是否是真实缺陷。在区域208之外或不与区域208重叠的“DIE”的所述热点预期不会导致实际缺陷,且因此不必检查。如下所描述,检查热点意味着检查包含所述热点的关注区域。在一个实施方式中,仅检查与区域208重叠的关注区域。即,并非检查被包括在区域208中或与区域208重叠的“DIE”的所有关注区域,而是仅检查那些“DIE”的区域208内的关注区域。虽然区域208被图示地示出为连续区域,但情况不必如此。区域208的形状不限于此,并且例如可以包括由间隙或空间分开的各种形状。
在一个实施方式中,基于包括但不限于设计特征和集成电路的用途或使用等各种因素,为所述热点分配严重性级别。被确定为具有高严重性等级且因而被认为比具有较低严重性等级的热点(例如,因为热点接近集成电路的关键区域而具有高严重性等级的热点)更重要的热点也被扫描,即使它们不落在区域208内或与区域208重叠。换言之,如果落在工艺制程条件变化图之外的“DIE”包括已经被确定为具有高严重性(例如,大于阈值严重性值的严重性级别)或重要性级别的热点,则还可以针对实际缺陷对它们进行扫描。在一种实施方式中,具有低严重性值的潜在缺陷也被称为温点。温点不太可能成为实际缺陷。当资源较少可用或受限时,可以跳过包含温点的区域以进行检查。资源可以是在检查过程期间电子束系统进行扫描可用的时间量。通过资源可用性及其严重性来确定在用于检查的列表中是否包括温点以及包括哪些温点。
如操作200所图示,根据本公开的检查方法和系统显著地减少了待由高分辨率检查或电子束系统检查的晶片区域和”DIE”。因此,用以检查所制造的晶片和相关联的集成电路或”DIE”所需的时间和成本减少,并且低处理量、高分辨率的电子束扫描机器或装置可以用于半导体制造过程的在线检查。
图3是根据本公开的实施方式的用于检测缺陷的系统300的示例。本公开的各方面,例如图4-9的方法/过程400-900的操作,可以分别被实施为系统300中的软件和/或硬件模块。例如,诸如图1的系统100的一个或更多个设备或系统可以实现所述系统300的一个或更多个模块。系统300可以包括高分辨率(例如电子束)扫描和检查机器或者可以与高分辨率(例如电子束)扫描和检查机器结合操作。
在一种实施方式中,系统300包括工艺制程变化监控器模块302、热点预测器模块304、缺陷检测器模块306、缺陷复查器模块308、设计图形310、第一扫描电子显微镜(SEM)图像311、工艺制程条件参数312、配置方案314、第二SEM图像316和缺陷318。
设计图形310可以被存储在已知或怀疑对制造或制作过程中的变化(即,工艺制程变化)敏感的设计图形的数据存储中,诸如数据库。例如,工艺制程变化可以包括制造过程的聚焦变化和剂量变化。工艺制程变化可能导致例如厚度变化、图形缺陷、错误尺寸的图形以及所制造的IC中的类似缺陷。工艺制程变化监控器模块302搜索所接收或复查的设计图形310与一个或更多个集成电路设计布线之间的匹配或相似性,所述一个或更多个集成电路设计布线与被制造和检查的集成电路相关联,包括但不限于由或使用电子设计自动化(EDA)软件所生成的文件或布线。搜索可以产生所识别的设计图形的列表。另外或可替代地,工艺制程变化监控器模块302可以接收附加的图形。这里使用的术语“接收”可以指接收、输入、采集、检索、获得、读取、访问或以任何方式用于输入信息或数据的任何动作。
工艺制程变化监控器模块302导致高分辨率检查系统(例如,电子束系统)扫描晶片上的图形以识别晶片工艺制程条件变化图。在此情境中,“导致”可以意味着直接发送命令以扫描晶片、经由中间机构或系统发送命令以扫描晶片、或者使高分辨率检查机器扫描晶片的任何其它方式。基于制造时的晶片的一层的设计规则和理想工艺制程条件中的一个或更多个或其组合,从预先设计的或预先选择的图形中选择图形。对工艺制程条件变化敏感的图形可以通过执行仿真来生成。例如,但不限于,可以执行对于10nm的离焦的仿真,并且可以将所得到的图形与设计文件进行比较。可替代地或额外地,将所得到的图形与理想工艺制程条件的仿真结果(例如,其中不执行散焦)进行比较。
工艺制程变化监控器模块302从检查装备,例如电子束系统(未示出)获得第一组高分辨率SEM图像(例如第一SEM图像311)。在全文中,“获得”意味着方法、模块或设备可以使用所指示的信息来执行模块的功能或方法或设备的步骤的任何方式。“获得”的非限制性示例包括请求来自另一源的信息、接收来自另一源的信息、请求另一源生成或采集信息、从数据存储进行检索等。然后,工艺制程变化监控器模块302分析第一SEM图像311,并且计算或运算出制造图形的工艺制程条件参数。分析所述图像包括将图像与参考图像进行比较,参考图像包括但不限于从与被制造和检查的集成电路或“DIE”的设计相关联的GDS文件生成的图像。工艺制程变化监控器模块302将工艺制程条件参数存储为工艺制程条件参数312。工艺制程条件参数312可以被存储在诸如图1的存储器104的瞬时储存器件中,或者存储在诸如图1的储存器件106的永久储存器件中。例如,永久储存器件可以是存储所述设计图形310的数据库或另一数据库。
热点预测器模块304基于从存储关注或关心区域的储存器件所接收或获得的工艺制程条件参数312来产生关注或关心区域。关注区域是制造的晶片上的区域,例如“DIE”的区域,其能够接收用于缺陷检测的检查。因为怀疑在正在制造的“DIE”中含有缺陷,所以可以检查关注区域。热点预测器模块304能够基于工艺制程条件参数312和基于设计图形310产生的特征数据来预测热点(即,潜在缺陷)。特征数据可以指示设计图形310的特征。例如,可以使用设计图形310基于光刻仿真(例如,完全仿真)来生成特征数据。热点预测器模块304获得由工艺制程变化监控器模块302识别的工艺制程条件参数312,以确定潜在缺陷或热点。
热点预测器模块304使用工艺制程条件参数312来预测或确定热点,并且由此生成关注区域的列表。热点预测器模块304可以基于关注区域的列表生成一个或更多个配置方案314(或配置方案文件)。配置方案314可以被存储在存储所述设计图形310和工艺制程条件参数312的类似数据库中,或者存储在不同的数据库中。如本文所使用,配置方案可以是一组一个或更多个机器参数、扫描条件、关注区域坐标、检测模式和待由高分辨率(例如电子束)检查系统用于缺陷检测的其它参数。
可基于配置方案314来配置所述电子束系统。所述电子束系统可以根据多个配置方案314中的一个或若干配置方案来扫描晶片。热点预测器模块304可以被配置为将一个配置方案保存到一个或更多个文件。检查机器获得配置方案314并基于配置方案314执行一个或更多个扫描。在一种实施方式中,热点预测器模块304可以使得检查机器基于配置方案314执行检查或扫描。替代地,缺陷检测器模块306可使检查机器基于配置方案314执行扫描。可以使用可由制造工艺流程配置的其它方式来使检查机器基于配置方案314执行扫描。基于配置方案314,扫描的结果是第二组高分辨率图像,诸如第二SEM图像316。
在一种实施方式中,热点预测器模块304可以将所预测的热点基于资源可用性。资源可以是在检查过程期间电子束系统扫描可用的时间量。资源也可以是待扫描的图形的复杂性,其继而影响扫描时间。当更多资源可用时,热点也可以被包括在待扫描的热点的列表中。温点可以是不如热点严重的潜在缺陷。温点可以是潜在的缺陷,其与热点相比不太可能是缺陷。温点可以位于“DIE”的非临界区域内,其中在适度偏离理想制造条件的工艺制程条件下制造非临界区域。温点可以位于“DIE”的临界区域内,在该区域中,临界区域被制造得非常接近于理想制造条件。当资源不可用或受限制时,可以跳过与温点相对应的关注区域以进行检查,因为这些温点不利地影响所制造的IC芯片的功能的机会或概率与热点相比更小。热点的列表中是否包括温点以及包括哪些温点可以是资源可用性的函数,并且基于温点变为热点的可能性。
缺陷检测器模块306确定热点(即,潜在缺陷)是否是实际缺陷。为了进行确定,缺陷检测器模块306可以使用第二SEM图像316。缺陷检测器模块306可以例如比较SEM图像与参考图像以识别差异,和/或与正在制造和检查的集成电路的设计相关联的芯片设计信息,以识别在第二SEM图像316中所捕获的在芯片设计与所制造的集成电路芯片或“DIE”之间的差异。芯片设计信息可以是设计的参考图像、GDS文件、或指示所述设计的其它信息中的一个或更多个或其组合。缺陷检测器模块306可产生关于热点、实际缺陷或两者的信息。例如,缺陷检测器模块306可以存储诸如缺陷318这样的关于哪些热点是实际缺陷、哪些热点不是实际缺陷、哪些缺陷是妨害(即,对“DIE”的整体或正常功能无害)、哪些缺陷是致命的(例如,包括但不限于影响“DIE”的功能的缺陷)、或其任何组合的信息。
缺陷复查器模块308可使用缺陷318来改进集成电路的整体热点预测及检查。缺陷复查器模块308可以与图3的系统300的热点预测器模块304或其他模块分离、相同或者可以与它们一起工作。缺陷复查模块308持续地改善在检查的过程期间热点预测器模块304的热点预测准确度的性能。缺陷复查器模块308包括更新机制,其使得系统300能够连续地改进潜在缺陷或热点(或甚至是温点)的预测的性能。缺陷复查器模块308可以运用机器学习技术来更新预测,并且还可以使用来自多个制造检查(在相同工厂或使用类似系统的世界上的其他工厂)的数据。例如,如果先前已发现某些预测热点不包括真实或实际缺陷,则热点预测器模块304可停止为这些某些所预测的热点生成关注区域,由此缩短与检查过程相关联的时间。换言之,潜在的缺陷或热点或使用未能揭开实际缺陷的热点而产生的关注区域可以从检查过程中省略,以节省时间和成本。
图4是根据本公开的实施方式的用于缺陷预测的方法的示例性过程400的流程图。过程400可以被实施为图1的系统100和/或图3的系统300中的软件和/或硬件模块。例如,过程400可以由系统100中所包括的一个或更多个设备或系统来实施为系统300中所包括的模块。过程400包括如下所阐述的操作402-404。在操作402处,接收集成电路(IC)的特征数据和与该IC相关联的生产过程(即,集成电路的制造过程)的工艺制程条件数据(例如,工艺制程条件参数)。在一些实施方式中,可以在检查IC时执行操作402。
特征数据是表示印刷在晶片上的IC的图形的特征(例如,几何形状或形貌特征)的数据。可以使用系统300的设备或模块(诸如,图1中的系统100)来生成特征数据。例如,特征数据可以是被包括在IC的设计数据中的数据。设计数据可以包括IC的设计布线。在一些实施方式中,设计数据可以是一个或更多个GDS文件,并且特征数据可以包括多边形(例如,从设计数据的GDS文件生成的多边形)。在一些实施方式中,GDS文件可以包括设计GDS文件或OPC后的GDS文件。对于另一示例,特征数据可以是使用设计数据生成的数据。在一些实施方式中,特征数据可以包括渲染图像(例如,从多边形渲染的图像)或经处理图像(例如,使用图像处理技术从渲染图像生成的图像)。在一些实施方式中,特征数据可以是如上所述的任何数据的任何组合。
工艺制程条件数据是表示生产过程的工艺制程条件(工艺制程条件参数)或工艺制程变化、和/或与生产过程相关联的环境条件的数据。生产过程可以是在线生产过程,诸如,例如当正在制造IC时IC的生产线的设备/环境的条件/参数。工艺制程条件数据可以是晶片级的,这意味着工艺制程条件数据指示由同一晶片上的IC所使用的过程/环境条件。在一些实施方式中,工艺制程条件数据可以包括生产过程的聚焦条件、生产过程的剂量条件、或其组合。在一些实施方式中,工艺制程条件数据可以包括指示机器的工艺制程条件变动的机器可变性数据。工艺制程条件数据可以通过生产过程的工艺制程条件监控器获得,诸如,图3的系统300中的工艺制程变化监控器模块302。例如,工艺制程变化监控模块302可以在IC正在被制造时(实时)获得工艺制程条件数据,并将所获得的工艺制程条件数据储存到数据库中。当正在检查IC时,可以检索所储存的工艺制程条件数据。
在操作404处,使用特征数据、工艺制程条件数据、和缺陷预测技术来生成与IC相关联的关注区域。如先前描述中所提及,关注区域包括潜在缺陷(“热点”)且用于稍后的检查。在一些实施方式中,关注区域可以仅指示在关注区域中潜在地存在缺陷。在一些其他实施方式中,关注区域可以指示潜在缺陷的进一步信息(例如,位置和/或缺陷类型)。随后的检查可以由高分辨率检查系统执行。在一些实施方式中,高分辨率检查系统可以包括电子束检查系统。然而,生成高分辨率图像作为检查结果的任何检查系统(例如,使用短波长电磁或粒子束的检查系统)可以用作操作404中的高分辨率检查系统。
缺陷预测技术可以被实施为系统300的软件和/或硬件模块,诸如,以图3中的热点预测器模块304为例。在一些实施方式中,缺陷预测技术可以使用“缺陷预测模型”(例如,被实施为软件或硬件模块),该“缺陷预测模型”包括算法和参数集,该算法和参数集可以将特征数据和工艺制程条件数据作为输入并且生成潜在缺陷作为输出。
在一些实施方式中,缺陷预测模型的参数可以包括与聚焦条件相关联的参数、与剂量条件相关联的参数、与蚀刻相关联的参数、与化学机械平坦化(CMP)相关联的参数、或其任意组合。
通过包括上述参数,缺陷预测模型能够考虑宽范围的工艺制程条件数据来生成关注区域,所述工艺制程条件数据包括接收到的工艺制程条件数据(例如,聚焦条件和剂量条件)和光刻过程之外的其它条件数据(例如,蚀刻过程或CMP过程的条件数据)。当正在检查不同的IC时,在这种情况下,其相关联的工艺制程条件数据也是不同的,相同的缺陷预测模型可以用于关注区域生成,只要与不同IC相关联的参数的值仍然在允许的范围内即可。缺陷预测模型的参数的值可以基于所接收到的工艺制程条件数据、从系统300的模块所接收的其它数据、和/或用户输入确定。
缺陷预测模型可以使用各种技术来预测潜在缺陷。所述技术可以基于统计或机器学习。例如,各种技术可以包括逻辑回归技术、支持向量机(SVM)技术、神经网络(NN)技术、受限玻尔兹曼机(RBM)技术或其任何组合。在一些实施方式中,用户还可以利用来自先验经验的数据(例如,某些规则)来补充所述缺陷预测模型。预测可以基于在各种工艺制程条件参数下的缺陷概率与输入特征数据之间所确定的相关性,或基于在各种工艺制程条件参数下的缺陷概率与特征数据之间的统计相关性。
在一些实施方式中,图4的过程400中的特征数据可以使用所述设计数据来生成。特征数据也可以在离线过程中生成。图5是根据本公开的实施方式的用于缺陷预测的方法的示例性过程500的流程图。过程500可以作为图1的系统100和/或图3的系统300中的软件和/或硬件模块而被实施。例如,过程500可以由系统100中所包括的一个或更多个设备或系统实施为系统300中所包括的模块。过程500包括如下所阐述的操作502-506。
在操作502处,接收所述IC的设计数据和生产过程的工艺制程条件数据。设计数据可以包括所述IC的布线。在一些实施方式中,设计数据可以是GDS文件的形式。工艺制程条件数据的接收类似于图4的过程400中的操作402。
在操作504处,使用所接收到的设计数据和工艺制程条件数据执行光刻仿真以确定所述特征数据。操作504可以离线执行,诸如,例如当生产过程和/或检查过程没有进行时。
在一些实施方式中,光刻仿真是基于所述IC的设计数据(例如,GDS文件)的对于所述IC的全芯片光刻仿真(“全仿真”)。全仿真是在芯片水平上,这意味着全仿真的范围是针对晶片上的芯片(例如,“DIE”)。在一些实施方式中,可以在工艺制程条件数据的特定组合(例如,特定聚焦条件和特定剂量条件)下执行全仿真。全仿真结果可以用于生成特征数据(例如,晶片上的仿真潜像或晶片上的仿真图形轮廓)。全仿真可以是计算密集型的。例如,可以在计算机场上执行全仿真。
在操作506处,使用特征数据、工艺制程条件数据和缺陷预测技术来预测与IC相关联的潜在缺陷。该操作类似于图4的过程400中的操作404。
如从过程400和过程500所示,通过使用缺陷预测技术(例如,包括缺陷预测模型),在预测潜在缺陷的过程中可以考虑从所述IC的全仿真结果所生成的特征数据、以及当正在制造所述IC时(即,在制造过程期间)所获得的工艺制程条件数据。相同的缺陷预测模型可通过改进过程来“演化”或微调,以改进潜在缺陷预测的性能(例如,精度和/或效率)。改进过程可以是自动的(即,没有任何用户的手动干预)。在一些实施方式中,可以手动地控制改进过程。当使用所述改进过程来微调所述缺陷预测技术并且将所述缺陷预测技术稳定在高性能时,可以基于缺陷预测技术的稳定化的高性能来实施用于IC的高速和高分辨率在线缺陷检查系统。
图6是根据本公开的实施方式的用于改进缺陷预测的方法的示例性过程600的流程图。过程600可以被实施为图1的系统100和/或图3的系统300中的软件和/或硬件模块。例如,过程600可以由系统100中所包括的一个或更多个设备或系统实施为系统300中所包括的模块。过程600包括如下所阐述的操作602-604。
在操作602处,通过使用高分辨率检查系统检查关注区域来确定检查结果。实施关注区域可以被生成为过程400或500的结果(例如,在操作404或506之后)。例如,在操作602中对关注区域的检查可以由图3中的缺陷检测器模块306执行。在一些实施方式中,高分辨率系统可以是电子束检查系统。检查的输出数据可以是被检查的IC的高分辨率图像(例如,SEM图像)。
在检查实施关注区域之后,可以检查和分析实施检查的输出数据,以生成或确定实施检查结果。在一些实施方式中,检查的输出数据的复查和分析可以由图3的系统300中的缺陷复查器模块308执行。例如,复查和分析可以被实施为将关注区域中的潜在缺陷与通过检查所发现的实际缺陷进行比较。该检测结果可以指示在该检查区域中所检测到的实际缺陷情况。例如,检查结果可以指示,在检查的关注区域中,检测到实际缺陷,没有检测到实际缺陷,检测到实际缺陷是妨害,检测到实际的且非妨害的缺陷但该缺陷与所生成的关注区域中的潜在缺陷(例如,在不同的位置或者具有不同缺陷类型)不匹配,或者前述情况的任何组合。检查结果不限于这里列出的示例,并且可以指示作为检查的结果的任何缺陷情况。
在操作604处,基于实施检查结果来更新缺陷预测技术的参数。例如,参数的更新可以基于规则。例如,如果在关注区域中没有检测到实际缺陷,则更新所述缺陷预测模型的第一参数;如果在关注区域中检测到实际缺陷且该实际缺陷是妨害,则更新所述缺陷预测模型的第二参数;或者如果在关注区域中检测到实际的且非妨害的缺陷,但该缺陷与关注区域中的潜在缺陷(例如,在不同位置或具有不同缺陷类型)不匹配,则更新所述缺陷预测模型的第三参数。在前一示例中,第一、第二和第三参数可以是相同或不同的参数。基于检查结果来更新缺陷预测技术的参数的其它示例是可能的,并且不限于先前的示例。
改进过程(例如,过程600)可以在在线生产过程中以迭代基础执行。例如,图7是在IC的在线生产过程中合并了用于缺陷预测的改进过程的过程700的流程图。过程700可以实施为图1的系统100和/或图3的系统300中的软件和/或硬件模块。例如,过程700可以由系统100中所包括的一个或更多个设备或系统实施为系统300中的模块。过程700包括如下所阐述的操作702-708。
在操作702处,接收所述IC的特征数据和与所述IC相关联的生产过程的工艺制程条件数据。操作702类似于图4的操作402。在操作704处,使用特征数据、工艺制程条件数据、和缺陷预测技术来生成与IC相关联的关注区域。操作704类似于操作404。
在操作706处,通过使用高分辨率检查系统对关注区域进行检查来确定检查结果。操作706类似于图6的操作602。在操作708处,基于所述检查结果来更新所述缺陷预测技术的参数。操作708类似于图6的操作604。在操作708之后,过程700返回到操作702,以接收与待检查的新IC相关联的新的或额外的特征数据和新的或额外的工艺制程条件数据。通过更新参数,缺陷预测模型可以改进其预测精度和/或在为预期的新IC生成新关注区域方面的效率。
如过程600和700所示,用于准备(例如,初始化)缺陷预测模型的时间和资源可以被减少或最小化,只要通过实施改进过程(例如,过程600)可以改进缺陷预测技术的性能即可。缺陷预测模型的初始化可以使用从IC的检查所获得的测试数据。用于生成测试数据的被检查的IC可以是在相同的生产过程中制造并检测的IC,或者是在不同的生产过程(例如,不同的生产线或不同的生产工艺制程条件下的相同生产线)中制造的IC。
图8是根据本公开的实施方式的用于对缺陷预测进行初始化的方法的示例过程800的流程图。过程800可以在线或离线执行。过程800可以被实施为图1的系统100和/或图3的系统300中的软件和/或硬件模块。例如,过程800可以由系统100中所包括的一个或更多个设备或系统被实施为系统300中的模块。过程800包括如下所阐述的操作802-804。
在操作802处,接收测试特征数据和测试工艺制程条件数据。测试特征数据和测试工艺制程条件数据两者都与有缺陷的IC区域(例如,包括由高分辨率检查系统所检测到的缺陷的IC区域)和无缺陷的IC区域(例如,不包括缺陷的IC区域)相关联。有缺陷IC区域和无缺陷IC区域可以在相同或不同的IC上。包括有缺陷IC区域和无缺陷IC区域的IC可以是在相同或不同的生产过程中被制造和检查的IC。在一些实施方式中,被包括在有缺陷IC区域中的缺陷的位置和/或缺陷类型是已知的(例如,作为“事实”)。测试特征数据是有缺陷IC区域和无缺陷IC区域的已知特征数据,而测试工艺制程条件数据是有缺陷和无缺陷IC区域的已知工艺制程条件数据。
在操作804中,基于测试特征数据和测试工艺制程条件数据来确定缺陷预测技术的参数。参数的确定可以是迭代过程。例如,缺陷预测技术可以使用预定参数值作为起始点来预测所述有缺陷IC区域中的缺陷的位置和缺陷类型,然后更新参数值直到预测是正确的。在一些实施方式中,在过程800期间,可以通过将具有确定的参数的缺陷预测模型应用于验证数据(包括与新的有缺陷IC区域和新的无缺陷IC区域相关联的新的测试特征数据和新的工艺制程条件数据)来验证所述缺陷预测技术的所确定的参数,以预测在新的有缺陷IC中已知的并被包括在所述新的有缺陷IC中的新缺陷的位置和/或缺陷类型。在所述验证过程之后,可以使用不同的参数值来再次执行操作804。在一些实施方式中,当存在参数的多个候选值时,可以在验证过程期间确定参数的最佳值。
在一些实施方式中,可以使用所述设计数据来生成图8的过程800中的测试特征数据。测试特征数据也可以在离线过程中生成。图9是根据本公开的实施方式的用于初始化缺陷预测的方法的示例性过程900的流程图。过程900可以被离线执行。过程900可以被实施为图1的系统100和/或图3的系统300中的软件和/或硬件模块。例如,过程900可以由系统100中所包括的一个或更多个设备或系统实施为系统300中的模块。过程900包括如下所阐述的操作902-906。
在操作902处,接收有缺陷IC区域和无缺陷IC区域的设计数据以及生产过程的测试工艺制程条件数据。设计数据可以包括IC的布线。在一些实施方式中,设计数据可以是GDS文件的形式。
在操作904处,使用设计数据和测试工艺制程条件数据来执行光刻仿真以确定测试特征数据。对有缺陷IC区域和无缺陷IC区域两者执行光刻仿真。例如,可以对包括有缺陷IC区域和/或无缺陷IC区域的IC(例如,在晶片上制造的“DIE”)执行光刻仿真。操作904的光刻仿真类似于图5的操作504中的光刻仿真。
在操作906处,基于测试特征数据与测试工艺制程条件数据来确定缺陷预测技术的参数。操作906类似于图8的操作804。
图10是根据本公开的实施方式的用于缺陷预测的方法1000。方法1000包括:经由步骤1002接收集成电路(IC)的特征数据和与IC相关联的生产过程的工艺制程条件数据,以及经由步骤1004使用特征数据、工艺制程条件数据、和缺陷预测技术来确定与IC相关联的关注区域,其中所述关注区域包括潜在缺陷并且被高分辨率检查系统检查。
在一种实施方式中,该方法包括:接收设计数据,所述设计数据包括IC的布线;以及使用该设计数据执行光刻仿真以确定特征数据。特征数据包括从设计数据确定的多边形、从多边形确定的渲染图像、从渲染图像确定的经处理图像中的任一个。
在一种实施方式中,工艺制程条件数据包括生产过程的聚焦条件和生产过程的剂量条件中的任一个,并且所述缺陷预测技术包括与聚焦条件相关联的参数、与剂量条件相关联的参数、与蚀刻相关联的参数、与化学机械平坦化(CMP)相关联的参数中的任一个。高分辨率检测系统包括电子束检测系统。
在一种实施方式中,该方法包括由高分辨率检查系统通过检查所述关注区域来确定检查结果,以及基于检查结果来更新所述缺陷预测技术的参数。该方法还包括:接收与有缺陷IC区域和无缺陷IC区域相关联的测试特征数据和测试工艺制程条件数据,其中有缺陷IC区域包括由高分辨率检查系统所确定的缺陷,而无缺陷IC区域不包括缺陷;以及基于测试特征数据和测试工艺制程条件数据来确定缺陷预测技术的参数。
如上面的描述中所示,本公开中所阐述的用于缺陷预测的方法及系统包括但不限于下列优点。
所披露的方法和系统的优点在于,聚焦和剂量的条件可被自动地包括在所述缺陷预测中。可以在任何给定的聚焦-剂量条件下使用全仿真结果,并且将该全仿真结果输入到缺陷预测技术(例如,缺陷预测模型),以用于预测热点并且基于所预测的热点生成关注区域。以这种方式,即使工艺制程条件改变(例如,由过程工程师调整),也可以使用同一缺陷模型,只要这种已改变的工艺制程条件仍然可以被映射到聚焦和/或剂量的条件变化即可。除了光学光刻过程的工艺制程条件变化(例如,聚焦与剂量的条件变化)之外,缺陷预测模型也可以适当地包括蚀刻过程、CMP过程、和/或IC制造中的其它过程的工艺制程条件变化。以这种方式,可以增加缺陷预测模型的生命周期,并且可以更好地理解具体热点与具体工艺制程条件变化之间的关系。
所披露的方法和系统的另一个优点在于:可以仅使用在线(或“实时”)或离线检查数据或其任意组合来直接构建缺陷预测模型。在不使用CD量测数据的情况下,构建缺陷预测模型可以是快速且高效的。只要能够执行IC的可靠检查并且能够收集足够量的检查数据,就可以构建缺陷预测模型并且持续不断地更新该缺陷预测模型。如果在检查的位置处获得在线工艺制程条件(例如,聚焦和剂量的实际条件),则可以将所述工艺制程条件直接输入到缺陷预测模型以用于关注区域的产生及其性能改进。以这种方式,不需要在聚焦和剂量的各种组合或网格下的全仿真。
对于上述优点,所披露的用于缺陷预测的方法和系统可以用在生产线或在线生产过程中。当用在在线生产过程中时,缺陷预测模型还具有随着检查的进行而连续演化(即,改进预测精度)的能力。因而,可以减少或最小化用于初始模型准备和数据收集的时间、资源和成本。
可以在功能块部件和各种处理步骤方面描述本文的实施方式。所披露的过程和序列可以单独或以任何组合来执行。功能块可以由执行指定功能的任意数量的硬件和/或软件部件来实现。例如,所描述的实施方式可以采用各种集成电路部件,例如存储器元件、处理元件、逻辑元件、查找表等,其可以在一个或更多个微处理器或其他控制装置的控制下执行各种功能。类似地,在使用软件编程或软件元件来实施所描述的实施方式的元件的情况下,可以利用诸如C、C++、Java、汇编程序等的任何编程或脚本语言来实施本公开,其中利用数据结构、对象、过程、例程或其它编程元件的任何组合来实施各种算法。功能方面可以在一个或更多个处理器上执行的算法中实施。此外,本公开的实施方式可以采用任意数量的用于电子器件配置、信号处理和/或控制、数据处理等的常规技术。
上述公开内容的方面或部分方面可以采取可从例如计算机可用或计算机可读介质访问的计算机程序产品的形式。计算机可用或计算机可读介质可以是任何装置,其可以例如有形地包含、储存、通信或传输由任何处理器使用或与任何处理器结合使用的程序或数据结构。介质可以是例如电子、磁、光学、电磁或半导体器件。其它合适的介质也是可利用的。这种计算机可用或计算机可读介质可以被称为非暂时性存储器或介质,并且可以包括RAM或其他易失性存储器或可以随时间变化的储存装置。除非另外指明,否则本文所述系统的存储器不必在物理上被该系统包含,而是可以由该系统远程访问的存储器,并且不必与该系统可能在物理上包含的其它存储器邻接。
本文使用词语“示例”意味着充当示例、实例或说明。本文描述为“示例”的任何方面或设计不是必须解释为比其它方面或设计优选或有利。相反,使用词语“示例”旨在以具体方式呈现构思。如本申请中所使用的,术语“或”旨在意味着包含性的“或”而不是排他性的“或”。也就是说,除非另外指明,或从情境中清楚,“X包括A或B”旨在意味着任何自然的包含性排列。换言之,如果X包括A;X包括B;或者X包括A和B两者,则在任何前述实例下满足“X包括A或B”。另外,除非另外指明或从情境中清楚地指出为单数形式,否则本申请和所附权利要求中使用的冠词“一”和“一个”通常应解释为表示“一个或更多个”。此外,除非如此描述,否则全文使用的术语“一方面”或”一个方面”不旨在意味着相同的实施方式或方面。
本文所示和所描述的特定方面是本公开的说明性示例,并且不旨在以任何方式限制本公开的范围。为了简洁起见,可以不详细描述常规的电子设备、控制系统、软件开发和系统的其它功能方面(以及系统的单个操作部件的部件)。此外,在所呈现的各个附图中示出的连接线或连接器旨在表示各个元件之间的示例性功能关系和/或物理或逻辑联接。在实际装置中可以存在许多替换或附加的功能关系、物理连接或逻辑连接。
本文使用的“包括”或“具有”及其变型意味着包括其后列出的项及其等同物以及附加项。除非另外指定或限制,否则术语“安装”、“连接”、“支撑”和“联接”及其变型被广泛地使用,并且涵盖直接和间接安装、连接、支撑和联接。此外,“连接的”和“联接的”不限于物理或机械连接或联接。
在描述本公开的情境中(尤其是在所附权利要求的情境中)使用的术语“一”和“一个”和“该”以及类似指示语应当被解释为覆盖单数和复数两者。此外,除非本文另外指出,否则本文中列举的数值范围仅旨在用作单独地提到落在该范围内的每个单独值的速记方法,并且每个单独值被合并入说明书中如同其在本文中单独列举一般。最后,除非在此另外指出或另外明显与情境矛盾,否则本文所描述的所有方法的步骤可以按任何适当的顺序执行。除非另外声明,否则本文提供的任何和所有示例或示例性语言(例如,“诸如”)的使用仅旨在更好地说明本公开,而不是对本公开的范围施加限制
虽然已经结合某些实施例描述了本公开,但是应当理解,本公开不限于所披露的实施例,相反,本公开旨在覆盖包括在所附权利要求的范围内的各种修改和等效布置,该范围符合最宽泛的解释,以便包含法律所允许的所有这样的修改和等效结构。

Claims (11)

1.一种用于缺陷预测的方法,包括:
接收集成电路的特征数据和与所述集成电路相关联的生产过程的工艺制程条件数据;和
使用所述特征数据、所述工艺制程条件数据、和缺陷预测技术来确定与所述集成电路相关联的关注区域,其中所述关注区域包括潜在缺陷并且被高分辨率检查系统检查,并且
所述方法还包括:
接收包括所述集成电路的布线的设计数据;和
使用所述设计数据执行光刻仿真以确定所述特征数据,
其中,所述特征数据是表示印刷在晶片上的集成电路的图形的特征的数据,且所述特征数据包括从所述设计数据确定的多边形、从所述多边形确定的渲染图像、以及从所述渲染图像确定的经处理图像中的任一个;
所述工艺制程条件数据是表示生产过程的工艺制程条件或工艺制程变化、或与生产过程相关联的环境条件的数据,且所述工艺制程条件数据包括所述生产过程的聚焦条件和所述生产过程的剂量条件中的任一个;和
所述缺陷预测技术使用缺陷预测模型,所述缺陷预测模型包括算法和参数集,所述算法和参数集可以将特征数据和工艺制程条件数据作为输入并且生成潜在缺陷作为输出,且所述缺陷预测技术包括与所述聚焦条件相关联的参数、与所述剂量条件相关联的参数、与蚀刻相关联的参数、以及与化学机械平坦化相关联的参数中的任一个。
2.根据权利要求1所述的方法,其中,所述高分辨率检查系统包括电子束检查系统。
3.根据权利要求1所述的方法,还包括:
由所述高分辨率检查系统通过检查关注区域来确定检查结果;和
基于所述检查结果来更新所述缺陷预测技术的参数。
4.根据权利要求1所述的方法,还包括:
接收测试特征数据和测试工艺制程条件数据,所述测试特征数据和所述测试工艺制程条件数据两者与有缺陷的集成电路区域和无缺陷的集成电路区域相关联,其中所述有缺陷的集成电路区域包括由所述高分辨率检查系统确定的缺陷,所述无缺陷的集成电路区域不包括缺陷;和
基于所述测试特征数据和所述测试工艺制程条件数据来确定所述缺陷预测技术的参数。
5.一种用于缺陷预测的系统,包括:
处理器;和
联接到所述处理器的存储器,所述存储器被配置成储存指令集,所述指令集当被所述处理器执行时变为能够通过处理器操作以:
接收集成电路的特征数据和与所述集成电路相关联的生产过程的工艺制程条件数据;和
使用所述特征数据、所述工艺制程条件数据、和缺陷预测技术来确定与所述集成电路相关联的关注区域,其中所述关注区域包括潜在缺陷并被高分辨率检查系统检查,并且
所述存储器被配置为储存其他指令,所述其他指令当被所述处理器执行时变得能够通过所述处理器操作以:
接收包括所述集成电路的布线的设计数据;和
使用所述设计数据执行光刻仿真以确定所述特征数据,
其中,所述特征数据是表示印刷在晶片上的集成电路的图形的特征的数据,且所述特征数据包括从所述设计数据确定的多边形、从所述多边形确定的渲染图像、以及从所述渲染图像确定的经处理图像中的任一个;
所述工艺制程条件数据是表示生产过程的工艺制程条件或工艺制程变化、或与生产过程相关联的环境条件的数据,且所述工艺制程条件数据包括所述生产过程的聚焦条件和所述生产过程的剂量条件中的任一个;和
所述缺陷预测技术使用缺陷预测模型,所述缺陷预测模型包括算法和参数集,所述算法和参数集可以将特征数据和工艺制程条件数据作为输入并且生成潜在缺陷作为输出,且所述缺陷预测技术包括与所述聚焦条件相关联的参数、与所述剂量条件相关联的参数、与蚀刻相关联的参数、以及与化学机械平坦化相关联的参数中的任一个。
6.根据权利要求5所述的系统,其中,所述存储器被配置为储存其他指令,所述其他指令当被所述处理器执行时变得能够通过所述处理器操作以:
由所述高分辨率检查系统通过检查关注区域来确定检查结果;和
基于所述检查结果来更新所述缺陷预测技术的参数。
7.根据权利要求5所述的系统,其中,所述存储器被配置为存储其他指令,所述其他指令当被所述处理器执行时变得能够通过所述处理器操作以:
接收测试特征数据和测试工艺制程条件数据,所述测试特征数据和所述测试工艺制程条件数据两者与有缺陷的集成电路区域和无缺陷的集成电路区域相关联,其中所述有缺陷的集成电路区域包括由所述高分辨率检查系统确定的缺陷,所述无缺陷的集成电路区域不包括缺陷;和
基于所述测试特征数据和所述测试工艺制程条件数据来确定所述缺陷预测技术的参数。
8.一种非暂时性计算机可读介质,所述非暂时性计算机可读介质储存指令集,所述指令集当被使用处理器的计算机系统执行时变得能够通过所述处理器操作以用于缺陷预测,所述非暂时性计算机可读介质包括能够执行以下操作的指令:
在与集成电路相关联的生产过程期间,接收所述集成电路的特征数据和所述生产过程的工艺制程条件数据;和
在所述生产过程期间,使用所述特征数据、所述工艺制程条件数据、和缺陷预测技术来确定与所述集成电路相关联的关注区域,其中关注区域包括潜在缺陷并被高分辨率检查系统所检查,并且
所述非暂时性计算机可读介质,包括执行以下操作的其他指令:
接收包括所述集成电路的布线的设计数据;和
使用所述设计数据执行光刻仿真以确定所述特征数据,
其中,所述特征数据是表示印刷在晶片上的集成电路的图形的特征的数据,且所述特征数据包括从所述设计数据确定的多边形、从所述多边形确定的渲染图像、以及从所述渲染图像确定的经处理图像中的任一个;
所述工艺制程条件数据是表示生产过程的工艺制程条件或工艺制程变化、或与生产过程相关联的环境条件的数据,且所述工艺制程条件数据包括所述生产过程的聚焦条件和所述生产过程的剂量条件中的任一个;和
所述缺陷预测技术使用缺陷预测模型,所述缺陷预测模型包括算法和参数集,所述算法和参数集可以将特征数据和工艺制程条件数据作为输入并且生成潜在缺陷作为输出,且所述缺陷预测技术包括与所述聚焦条件相关联的参数、与所述剂量条件相关联的参数、与蚀刻相关联的参数、以及与化学机械平坦化相关联的参数中的任一个。
9.根据权利要求8所述的非暂时性计算机可读介质,其中,所述高分辨率检查系统包括电子束检查系统。
10.根据权利要求8所述的非暂时性计算机可读介质,包括执行以下操作的其他指令:
由所述高分辨率检查系统通过检查关注区域来确定检查结果;和
基于所述检查结果来更新所述缺陷预测技术的参数。
11.根据权利要求8所述的非暂时性计算机可读介质,包括执行以下操作的其他指令:
接收测试特征数据和测试工艺制程条件数据,所述测试特征数据和所述测试工艺制程条件数据两者与有缺陷的集成电路区域和无缺陷的集成电路区域相关联,其中所述有缺陷的集成电路区域包括由所述高分辨率检查系统确定的缺陷,所述无缺陷的集成电路区域不包括缺陷;和
基于所述测试特征数据和所述测试工艺制程条件数据来确定所述缺陷预测技术的参数。
CN201780085129.9A 2017-01-30 2017-10-30 用于集成电路的缺陷预测的方法和系统 Active CN110291384B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/419,643 2017-01-30
US15/419,643 US10140400B2 (en) 2017-01-30 2017-01-30 Method and system for defect prediction of integrated circuits
PCT/US2017/059027 WO2018140104A1 (en) 2017-01-30 2017-10-30 Method and system for defect prediction of integrated circuits

Publications (2)

Publication Number Publication Date
CN110291384A CN110291384A (zh) 2019-09-27
CN110291384B true CN110291384B (zh) 2022-03-08

Family

ID=62979705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780085129.9A Active CN110291384B (zh) 2017-01-30 2017-10-30 用于集成电路的缺陷预测的方法和系统

Country Status (3)

Country Link
US (1) US10140400B2 (zh)
CN (1) CN110291384B (zh)
WO (1) WO2018140104A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10691864B2 (en) * 2017-11-14 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of post optical proximity correction (OPC) printing verification by machine learning
JP6917911B2 (ja) 2018-01-15 2021-08-11 三菱電機株式会社 テスト条件決定装置及びテスト条件決定方法
US11301612B1 (en) * 2021-01-03 2022-04-12 Bqr Reliability Engineering Ltd. Method and apparatus for predicting electrical values in electronic circuits
CN113009775A (zh) * 2021-02-25 2021-06-22 广州粤芯半导体技术有限公司 光罩及光罩缺陷检查的方法
CN113589642B (zh) * 2021-07-05 2024-02-27 广东省大湾区集成电路与系统应用研究院 集成电路开路缺陷预测的方法、装置、计算机设备及介质
CN113987722A (zh) * 2021-09-28 2022-01-28 贵州电网有限责任公司 一种单线图布线检查方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467811A (zh) * 2002-07-11 2004-01-14 联华电子股份有限公司 检测晶片阶段缺陷的方法
TW200912287A (en) * 2007-06-13 2009-03-16 Nikon Corp Inspection device, inspection method, and program
TW201203416A (en) * 2010-01-11 2012-01-16 Kla Tencor Corp Inspection guided overlay metrology
US8984450B2 (en) * 2013-03-14 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for extracting systematic defects
WO2015189026A2 (en) * 2014-06-10 2015-12-17 Asml Netherlands B.V. Computational wafer inspection
JP5880129B2 (ja) * 2012-02-24 2016-03-08 富士通株式会社 欠陥箇所予測装置,欠陥箇所予測プログラムおよび欠陥箇所予測方法
CN105849643A (zh) * 2013-12-17 2016-08-10 Asml荷兰有限公司 良品率估计和控制
CN105980934A (zh) * 2014-02-12 2016-09-28 Asml荷兰有限公司 过程窗口的优化方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7107571B2 (en) 1997-09-17 2006-09-12 Synopsys, Inc. Visual analysis and verification system using advanced tools
JP2002323749A (ja) * 2001-04-25 2002-11-08 Dainippon Printing Co Ltd フォトマスクの欠陥部ないし修正後の欠陥部の判定方法
US8073240B2 (en) 2007-05-07 2011-12-06 Kla-Tencor Corp. Computer-implemented methods, computer-readable media, and systems for identifying one or more optical modes of an inspection system as candidates for use in inspection of a layer of a wafer
US20100332206A1 (en) 2009-06-25 2010-12-30 Iyun Leu Method for simulating leakage distribution of integrated circuit design
US9189844B2 (en) * 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9466463B1 (en) * 2012-11-20 2016-10-11 Multibeam Corporation Charged particle beam substrate inspection using both vector and raster scanning
US9715725B2 (en) * 2013-12-21 2017-07-25 Kla-Tencor Corp. Context-based inspection for dark field inspection
US9465906B2 (en) * 2014-04-01 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for integrated circuit manufacturing
US9401016B2 (en) 2014-05-12 2016-07-26 Kla-Tencor Corp. Using high resolution full die image data for inspection

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467811A (zh) * 2002-07-11 2004-01-14 联华电子股份有限公司 检测晶片阶段缺陷的方法
TW200912287A (en) * 2007-06-13 2009-03-16 Nikon Corp Inspection device, inspection method, and program
TW201203416A (en) * 2010-01-11 2012-01-16 Kla Tencor Corp Inspection guided overlay metrology
JP5880129B2 (ja) * 2012-02-24 2016-03-08 富士通株式会社 欠陥箇所予測装置,欠陥箇所予測プログラムおよび欠陥箇所予測方法
US8984450B2 (en) * 2013-03-14 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for extracting systematic defects
CN105849643A (zh) * 2013-12-17 2016-08-10 Asml荷兰有限公司 良品率估计和控制
CN105980934A (zh) * 2014-02-12 2016-09-28 Asml荷兰有限公司 过程窗口的优化方法
WO2015189026A2 (en) * 2014-06-10 2015-12-17 Asml Netherlands B.V. Computational wafer inspection

Also Published As

Publication number Publication date
US20180218096A1 (en) 2018-08-02
WO2018140104A1 (en) 2018-08-02
US10140400B2 (en) 2018-11-27
CN110291384A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
CN110291384B (zh) 用于集成电路的缺陷预测的方法和系统
CN110291621B (zh) 用于识别集成电路缺陷的方法和系统
CN110770886B (zh) 用于使用半导体制造工艺中的深度学习预测缺陷及临界尺寸的系统及方法
US11935722B2 (en) Machine learning on wafer defect review
CN110325843B (zh) 引导式集成电路缺陷检测
JP6580179B2 (ja) 混合モードのウェハ検査のための方法
CN110291622B (zh) 用于检查集成电路的动态更新
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
KR20190029670A (ko) 패턴 계측 장치, 및 컴퓨터 프로그램
US20240062356A1 (en) Data-driven prediction and identification of failure modes based on wafer-level analysis and root cause analysis for semiconductor processing
KR20210118953A (ko) 테스트 이미지 대 설계물의 정렬을 위한 설계물 파일 선택
TW202227838A (zh) 半導體試樣的電屬性的預測
CN110582842B (zh) 依据光学检验结果进行计量导引检验样品成形
CN110235233B (zh) 用于检查集成电路的关注区域生成
WO2019006222A1 (en) SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS
TW201841191A (zh) 量測方法及系統
CN116648722A (zh) 基于半导体处理的晶片级分析和根本原因分析的数据驱动失败模式预测和标识

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100176 building 12, yard 156, Jinghai 4th Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing

Patentee after: Dongfang Jingyuan Microelectronics Technology (Beijing) Co.,Ltd.

Address before: 100176 building 12, yard 156, Jinghai 4th Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing

Patentee before: DONGFANG JINGYUAN ELECTRON Ltd.