CN110266972A - 实现视频图像90°旋转的方法 - Google Patents
实现视频图像90°旋转的方法 Download PDFInfo
- Publication number
- CN110266972A CN110266972A CN201910618596.4A CN201910618596A CN110266972A CN 110266972 A CN110266972 A CN 110266972A CN 201910618596 A CN201910618596 A CN 201910618596A CN 110266972 A CN110266972 A CN 110266972A
- Authority
- CN
- China
- Prior art keywords
- data
- video
- input
- module
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000006870 function Effects 0.000 claims abstract description 5
- 230000008569 process Effects 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000013500 data storage Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000002054 transplantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
- H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
- H04N21/440272—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA for performing aspect ratio conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开一种实现视频图像90°旋转的方法，包括将输入的视频信号经视频解码输入FPGA，FPGA处理后存储到DDR，由FPGA按照LCD要求对DDR中数据进行读取以显示；输入的视频信号首先进入输入数据同步模块以使得输入的数据时钟域和FPGA内部时钟域之间进行数据同步；同步后的数据输入到视频旋转控制模块以完成数据的缓存和数据存储地址的计算，以及DDR IP核的控制功能；输出时序和数据模块主要用于LCD控制时序的生成，以及从DDR读出需要显示的视频数据。该方法减少外部存储器，降低了硬件复杂程度和物料成本，减小了PCB的面积；同时，操作简单，移植方便，开发时间少，提高了显示器的图像显示灵活性。
Description
技术领域
本发明涉及视频图像处理技术领域，具体地，涉及一种实现视频图像90°旋转的方法。
背景技术
目前进行视频图像显示的介质主要有LCD和OLED等。这些显示介质的显示原理不同，但是其显示驱动方式类似，都是采用基于主动阵列扫描的方式，逐行逐列的将每一帧视频数据以特定的信号形式传输到显示阵列的对应像素位置进行显示，一帧显示完成后又重新返回扫描起始点，进行新一轮的扫描和显示，其显示原理如图1所示。
在进行视频图像的现实过程中，由于实际的需要，要求对显示的视频图像进行90°的旋转操作。由于显示介质的扫描方式的限制，无法再通过改变显示介质的扫描方式来实现图像的90°旋转，所以只有在源端通过信号处理的方式进行图像的旋转操作。也即，通过一定的方式改变对显存的数据的读取，以使其在显示介质上按90°旋转后显示。在传统的图像处理系统中，一般采用SRAM作为视频图像的显存，以存储一帧数据以便后续的视频图像处理。SRAM是一种静态随机存储器，掉电后存储的数据会丢失，常被由于高速数据缓存。其具有操作简单，操作速度快，可以随机存储的优点。但是由于其内部存储单元结构复杂，使得其存储容量较小，而且系统的存储容量下，对应的价格也较高。在高分辨率的视频图像处理系统中采用SRAM进行视频图像缓存的，需要多片SRAM并联，以满足需要的容量和位宽，而且视频传输速度快，为了实现无停顿显示，常常采用乒乓操作的方式，这样使得SRAM的数量增加一倍。这将造成系统的复杂程度的增加，PCB的面积的增大，制作成本的上升等不利影响。
因此，急需要提供一种能够减少缓存的数量，降低FPGA处理的复杂程度，同时减少了芯片的采购成本的方法来解决上述难题。
发明内容
本发明的目的是提供一种实现视频图像90°旋转的方法，该实现视频图像90°旋转的方法减少外部存储器，降低了硬件复杂程度和物料成本，减小了PCB的面积；同时，操作简单，移植方便，开发时间少，提高了显示器的图像显示灵活性。
为了实现上述目的，本发明提供了一种实现视频图像90°旋转的方法，包括将输入的视频信号首先经过视频解码，然后输入到FPGA，经过FPGA处理后再将视频存储到DDR中，最终由FPGA按照LCD要求的数据时序和要求对DDR中的数据进行读取以在LCD上正常显示；其中，
FPGA中还包括输入数据同步模块、视频旋转控制模块、存储器控制模块和输出时序和数据模块，输入的视频信号首先进入输入数据同步模块以使得输入的数据时钟域和FPGA内部时钟域之间进行数据同步；同步后的数据输入到视频旋转控制模块以完成数据的缓存和数据存储地址的计算，以及DDR IP核的控制功能；输出时序和数据模块主要用于LCD控制时序的生成，以及从DDR读出需要显示的视频数据。
优选地，输入数据同步模块采用异步FIFO的架构，利用外部输入的视频随路时钟作为FIFO的输入时钟，FPGA内部生成的时钟作为FIFO的输出时钟，该输入数据同步模块输出的视频信号作为视频旋转控制模块的输入。
优选地，存储器控制模块用于控制外部的DDR3存储器的读写操作，该存储器控制模块直接调用FPGA自带的DDR控制IP核，为视频旋转提前进行数据的调整和缓存。
优选地，视频旋转控制模块包括video_in_MUX模块、rotate_control模块和FIFO模块；其中，
FIFO模块调用FPGA内部存储单元，作为数据的缓存，该模块中共用8个FIFO，用以存储8行视频数据；
video_in_MUX模块实现输入视频的FIFO寻址，以确定输入的当前行视频数据存储到某一FIFO中，相应的控制信号由rotate_control模块输出；
rotate_control模块用于控制算法的各个模块的工作状态以及数据流向、视频数据的对应的存储地址。
优选地，video_in_MUX模块在rotate_control模块的控制下，周期性的选通FIFO1到FIFO8这8个FIFO，每个FIFO选通的时间为一行时间；一但某个FIFO被选中，其在数据使能信号的控制下，将视频数据一位一位的写入，一行写完后切换到下一个FIFO；如此循环，直到所有的FIFO都被写满。
优选地，rotate_control模块的输入为输入视频信号的时序信号，在此时序的控制下，产生FIFO输入、输出的控制信号以及写入DDR的地址信号；其中，根据数据使能信号不断的切换写入的FIFO，当所有的8个FIFO都写满后，产生一个标志信号，用于产生FIFO的读信号以及DDR的写地址；
同时读8个FIFO中的数据，读出的8个数据组成一组，作为DDR的一次猝发数据；每产生一组数据对应的DDR地址也会相应增加8，直到FIFO中一行的数据全部读完为止，同时DDR偏移地址增加M，其中M为一帧图像的行数，然后开始新一轮的往FIFO写数据的过程；整个过程不断地循环，直到系统下电，停止工作。
优选地，通过控制FIFO的选通顺序是从FIFO1到FIFO8，或者FIFO8到FIFO1，并且配合DDR地址的改变以能够实现图像旋转角度的90°或者270°的选择。
优选地，输出时序和数据模块用于将处理后的数据输出给LCD，同时生成驱动LCD的相关时序以确保提供正确的数据和时序给LCD正常显示。
根据上述技术方案，本发明在现有的DDR IP核的基础上，通过改变输入视频图像的写入DDR的方式，实现视频图像的90°旋转功能。其采用FPGA作为主控制器，实现对输入的视频数据的处理和储存，并按照一定的时序将视频数据和驱动时序传输到显示介质上。具体的，在FPGA中开辟缓冲区，将一帧的数据缓存，然后再按列的顺序存储，但是这种方式对FPGA的内部RAM资源的消耗巨大，在分辨率高的时候，FPGA内部的RAM资源根本存储不下一帧的数据。针对视频数据的特点，只存储8行数据，然后将其中的相同8列数据组成一组，存储到DDR的相邻地址。而读出的时候按照正常的顺序读出。这样就解决了视频图像的90°旋转问题。此方法能够减少缓存的数量，降低FPGA处理的复杂程度，同时减少了芯片的采购成本。
本发明的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是显示器显示原理图；
图2是该实现视频图像90°旋转的方法的视频处理硬件架构图；
图3是该实现视频图像90°旋转的方法的算法实现架构图；
图4是视频旋转控制模块的内部架构图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
参见图2，本发明提供一种实现视频图像90°旋转的方法，包括将输入的视频信号首先经过视频解码，然后输入到FPGA，经过FPGA处理后再将视频存储到DDR中，最终由FPGA按照LCD要求的数据时序和要求对DDR中的数据进行读取以在LCD上正常显示；其中，
如图3所示，FPGA中还包括输入数据同步模块、视频旋转控制模块、存储器控制模块和输出时序和数据模块，输入的视频信号首先进入输入数据同步模块以使得输入的数据时钟域和FPGA内部时钟域之间进行数据同步；同步后的数据输入到视频旋转控制模块以完成数据的缓存和数据存储地址的计算，以及DDR IP核的控制功能；输出时序和数据模块主要用于LCD控制时序的生成，以及从DDR读出需要显示的视频数据。
输入数据同步模块采用异步FIFO的架构，利用外部输入的视频随路时钟作为FIFO的输入时钟，FPGA内部生成的时钟作为FIFO的输出时钟，该输入数据同步模块输出的视频信号作为视频旋转控制模块的输入。这样能避免用内部时钟直接采样会出现亚稳态进而导致采集的视频数据错误。
存储器控制模块用于控制外部的DDR3存储器的读写操作，该存储器控制模块直接调用FPGA自带的DDR控制IP核，为视频旋转提前进行数据的调整和缓存。这样可以大大减少开放的难度和时间。
如图4所示，视频旋转控制模块包括video_in_MUX模块、rotate_control模块和FIFO模块；其中，
FIFO模块调用FPGA内部存储单元，作为数据的缓存，该模块中共用8个FIFO，用以存储8行视频数据；
video_in_MUX模块实现输入视频的FIFO寻址，以确定输入的当前行视频数据存储到某一FIFO中，相应的控制信号由rotate_control模块输出；
rotate_control模块用于控制算法的各个模块的工作状态以及数据流向、视频数据的对应的存储地址。
video_in_MUX模块在rotate_control模块的控制下，周期性的选通FIFO1到FIFO8这8个FIFO，每个FIFO选通的时间为一行时间；一但某个FIFO被选中，其在数据使能信号的控制下，将视频数据一位一位的写入，一行写完后切换到下一个FIFO；如此循环，直到所有的FIFO都被写满。
rotate_control模块的输入为输入视频信号的时序信号，在此时序的控制下，产生FIFO输入、输出的控制信号以及写入DDR的地址信号；其中，根据数据使能信号不断的切换写入的FIFO，当所有的8个FIFO都写满后，产生一个标志信号，用于产生FIFO的读信号以及DDR的写地址；
同时读8个FIFO中的数据，读出的8个数据组成一组，作为DDR的一次猝发数据；每产生一组数据对应的DDR地址也会相应增加8，直到FIFO中一行的数据全部读完为止，同时DDR偏移地址增加M，其中M为一帧图像的行数，然后开始新一轮的往FIFO写数据的过程；整个过程不断地循环，直到系统下电，停止工作。
通过控制FIFO的选通顺序是从FIFO1到FIFO8，或者FIFO8到FIFO1，并且配合DDR地址的改变以能够实现图像旋转角度的90°或者270°的选择。
输出时序和数据模块用于将处理后的数据输出给LCD，同时生成驱动LCD的相关时序以确保提供正确的数据和时序给LCD正常显示。
经过上述方法可以减少外部存储器，降低了硬件复杂度和物料成本，减小了PCB的面积；使用FPGA的内部资源少，操作简单，减少开发时间；同时，算法能实现视频在LCD上的90°旋转显示，这样便提高了显示器的图像显示的灵活性；并且，该方法移植方便，在常见FPGA平台上都能实现，如Xilinx，Altera，Lattice等。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。
Claims (8)
1.一种实现视频图像90°旋转的方法，其特征在于，包括将输入的视频信号首先经过视频解码，然后输入到FPGA，经过FPGA处理后再将视频存储到DDR中，最终由FPGA按照LCD要求的数据时序和要求对DDR中的数据进行读取以在LCD上正常显示；其中，
FPGA中还包括输入数据同步模块、视频旋转控制模块、存储器控制模块和输出时序和数据模块，输入的视频信号首先进入输入数据同步模块以使得输入的数据时钟域和FPGA内部时钟域之间进行数据同步；同步后的数据输入到视频旋转控制模块以完成数据的缓存和数据存储地址的计算，以及DDRIP核的控制功能；输出时序和数据模块主要用于LCD控制时序的生成，以及从DDR读出需要显示的视频数据。
2.根据权利要求1所述的实现视频图像90°旋转的方法，其特征在于，输入数据同步模块采用异步FIFO的架构，利用外部输入的视频随路时钟作为FIFO的输入时钟，FPGA内部生成的时钟作为FIFO的输出时钟，该输入数据同步模块输出的视频信号作为视频旋转控制模块的输入。
3.根据权利要求1所述的实现视频图像90°旋转的方法，其特征在于，存储器控制模块用于控制外部的DDR3存储器的读写操作，该存储器控制模块直接调用FPGA自带的DDR控制IP核，为视频旋转提前进行数据的调整和缓存。
4.根据权利要求1所述的实现视频图像90°旋转的方法，其特征在于，视频旋转控制模块包括video_in_MUX模块、rotate_control模块和FIFO模块；其中，
FIFO模块调用FPGA内部存储单元，作为数据的缓存，该模块中共用8个FIFO，用以存储8行视频数据；
video_in_MUX模块实现输入视频的FIFO寻址，以确定输入的当前行视频数据存储到某一FIFO中，相应的控制信号由rotate_control模块输出；
rotate_control模块用于控制算法的各个模块的工作状态以及数据流向、视频数据的对应的存储地址。
5.根据权利要求4所述的实现视频图像90°旋转的方法，其特征在于，video_in_MUX模块在rotate_control模块的控制下，周期性的选通FIFO1到FIFO8这8个FIFO，每个FIFO选通的时间为一行时间；一但某个FIFO被选中，其在数据使能信号的控制下，将视频数据一位一位的写入，一行写完后切换到下一个FIFO；如此循环，直到所有的FIFO都被写满。
6.根据权利要求5所述的实现视频图像90°旋转的方法，其特征在于，rotate_control模块的输入为输入视频信号的时序信号，在此时序的控制下，产生FIFO输入、输出的控制信号以及写入DDR的地址信号；其中，根据数据使能信号不断的切换写入的FIFO，当所有的8个FIFO都写满后，产生一个标志信号，用于产生FIFO的读信号以及DDR的写地址；
同时读8个FIFO中的数据，读出的8个数据组成一组，作为DDR的一次猝发数据；每产生一组数据对应的DDR地址也会相应增加8，直到FIFO中一行的数据全部读完为止，同时DDR偏移地址增加M，其中M为一帧图像的行数，然后开始新一轮的往FIFO写数据的过程；整个过程不断地循环，直到系统下电，停止工作。
7.根据权利要求6所述的实现视频图像90°旋转的方法，其特征在于，通过控制FIFO的选通顺序是从FIFO1到FIFO8，或者FIFO8到FIFO1，并且配合DDR地址的改变以能够实现图像旋转角度的90°或者270°的选择。
8.根据权利要求1所述的实现视频图像90°旋转的方法，其特征在于，输出时序和数据模块用于将处理后的数据输出给LCD，同时生成驱动LCD的相关时序以确保提供正确的数据和时序给LCD正常显示。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910618596.4A CN110266972B (zh) | 2019-07-10 | 2019-07-10 | 实现视频图像90°旋转的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910618596.4A CN110266972B (zh) | 2019-07-10 | 2019-07-10 | 实现视频图像90°旋转的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110266972A true CN110266972A (zh) | 2019-09-20 |
| CN110266972B CN110266972B (zh) | 2021-05-28 |
Family
ID=67925358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910618596.4A Active CN110266972B (zh) | 2019-07-10 | 2019-07-10 | 实现视频图像90°旋转的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110266972B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111147690A (zh) * | 2019-12-24 | 2020-05-12 | 浙江未来技术研究院(嘉兴) | 一种多图像传感器摄像机的帧同步装置及方法 |
| CN111583122A (zh) * | 2020-05-09 | 2020-08-25 | 南京威翔科技有限公司 | 一种基于fpga方块映射方式的90度实时图像旋转处理的方法 |
| CN113141487A (zh) * | 2021-04-13 | 2021-07-20 | 合肥宏晶微电子科技股份有限公司 | 视频传输模组、方法、显示装置和电子设备 |
| CN114051104A (zh) * | 2021-11-14 | 2022-02-15 | 深圳驰越科技有限公司 | 一种基于fpga的拼接屏控制器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0525943A2 (en) * | 1991-07-29 | 1993-02-03 | nVIEW CORPORATION | Method and apparatus for merging independently generated internal video signal with external video signal |
| CN104469462A (zh) * | 2014-12-03 | 2015-03-25 | 成都德芯数字科技有限公司 | 一种数字视频信号处理系统及方法 |
| CN106817545A (zh) * | 2016-12-30 | 2017-06-09 | 成都傅立叶电子科技有限公司 | 一种快速多分辨率视频图像镜像旋转处理系统 |
| CN106961570A (zh) * | 2017-03-20 | 2017-07-18 | 中航华东光电有限公司 | 基于fpga的视频信号去隔行的系统和处理方法 |
-
2019
- 2019-07-10 CN CN201910618596.4A patent/CN110266972B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0525943A2 (en) * | 1991-07-29 | 1993-02-03 | nVIEW CORPORATION | Method and apparatus for merging independently generated internal video signal with external video signal |
| CN104469462A (zh) * | 2014-12-03 | 2015-03-25 | 成都德芯数字科技有限公司 | 一种数字视频信号处理系统及方法 |
| CN106817545A (zh) * | 2016-12-30 | 2017-06-09 | 成都傅立叶电子科技有限公司 | 一种快速多分辨率视频图像镜像旋转处理系统 |
| CN106961570A (zh) * | 2017-03-20 | 2017-07-18 | 中航华东光电有限公司 | 基于fpga的视频信号去隔行的系统和处理方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111147690A (zh) * | 2019-12-24 | 2020-05-12 | 浙江未来技术研究院(嘉兴) | 一种多图像传感器摄像机的帧同步装置及方法 |
| CN111583122A (zh) * | 2020-05-09 | 2020-08-25 | 南京威翔科技有限公司 | 一种基于fpga方块映射方式的90度实时图像旋转处理的方法 |
| CN111583122B (zh) * | 2020-05-09 | 2024-02-06 | 南京威翔科技有限公司 | 一种90度实时图像旋转处理的方法 |
| CN113141487A (zh) * | 2021-04-13 | 2021-07-20 | 合肥宏晶微电子科技股份有限公司 | 视频传输模组、方法、显示装置和电子设备 |
| CN114051104A (zh) * | 2021-11-14 | 2022-02-15 | 深圳驰越科技有限公司 | 一种基于fpga的拼接屏控制器 |
| CN114051104B (zh) * | 2021-11-14 | 2024-04-05 | 深圳驰越科技有限公司 | 一种基于fpga的拼接屏控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110266972B (zh) | 2021-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110266972B (zh) | 实现视频图像90°旋转的方法 | |
| US5742274A (en) | Video interface system utilizing reduced frequency video signal processing | |
| US5124692A (en) | Method and apparatus for providing rotation of digital image data | |
| US4817054A (en) | High speed RAM based data serializers | |
| US5587726A (en) | Method and apparatus for increasing the speed of operation of a double buffered display system | |
| JP4744074B2 (ja) | 表示メモリ回路および表示コントローラ | |
| JPH08101669A (ja) | 表示装置駆動回路 | |
| CN106201363B (zh) | 视频流像素级数据随机实时访问的存储器及存储方法 | |
| EP0398510B1 (en) | Video random access memory | |
| CN103377030A (zh) | 图像旋转控制方法及装置 | |
| US20180151128A1 (en) | Driving circuit and operating method thereof | |
| CN109658867A (zh) | 数据读写方法及其装置 | |
| US7643038B2 (en) | Virtual device buffer for embedded device | |
| US20080186292A1 (en) | Timing controller, liquid crystal display device having the same, and method of operating a timing controller | |
| CN115103208A (zh) | 一种视频数据的行缓存方法、行读取方法及处理系统 | |
| US8130230B2 (en) | Display device | |
| CN108206034B (zh) | 用于提供多端口存储器的方法及系统 | |
| JPS61500813A (ja) | 逐次スキャンに応用するための改良された半導体メモリ素子 | |
| US8581919B2 (en) | Display controllers including memory controllers | |
| US8305384B2 (en) | System and method for storing and accessing pixel data in a graphics display device | |
| JP3584917B2 (ja) | ドライバ回路及びディスプレイ | |
| KR20090128813A (ko) | 그래픽 메모리의 데이터 라이트 제어 방법 및 그 장치 | |
| JP4807910B2 (ja) | オンスクリーンディスプレイ装置 | |
| JP3288327B2 (ja) | 映像メモリ回路 | |
| US20100001981A1 (en) | Dot-matrix display data refresh voltage charging control method and system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |