CN110246800A - 存储器及其制造方法、半导体器件 - Google Patents

存储器及其制造方法、半导体器件 Download PDF

Info

Publication number
CN110246800A
CN110246800A CN201810188330.6A CN201810188330A CN110246800A CN 110246800 A CN110246800 A CN 110246800A CN 201810188330 A CN201810188330 A CN 201810188330A CN 110246800 A CN110246800 A CN 110246800A
Authority
CN
China
Prior art keywords
layer
metal
intermediary
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810188330.6A
Other languages
English (en)
Other versions
CN110246800B (zh
Inventor
谢明灯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810188330.6A priority Critical patent/CN110246800B/zh
Publication of CN110246800A publication Critical patent/CN110246800A/zh
Application granted granted Critical
Publication of CN110246800B publication Critical patent/CN110246800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种存储器及其制造方法、半导体器件，在第一基底上形成多层金属互连层，形成一中介导接层体在多层金属互连层中最顶层的金属互连层上，并使中介导接层体与最顶层的金属互连层电性连接，之后提供形成有电容结构的第二基底，连接中介导接层体至所述第二基底，以使电容结构通过中介导接层体与多层金属互连层连接，最后去除第一基底，由此能够避免直接在电容结构上形成互连结构时存在的平坦化问题，由此提高各层金属互连层的平坦度，并且能够避免在现有技术中最后形成的顶层金属互连层由于光刻或填充等问题造成的空洞，提高最终形成的半导体器件的产品性能、成品率及可靠性。

Description

存储器及其制造方法、半导体器件
技术领域
本发明涉及半导体技术领域，特别涉及一种存储器及其制造方法、半导体器件。
背景技术
用于集成电路的半导体制造的工艺流程可包括前端制程(FEOL)、中部制程(MEOL)和后端制程(BEOL)工艺。FEOL工艺可包括晶片制备、隔离、阱形成、栅极图案化、源极/漏极注入等步骤，MEOL工艺可包括栅极触点形成等步骤，BEOL工艺可包括用于将在FEOL和MEOL工艺期间创建的半导体器件通过金属互连层的方式互连。金属互连层设置在介电层内，该介电层形成在半导体衬底上方。
但是，由于在半导体衬底上已经形成了半导体器件，在BEOL工艺中，在形成金属互连层时，其半导体衬底表面不再是平坦的，该平坦化问题会积累到后续工艺中，因而给后续工艺带来很多问题，例如，各层金属互连层的平坦度问题，顶层金属互连层的空洞问题等，并最终影响其产品性能、可靠性和成品率。
因此，针对上述技术问题，有必要提供一种存储器及其制造方法，解决各层金属互连层的平坦度问题以及顶层金属互连层的空洞问题，提高产品性能、成品率和可靠性。
发明内容
本发明的主要目的在于提供一种存储器及其制造方法、半导体器件，避免顶层金属互连层内形成空洞，并提高各层金属互连层的平坦度，提高产品的性能及可靠性。
为实现上述目的，本发明提供一种存储器的制造方法，包括：
提供一第一基底，所述第一基底上形成有多层金属互连层；
形成一中介导接层体在所述多层金属互连层中最顶层的金属互连层上，所述中介导接层体具有多个柱状且相互分离的金属层，并使所述中介导接层体的所述金属层与所述最顶层的金属互连层电性连接；
提供一第二基底，所述第二基底上形成有电容结构；以及，
连接所述中介导接层体至所述第二基底，以使所述电容结构通过所述中介导接层体与所述多层金属互连层连接，并去除所述第一基底。
可选的，所述多层金属互连层中相邻的金属互连层之间形成有层间介质层，以及所述最顶层的金属互连层上形成有顶层介质层，所述中介导接层体贯通所述顶层介质层以和所述最顶层的金属互连层电性连接。
可选的，形成所述中介导接层体在所述多层金属互连层中最顶层的金属互连层上的步骤包括：
形成多个第一凹槽在所述顶层介质层中，所述第一凹槽暴露出所述最顶层的金属互连层；
填充导电材料在所述第一凹槽内，以形成所述中介导接层体，所述中介导接层体与顶部的所述金属互连层相连接。
可选的，形成所述中介导接层体在所述多层金属互连层中最顶层的金属互连层上的步骤包括：
提供一第三基底，所述第三基底上形成有多个规则排列的金属凸块；
形成一第一牺牲层在所述第三基底上，所述第一牺牲层围绕所述金属凸块的外围，并使所述第一牺牲层的上表面低于所述金属凸块的顶面；
形成一第一介质层在所述第三基底的所述第一牺牲层及所述金属凸块上，并且在所述第一介质层中形成有多个开口，所述开口暴露出所述金属凸块；
填充一导电层在所述开口内，所述导电层与所述金属凸块连接；
去除所述第三基底与所述第一牺牲层，并利用所述金属凸块、所述第一介质层和所述导电层构成所述中介导接层体，所述金属凸块的底面和部分侧面外露于所述中介导接层体的一表面；
形成多个第一凹槽在所述顶层介质层中，所述第一凹槽暴露出所述最顶层的所述金属层；以及，
连接所述中介导接层体至所述顶层介质层，所述中介导接层体的所述金属凸块插入所述顶层介质层的所述第一凹槽中，以使所述中介导接层体与所述最顶层的金属互连层相连接。
可选的，在形成所述第一牺牲层之后，且在形成所述第一介质层之前，还包括：
形成一第二介质层在所述第一牺牲层上，所述第二介质层围绕所述金属凸块的外围，所述金属凸块位于包含所述第一牺牲层和所述第二介质层的叠层结构中。
可选的，形成所述中介导接层体在所述多层金属互连层中所述最顶层的金属互连层上的步骤包括：
提供一第三基底，所述第三基底上形成有一第二介质层；
形成多个规则排列的第二凹槽在所述第二介质层内，并且在所述第二凹槽内填充有金属材料，以形成多个金属凸块；
形成一第一介质层在所述第三基底的所述第二介质层及所述金属凸块上，并且在所述第一介质层中形成有多个开口，所述开口暴露出所述金属凸块；
填充一导电层在所述开口内，所述导电层与所述金属凸块连接；以及
去除所述第三基底，并利用所述金属凸块、所述第一介质层、所述第二介质层和所述导电层构成所述中介导接层体；
形成多个第一凹槽在所述顶层介质层中，所述第一凹槽暴露出所述最顶层的所述金属互连层；以及，
连接所述中介导接层体至所述所述顶层介质层，所述中介导接层体的所述金属凸块插入所述顶层介质层的所述第一凹槽中，以使所述中介导接层体与所述最顶层的金属互连层相连接。
可选的，在形成所述多层金属互连层之前，所述存储器的制造方法还可包括依次形成一第二牺牲层与一保护层在所述第一基底上；
以及，在形成所述多层金属互连层时，所述多层金属互连层形成于所述保护层上。
可选的，去除所述第一基底之后，还可包括去除所述第二牺牲层；并且采用化学机械研磨的方法去除所述第一基底，采用湿法刻蚀去除所述第二牺牲层。
相应的，本发明还提供一种存储器，包括：
基底，所述基底上形成有电容结构；
中介导接层体，位于所述基底上，所述中介导接层体具有多个柱状且相互分离的金属层；以及，
依次叠层的多层金属互连层，所述中介导接层体的所述金属层与所述多层金属互连层中最靠近端部的一层金属互连层电性连接，所述电容结构通过所述中介导接层体与所述多层金属互连层连接。
可选的，所述存储器还可包括：
层间介质层，位于所述多层金属互连层中相邻的金属互连层之间；
顶层介质层，位于所述最靠近端部的金属互连层上，所述顶层介质层中形成有第一凹槽，所述第一凹槽贯穿所述顶层介质层，以使所述中介导接层体通过所述第一凹槽与所述最靠近端部的金属互连层电性连接。
可选的，所述中介导接层体为一导电块，所述导电块填充在所述第一凹槽内。
可选的，所述中介导接层体包括：
多个规则排列的金属凸块；
第一介质层，所述金属凸块位于所述第一介质层内，所述金属凸块突出于所述第一介质层，并且所述第一介质层内形成有多个开口，所述金属凸块的顶面暴露在所述开口中；以及，
导电层，填充于所述开口内；
其中，所述金属凸块位于所述第一凹槽内，与所述最靠近端部的金属互连层相连接；所述导电层与所述基底上的半导体结构相连接。
可选的，所述中介导接层体还可包括：第二介质层，位于所述第一介质层的下表面下，所述金属凸块位于所述第二介质层中。
可选的，所述存储器还可包括：保护层，位于所述多层金属互连层上，所述保护层与所述中介导接层体位于所述多层金属互连层的相对两侧。
相应的，本发明还提供一种半导体器件，包括：
一基板，位于所述基板上的电容结构；
位于所述电容结构上的中介导接层体；以及
位于所述中介导接层体上的多层金属互连层，其中，所述多层金属互连层中最底层的金属互连层与所述中介导接层体电性连接。
与现有技术相比，本发明具有以下有益效果：
首先在第一基底上形成多层金属互连层，然后形成中介导接层体在所述多层金属互连层中最顶层的金属互连层上，所述中介导接层体具有多个柱状且相互分离的金属层，并使所述中介导接层体的所述金属层与所述最顶层的金属互连层电性连接，之后提供形成有电容结构的第二基底，连接所述中介导接层体至所述第二基底，以使所述电容结构通过所述中介导接层体与所述多层金属互连层连接，最后去除所述第一基底，由此能够避免直接在电容结构上形成互连结构时存在的平坦化问题，由此提高各层金属互连层的平坦度，并且由于在所述第一基底上首先形成的第一层金属互连层最后作为顶层金属互连层，能够避免在现有技术中最后形成的顶层金属互连层由于光刻或填充等问题造成的空洞，提高最终形成的存储器的产品性能、成品率及可靠性；并且该方法制作简单，便于实施，且应用范围广泛。
进一步的，所述中介导接层体包含：第一介质层，位于所述第一介质层内的金属凸块，所述金属凸块突出于所述第一介质层，并且所述第一介质层内形成有多个开口，所述金属凸块的顶面暴露在所述开口中，以及填充于所述开口内的导电层；在最终形成的半导体器件中，所述金属凸块位于形成于顶层介质层的第一凹槽内，使所述中介导接层体与多层金属互连层中的最顶层的金属互连层相连接，所述导电层与所述第二基底上的半导体结构相连接，可以根据需求调整金属凸块与导电层的高度，以调整所述中介导接层体的高度，其方法简单，便于实施，并且有利于节省制作成本。
附图说明
图1为本发明一实施例所提供的存储器的制造方法的流程示意图；
图2～图4为本发明一实施例所提供的存储器的制造方法在执行步骤S100过程中的各结构示意图。
图5～图6为本发明实施例一所提供的存储器的制造方法在执行步骤S200过程中的各结构示意图。
图7～图8为本发明实施例一所提供的S300与步骤S400过程中的各结构示意图。
图9～图11为本发明实施例二所提供的存储器的制造方法在执行步骤S200过程中的各结构示意图。
图12～图13为本发明实施例二所提供的存储器的制造方法在执行步骤S300与步骤S400过程中的各结构示意图。
图14～图15为本发明实施例三所提供的存储器的制造方法在执行步骤S200过程中的各结构示意图。
图16为本发明一实施例所提供的半导体器件的结构示意图。
图17为本发明另一实施例所提供的半导体器件的结构示意图。
其中，附图标记如下：
10-第一基底；
11-第二牺牲层；
12-保护层；
13-第一金属互连层；131-第一导电阻挡层；132-第一金属层；133-第二导电阻挡层；
14-第一内衬绝缘层；
15-第一层间介质层；
16-第二金属互连层；161-第三导电阻挡层；162-第二金属层；163-第四导电阻挡层；
17-第二内衬绝缘层；
18-第二层间介质层；
19-第三金属互连层；191-第五导电阻挡层；192-第三金属层；193-第六导电阻挡层；
20-第三内衬绝缘层；
21-顶层介质层；
211-第一凹槽；
30-中介导接层体；
40-第二基板；41-电容结构；
1-第三基底；
2-第三牺牲层；
3-金属凸块；
4-第一牺牲层；
5-第二介质层；51-第二凹槽；
6-第一介质层；61-开口；
7-第四内衬绝缘层；
8-导电层；81-阻挡层；82-金属层；
100-基板；
110-电容结构；
120-底层金属互连层；
130-中间金属互连层；
140-顶层金属互连层；
150-连接线。
具体实施方式
如图1所示，本发明提供一种存储器的制造方法包括：
步骤S100：提供一第一基底，所述第一基底上形成有多层金属互连层；
步骤S200：形成一中介导接层体在所述多层金属互连层中最顶层的金属互连层上，所述中介导接层体具有多个柱状且相互分离的金属层，并使所述中介导接层体与所述最顶层的金属互连层电性连接；
步骤S300：提供一第二基底，所述第二基底上形成有电容结构；
步骤S400：连接所述中介导接层体至所述第二基底，以使所述电容结构通过所述中介导接层体与所述多层金属互连层连接，并去除所述第一基底。
本发明所提供的存储器的制造方法中，首先在第一基底上形成多层金属互连层，然后形成中介导接层体在所述多层金属互连层中最顶层的金属互连层上，所述中介导接层体具有多个柱状且相互分离的金属层，并使所述中介导接层体与所述最顶层的金属互连层电性连接，之后提供形成有电容结构的第二基底，连接所述中介导接层体至所述第二基底，以使所述电容结构通过所述中介导接层体与所述多层金属互连层连接，最后去除所述第一基底，由此能够避免直接在电容结构上形成互连结构时存在的平坦化问题，由此提高各层金属互连层的平坦度，并且由于在所述第一基底上首先形成的第一层金属互连层最后作为顶层金属互连层，能够避免在现有技术中最后形成的顶层金属互连层由于光刻或填充等问题造成的空洞，提高最终形成的存储器的产品性能、成品率及可靠性；并且该方法制作简单，便于实施，且应用范围广泛。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图2～图4为本发明一实施例所提供的存储器的制造方法在执行步骤S100过程中的各结构示意图，图5～图6为本发明实施例一所提供的存储器的制造方法在执行步骤S200过程中的各结构示意图，图7～图8为本发明实施例一所提供的存储器的制造方法在执行步骤S300与步骤S400过程中的各结构示意图，图9～图11为本发明实施例二所提供的存储器的制造方法在执行步骤S200过程中的各结构示意图，图12～图13为本发明实施例二所提供的存储器的制造方法在执行步骤S300与步骤S400过程中的各结构示意图，图14～图15为本发明实施例三所提供的存储器的制造方法在执行步骤S200过程中的各结构示意图。下面请参考图2～图15，并结合图1所示，详细说明本发明提出所述存储器的制造方法。
在步骤S100中，提供一第一基底10，如图2所示。
所述第一基底10的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，也可以为砷化镓或氮化镓等化合物，或者本领域技术人员已知的其他材料。在本实施例中，优选的，所述第一基底10为单晶硅。
然后，形成多层金属互连层在所述第一基底10上，如图2至图4所示。
在本实施例中，以在所述第一基底10上形成三层金属互连层为例进行说明。
首先执行步骤S101，在所述第一基底10上形成一第二牺牲层11与一保护层12，如图2所示。
所述第二牺牲层11的材质优选为氧化层。可以通过化学气相沉积(ChemicalVapor Deposition，CVD)法在所述第一基底10上形成所述第二牺牲层11，例如采用常压化学气相沉积(Atmospheric Pressure CVD，APCVD)、超高真空化学气相沉积(Ultrahighvacuum CVD，UHVCVD)、低压化学气相沉积(Low-pressure CVD，LPCVD)或等离子化学气相沉积(Plasma Enhanced CVD，PECVD)等方法。或者，也可以采用热氧化法在所述第一基底10上形成所述第二牺牲层11。
在所述第二牺牲层11上形成保护层12，所述保护层12可以为单层结构，也可以为多层结构。本实施例中，优选的，所述保护层12包括依次位于所述第二牺牲层11上的氮化硅层与氧化硅层。即在所述第二牺牲层11上形成一层氮化硅层，在所述氮化硅层上形成氧化硅层。可以采用化学气相沉积的方法，或本领域技术人员已知的其他方法形成。所述保护层12用于保护后续形成的金属互连层。
接着执行步骤S102，在所述保护层12上形成第一金属互连层13。具体的，在所述保护层12上形成第一阻挡材料层，在所述第一阻挡材料层上形成第一金属材料层，在所述第一金属材料层上形成第二阻挡材料层，然后在所述第二阻挡材料层上形成光刻胶层，对所述光刻胶层进行曝光与显影，形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜，依次对所述第二阻挡材料层、第一金属材料层以及第一阻挡材料层进行刻蚀，形成第二导电阻挡层133、第一金属层132以及第一导电阻挡层131，所述第一导电阻挡层131、第一金属层132与第二导电阻挡层133共同组成第一金属互连层13。
所述第一金属层132的材料包含但不限于金、银、铜、锡、铅、钨中的一种或多种，也可以为本领域技术人员已知的其他材料。所述第一导电阻挡层131与所述第二导电阻挡层133的材料优选为Ti(钛)、Ta(钽)、W(钨)、TiN(氮化钛)、TiSiN(氮化钛硅)或TaSiN(氮化钽硅)中的一种或多种，本实施例中，所述第一金属层132的材料优选为铜，所述第一导电阻挡层131与所述第二导电阻挡层133的材料优选为TiN。
然后，在所述第一金属互连层13与所述保护层12上形成第一内衬绝缘层层14，所述第一内衬绝缘层14覆盖所述第一金属互连层13的顶部及侧壁，以及所述保护层12。接着，在所述第一内衬绝缘层14上形成第一层间介质层15，并对所述第一层间介质层15进行平坦化，形成平坦化表面，形成如图2所示的结构。所述第一内衬绝缘层14的材质包含但不限于氮化硅或氮化硅，所述第一层间介质层15的材质优选为氧化硅。
接着执行步骤S103，在所述第一层间介质层15上形成第二金属互连层16，如图3所示。
采用与步骤S102相同的方法，首先，在所述第一层间介质层15上形成第二金属互连层16，所述第二金属互连层16包含位于所述第一层间介质层15上的第三导电阻挡层161、第二金属层162与第四导电阻挡层163。同样的，所述第二金属层162的材料包含但不限于金、银、铜、锡、铅、钨中的一种或多种，也可以为本领域技术人员已知的其他材料。所述第三导电阻挡层161与所述第四导电阻挡层163的材料优选为Ti(钛)、Ta(钽)、W(钨)、TiN(氮化钛)、TiSiN(氮化钛硅)或TaSiN(氮化钽硅)中的一种或多种，本实施例中，所述第二金属层162的材料优选为铜，所述第三导电阻挡层161与所述第四导电阻挡层163的材料优选为TiN。
接着，在所述第二金属互连层16上形成第二内衬绝缘层17，在所述第二内衬绝缘层17上形成第二层间介质层18，并对所述第二层间介质层18进行平坦化，形成平坦化表面。同样的，所述第二内衬绝缘层17的材质包含但不限于氮化硅或氮化硅，所述第二层间介质层18的材质为氧化硅。
当然，在形成所述第二金属互连层16步骤之前，还可包括对所述第一层间介质层15进行刻蚀形成通孔以暴露出所述第一金属互连层13，之后在所述通孔内填充导电材料，以连接所述第一金属互连层13与所述第二金属互连层16的步骤。
然后执行步骤S104，在所述第二层间介质层18上形成第三金属互连层19，如图4所示。
采用与步骤S102相同的方法，首先，在所述第二层间介质层18上形成第三金属互连层19，所述第三金属互连层19包含位于所述第二层间介质层18上的第五导电阻挡层191、第三金属层192与第六导电阻挡层193。同样的，所述第三金属层192的材料包含但不限于金、银、铜、锡、铅、钨中的一种或多种，也可以为本领域技术人员已知的其他材料。所述第五导电阻挡层191与所述第六导电阻挡层193的材料优选为Ti(钛)、Ta(钽)、W(钨)、TiN(氮化钛)、TiSiN(氮化钛硅)或TaSiN(氮化钽硅)中的一种或多种，本实施例中，所述第三金属层192的材料优选为铜，所述第五导电阻挡层191与所述第六导电阻挡层193的材料优选为TiN。
接着，在所述第三金属互连层19上形成第三内衬绝缘层20，在所述第三内衬绝缘层20上形成顶层介质层21，并对所述顶层介质层21进行平坦化，形成平坦化表面。同样的，所述第三内衬绝缘层20的材质包含但不限于氮化硅或氮化硅，所述顶层介质层21的材质为氧化硅。
同样的，在形成所述第三金属互连层19之前，还可包括：对所述第二层间介质层18进行刻蚀形成通孔以暴露出所述第二金属互连层16，之后在所述通孔内填充导电材料，以连接所述第二金属互连层16与所述第三金属互连层19。
在步骤S200中，形成一中介导接层体30在所述多层金属互连层中最顶层的金属互连层上，所述中介导接层体30具有多个柱状且相互分离的金属层，并使所述中介导接层体30的所述金属层与所述最顶层的金属互连层电性连接。在本实施例中，形成中介导接层体30在所述第三金属互连层19上。
在步骤S300中，提供一第二基底40，所述第二基底上形成有电容结构41。
在步骤S400中，连接所述中介导接层体30至所述第二基底40，以使所述电容结构41通过所述中介导接层体31与所述多层金属互连层连接，并去除所述第一基底10。
由于在所述第三金属互连层19上形成所述中介导接层体可以采用不同的方法，并且形成的所述中介导接层体可以具有不同的结构，以下通过三个实施例对步骤S200至步骤S400进行详细说明，其中，每个实施例中的所述中介导接层体的形成方法不同，并且实施例一与实施例二、实施例三中的连接结构不同。当然，所述中介导接层体并不仅限于以下实施例所列举的形成方法及结构，在其他实施例中，还可以采用其他的形成方法及结构，本发明对此不做限定。
实施例一
在步骤S200中，形成中介导接层体，具体的，如图5所示，对所述顶层介质层21与所述第三内衬绝缘层20进行刻蚀，形成多个第一凹槽211，所述第一凹槽211暴露出所述最顶层的所述金属互连层，即暴露出所述第三金属互连层19。接着，请参考图6所示，填充导电材料在所述第一凹槽211内，形成中介导接层体30，所述中介导接层体30与所述最顶层的所述金属互连层(即第三金属互连层19)相连接。
在本实施例中，所述中介导接层体30为一导电块，且所述中介导接层体30位于所述第一凹槽211内，即所述中介导接层体30位于所述顶层介质层21与所述第三内衬绝缘层20所组成的层叠结构中。所述导电块可以为长方体、正方体或球体，或本领域技术人员已知的其他形状。
可以理解的是，在其他实施例中，所述中介导接层体30的顶面及部分侧壁可以暴露于所述第三金属互连层19的上表面之外，以便于所述中介导接层体30后续与所述第二基底的连接。例如，在形成顶层介质层21之后，可以在所述顶层介质层21上形成一牺牲层，然后对所述牺牲层、所述顶层介质层21与所述第三内衬绝缘层20进行刻蚀，形成凹槽并填充导电材料，之后再去除所述牺牲层，形成顶面及部分侧壁暴露于所述第三金属互连层19的上表面之外的中介导接层体。
在步骤S300与步骤S400中，提供一第二基底40，所述第二基底40内可以形成有电容结构41，将所述中介导接层体30与所述第二基底40相连接，形成如图7所示的结构。接着，去除所述第一基底10与所述第二牺牲层11，形成如图8所示的结构。
在本实施例中，优选的，可以采用压合的方法将形成有所述中介导接层体30的第一基底压接至所述第二基底40，所述中介导接层体30与所述半导体结构相连接。然后可以采用化学机械研磨的方法去除所述第一基底10，然后采用湿法刻蚀去除所述第二牺牲层11，所述刻蚀液包含但不限于HF(氢氟酸)。去除所述第一牺牲层11之后，暴露出所述第一金属互连层13。
在其他实施例中，可以采用其他的方法连接所述第一基底10与所述第二基底40。可以理解的是，在本实施例中，在连接所述第二基底40之后再去除所述第一基底10与所述第二牺牲层11，在其他实施例中，也可以先去除所述第一基底10与所述第二牺牲层11之后，再连接至所述第二基底40，本发明对此不做限定。
本发明所提供的存储器的制造方法制造而成的存储器，如图8所示，其中所述第三金属互连层19作为该半导体器件最底层的金属互连层，第二金属互连层16作为中间的金属互连层，第一金属互连层13作为最顶层的金属互连层，各层金属互连层形成于平坦的未形成任何结构的第一基底上，与现有技术中直接形成在具有电容结构的第二基底上的方法相比，其平坦度获得极大提高，并且由于首先在第一基底10上形成的第一金属互连层13作为最终形成的半导体器件的最顶层的金属互连层，能够避免在现有技术中最后形成最顶层的金属互连层时由于光刻或填充等问题造成的空洞，提高最终形成的半导体器件的产品性能、成品率及可靠性；并且该方法制作简单，便于实施，且应用范围广泛。
实施例二
在步骤S200中，形成中介导接层体。首先，如图9所示，提供一第三基底1，所述第三基底1上形成有多个规则排列的金属凸块3；形成一第一牺牲层4在所述第三基底1上，所述第一牺牲层4围绕所述金属凸块3的外围，并使所述第一牺牲层4的上表面低于所述金属凸块3的顶面；形成一第一介质层6在所述第三基底1的所述第一牺牲层4及所述金属凸块3上，并且在所述第一介质层6中形成有多个开口61，所述开口61暴露出所述金属凸块3；填充一导电层8在所述开口61内，所述导电层8与所述金属凸块3连接。接着，如图10所示，去除所述第三基底1与所述第一牺牲层4，并利用所述金属凸块3、所述第一介质层6和所述导电层8构成中介导接层体，所述金属凸块3的底面和部分侧面外露于所述中介导接层体的一表面。
具体的，首先执行步骤S201，提供一第三基底1，在所述第三基底上1形成一第三牺牲层2，在所述第三牺牲层2上形成多个规则排列的金属凸块3，本实施例中，优选的，采用纳米印刷的方法形成所述金属凸块3。所述第三基底1的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，也可以为砷化镓或氮化镓等化合物，或者本领域技术人员已知的其他材料。所述第三牺牲层2的材质优选为氧化层。所述金属凸块3的材料包含但不限于金、银、铜、锡、铅、钨中的一种或多种。
然后执行步骤S202，在所述基底1上形成第一牺牲层4与第二介质层5，所述第一牺牲层4覆盖所述第三牺牲层2与金属凸块3，并且所述第一牺牲层4的厚度小于所述金属凸块3的高度，所述第二介质层5覆盖所述第一牺牲层4，然后对所述第二介质层5与第一牺牲层4进行平坦化，使所述第二介质层5的上表面与所述金属凸块3的上表面位于同一高度位置，即所述第一牺牲层4与第二介质层5填充满所述金属凸块3之间的间隙。优选的，所述第一牺牲层4的材质包含氧化硅，所述第二介质层5的材质包含氮化硅，当然，所述第一牺牲层4与第二介质层5也可以是本领域技术人员已知的其他材料，也可以是单层或多层。可以采用化学气相沉积的方法，或本领域技术人员已知的其他方法形成。
接着执行步骤S203，形成一第一介质层6在所述第二介质层5与所述金属凸块3上，并在所述第一介质层6中形成多个开口61，所述开口61暴露出所述金凸块3。所述第一介质层6的材质优选为氮化硅，可以采用化学气相沉积、物理气相沉积或原子层沉积的方法形成，或者本领域技术人员已知的其他方法形成。所述第一介质层6中的所述开口61暴露出所述金属凸块3的顶面并延伸暴露出所述第二介质层5围绕所述金属凸块3外围的部分，即在与所述开口51高度相垂直的表面上，所述开口61的底部尺寸大于所述金属凸块3的顶面尺寸，即所述开口61不仅暴露出所述金属凸块3，还暴露出围绕所述金属凸块3的部分所述第二介质层5。
接着执行步骤S204，首先，在上述结构上沉积第四内衬绝缘层7，所述第四内衬绝缘层7覆盖所述开口6的底部、侧壁，优选的，所述第四内衬绝缘层7还覆盖所述第一介质层6的顶部；然后对所述第四内衬绝缘层7覆盖所述开口61底部的部分进行刻蚀，暴露出所述金属凸块3。所述第四内衬绝缘层7的材质优选为氧化层，所述第四内衬绝缘层7的形成工艺可以为化学气相沉积、物理气相沉积或原子层沉积等工艺。
接着，在所述第四内衬绝缘层7上沉积导电阻挡层81，所述导电阻挡层81覆盖所述开口61的底部、侧壁及所述第一介质层6的顶部的所述第四内衬绝缘层7，所述导电阻挡层81连接所述金属凸块3的顶面。所述导电阻挡层81的材质优选为Ti(钛)、Ta(钽)、W(钨)、TiN(氮化钛)、TiSiN(氮化钛硅)或TaSiN(氮化钽硅)中的一种或多种，本实施例中，所述导电阻挡层81优选为TiN。所述导电阻挡层81可以为单层结构，也可以为多层结构。所述导电阻挡层81的形成工艺可以为化学气相沉积、物理气相沉积或原子层沉积等工艺。所述导电阻挡层81可以防止后续形成的金属层82向第三基底1、第二介质层5或第一介质层6中扩散造成的污染，提高连接结构的性能。
最后，在所述开口61内填充金属层82，所述金属层82的材质包含但不限于金、银、铜、锡、铅、钨中的一种或多种，本实施例中，所述金属层82的材质优选为铜，所述金属层82的形成工艺为物理气相沉积或电镀法。本实施例中，可以采用物理气相沉积法形成金属层，然后采用化学机械研磨的工艺，研磨所述金属层82至暴露出所述导电阻挡层81的顶部。所述金属层82与所述导电阻挡层81共同组成导电层8。
接着执行步骤S205，去除所述第三基底1与所述第三牺牲层2，并利用所述金属凸块3、所述第一介质层6和所述导电层8构成中介导接层体，所述金属凸块3的底面和部分侧面外露于所述中介导接层体的一表面，形成如图10所示的中介导接层体30。
形成所述中介导接层体之后，接着执行步骤S206，对所述顶层介质层21与所述第三内衬绝缘层20进行刻蚀，形成多个第一凹槽211，所述第一凹槽211暴露出所述最顶部的金属互连层，即暴露出所述第三金属互连层19，可以参考图5所示。
最后执行步骤S207，连接所述中介导接层体30至所述顶层介质层21，所述中介导接层体30的所述金属凸块3插入所述顶层介质层21的所述第一凹槽211中，以使所述中介导接层体30与所述最顶部的金属互连层(即第三金属互连层19)相连接，如图11所示。具体的，将所述中介导接层体30的金属凸块3通过所述第一凹槽211连接至所述第三金属互连层19，所述金属凸块3填充满所述第一凹槽211，且所述第一介质层5与所述顶层介质层21相贴合。
在步骤S300中，提供一第二基底40，所述第二基底40内可以形成有电容结构41，请参考图12所示。在步骤S400中，,连接所述中介导接层体30至所述第二基底40，以使所述电容结构41通过所述中介导接层体30与所述多层金属互连层连接，形成如图12所示的结构。接着，去除所述第一基底10与所述第二牺牲层11，形成如图13所示的结构。
在本实施例中，优选的，可以采用压合的方法将形成有所述中介导接层体30的第一基底10压接至所述第二基底40，所述中介导接层体30的导电层8与所述半导体结构相连接。然后可以采用化学机械研磨的方法去除所述第一基底10，然后采用湿法刻蚀去除所述第二牺牲层11，所述刻蚀液包含但不限于HF(氢氟酸)。去除所述第二牺牲层11之后，暴露出所述第一金属互连层13。
在其他实施例中，可以采用其他的方法连接所述第一基底10与所述第二基底40。可以理解的是，在本实施例中，在连接所述第二基底40之后再去除所述第一基底10与所述第二牺牲层11，在其他实施例中，也可以先去除所述第一基底10与所述第二牺牲层11之后，再连接至所述第二基底40，本发明对此不做限定。
本发明所提供的存储器的制造方法制造而成的存储器，如图13所示，其中所述第三金属互连层19作为该半导体器件的最底层的金属互连层，第二金属互连层16作为中间的金属互连层，第一金属互连层13作为最顶层的金属互连层，各层金属互连层形成于平坦的未形成任何器件的第一基底上，与现有技术中直接形成在具有半导体结构的第二基底上的方法相比，其平坦度获得很大提高，并且由于首先在第一基底10上形成的第一金属互连层13作为最终形成的半导体器件的最顶层的金属互连层，能够避免在现有技术中最后形成最顶层的金属互连层时由于光刻或填充等问题造成的空洞，提高最终形成的半导体器件的产品性能、成品率及可靠性；并且该方法制作简单，便于实施，且应用范围广泛。
进一步的，所述中介导接层体包含第一介质层6、位于所述第一介质层6内的金属凸块3，所述金属凸块3突出于所述第一介质层6，并且所述第一介质层6内形成有多个开口61，所述金属凸块3的顶面暴露在所述开口61中，以及填充于所述开口61内的导电层8。在最终形成的半导体器件中，所述金属凸块3位于所述第一凹槽211内，使所述中介导接层体30与多层金属互连层中的最顶层的金属互连层(即第三金属互连层19)相连接，所述导电层8与所述第二基底30上的半导体结构相连接，可以根据需求调整金属凸块与导电层的高度，以调整所述中介导接层体的高度，其方法简单，便于实施，并且有利于节省制作成本。
实施例三
本实施例与实施例二相比，其区别在于形成金属凸块3的方法不同。
请参考图14所示，首先，提供一第三基底1，在所述基底1上形成一第一牺牲层4，在所述第一牺牲层4上形成第二介质层5，然后形成多个规则排列的第二凹槽51在所述第二介质层5与所述第一牺牲层3内，并且在所述第二凹槽51内填充金属材料，以形成多个金属凸块4。然后按照与实施例二相同的步骤形成如图15所示的中介导接层体。
综上所述，本发明提供的存储器的制造方法中，首先在第一基底10上形成多层金属互连层，然后形成中介导接层体30在所述多层金属互连层中最顶层的金属互连层上，所述中介导接层体具有多个柱状且相互分离的金属层，并使所述中介导接层体30与所述最顶层的金属互连层电性连接，之后提供形成有电容结构41的第二基底40，连接所述中介导接层体30至所述第二基底40，以使所述电容结构41通过所述中介导接层体30与所述多层金属互连层连接，最后去除所述第一基底10，由此能够避免直接在电容结构上形成互连结构时存在的平坦化问题，由此提高各层金属互连层的平坦度，并且由于在所述第一基底上首先形成的第一层金属互连层最后作为顶层金属互连层，能够避免在现有技术中最后形成的顶层金属互连层由于光刻或填充等问题造成的空洞，提高最终形成的半导体器件的产品性能、成品率及可靠性；并且该方法制作简单，便于实施，且应用范围广泛。
相应的，本发明还提供一种存储器，采用如上所述的存储器的制造方法制造而成，请参考图8与图13所示，所述存储器包括第二基底40、中介导接层体30及依次叠层的多层金属互连层。所述第二基底40上形成有电容结构41，所述中介导接层体30位于所述第二基底40上，所述中介导接层体30具有多个柱状且相互分离的金属层，所述中介导接层体30的所述金属层与所述多层金属互连层中最靠近端部的一层金属互连层电性连接，所述电容结构41通过所述中介导接层体30与所述多层金属互连层连接。
具体的，在本实施例中，以三层金属互连层为例进行说明，所述存储器包括：三层金属互连层，分别为第三金属互连层19，位于所述第三金属互连层19上的第二金属互连层16，位于所述第二金属互连层16上的第一金属互连层13。需要说明的是，各层金属互连层是以形成的顺序来命名的，实际上所述第三金属互连层19作为互连结构的最底部的金属互连层，而所述第一金属互连层13作为所述互连结构的最顶部的金属互连层。所述第三金属互连层19与所述中介导接层体30相连接。
进一步的，所述存储器还可包括第二基底40，所述中介导接层体30位于所述第二基底40上，所述多层金属互连层中通过所述中介导接层体30与所述第二基底40相连接。所述第二基底40内形成有电容结构，所述中介导接层体30与所述电容结构相连接。
进一步的，所述存储器还可包括：位于所述多层金属互连层中相邻的金属互连层之间的层间介质层以及位于所述最靠近端部的金属互连层上的顶层介质层21。
例如，在本实施例中，所述层间介质层包括：位于第一金属互连层13与第二金属互连层17之间的第一层间介质层15，与位于所述第二金属互连层17与第三金属互连层19之间的第二层间介质层18。
在所述顶层介质层21中形成有第一凹槽211，所述第一凹槽211贯穿所述顶层介质层21，以使所述中介导接层体30通过所述第一凹槽211与所述最靠近端部的金属互连层(即所述第三金属互连层19)电性连接。
在一实施例中(对应于上述实施例一)，所述中介导接层体30为一导电块，所述导电块位于所述第一凹槽211内，如图8所示。
在另一实施例中(对应于上述实施例二与实施例三)，如图10与图14所示，所述中介导接层体30包括：多个规则排列的金属凸块3、第一介质层6以及导电层8。所述金属凸块3位于所述第一介质层6内，所述金属凸块3突出于所述第一介质层6，并且所述第一介质层6内形成有多个开口61，所述金属凸块3的顶面暴露在所述开口61中；所述导电层8填充于所述开口61内；其中，所述金属凸块3位于所述第一凹槽211内，与所述最靠近端部的金属互连层(即所述第三金属互连层19)相连接；所述导电层8与所述第二基底40上的半导体结构相连接。
更进一步的，所述中介导接层体30还可包括：第二介质层5与保护层12，所述第二介质层5位于所述第一介质层6的下表面下，所述金属凸块3位于所述第二介质层5中。请继续参考图8与图13所示，所述保护层12位于所述多层金属互连层上，所述保护层12与所述中介导接层体30位于所述多层金属互连层的相对两侧。
相应的，本发明还提供一种半导体器件，包括：一基板，位于所述基板上的电容结构、位于所述电容结构上的中介导接层体、以及位于所述中介导接层体上的多层金属互连层，其中，所述多层金属互连层中的最底层的金属互连层与所述中介导接层体电性连接。
具体的，以下通过两个实施例进行介绍：
图16为本发明一实施例所提供的半导体器件的结构示意图。请参考图16所示，所述半导体器件包括：基板100，位于所述基板100内的电容结构110；位于所述电容结构110上的中介导接层体30，所述中介导接层体30与所述半导体结构110相连接；以及位于所述中介导接层体30上的多层金属互连层。
其中，从图16中可以看出，所述多层金属互连层包括底层金属互连层120、中间金属互连层130与顶部金属互连层140，底部金属互连层120与所述中介导接层体30电性连接。
图17为本发明另一实施例所提供的半导体器件的结构示意图。请参考图17所示，所述半导体器件包括：基板100，位于所述基板100上的两个电容结构110；位于两个电容结构110之间的连接线150，位于所述电容结构110与所述连接线150上的中介导接层体30，不同的所述中介导接层体30与所述电容结构110或所述连接线150相连接，以及位于所述中介导接层体30上的多层金属互连层。并且，所述连接线150可以连接至所述基板100内的形成的半导体结构。
其中，从图17中可以看出，所述多层金属互连层包括底层金属互连层120、中间金属互连层130与顶部金属互连层140，底部金属互连层120与所述中介导接层体30电性连接。所述电容结构110与所述连接线150分别通过所述中介导接层体30与所述多层金属互连层相连接。
综上所述，本发明提供的存储器及其制造方法、半导体器件中，首先在第一基底上形成多层金属互连层，然后形成中介导接层体在所述多层金属互连层中最顶层的的金属互连层上，所述中介导接层体具有多个柱状且相互分离的金属层，并使所述中介导接层体与所述最顶层的金属互连层电性连接，之后提供形成有电容结构的第二基底，连接所述中介导接层体至所述第二基底，以使所述电容结构通过所述中介导接层体与所述多层金属互连层连接，最后去除所述第一基底，由此能够避免直接在电容结构上形成互连结构时存在的平坦化问题，由此提高各层金属互连层的平坦度，并且由于在所述第一基底上首先形成的第一层金属互连层最后作为顶层金属互连层，能够避免在现有技术中最后形成的顶层金属互连层由于光刻或填充等问题造成的空洞，提高最终形成的存储器的产品性能、成品率及可靠性；并且该方法制作简单，便于实施，且应用范围广泛。
进一步的，所述中介导接层体包含：第一介质层，位于所述第一介质层内的金属凸块，所述金属凸块突出于所述第一介质层，并且所述第一介质层内形成有多个开口，所述金属凸块的顶面暴露在所述开口中，以及填充于所述开口内的导电层；在最终形成的半导体器件中，所述金属凸块位于所述凹槽内，使所述中介导接层体与多层金属互连层中的最顶层的金属互连层相连接，所述导电层与所述第二基底上的半导体结构相连接，可以根据需求调整金属凸块与导电层的高度，以调整所述中介导接层体的高度，其方法简单，便于实施，并且有利于节省制作成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (15)

1.一种存储器的制造方法，其特征在于，包括：
提供一第一基底，所述第一基底上形成有多层金属互连层；
形成一中介导接层体在所述多层金属互连层中最顶层的金属互连层上，所述中介导接层体具有多个柱状且相互分离的金属层，并使所述中介导接层体的所述金属层与所述最顶层的金属互连层电性连接；
提供一第二基底，所述第二基底上形成有电容结构；以及，
连接所述中介导接层体至所述第二基底，以使所述电容结构通过所述中介导接层体与所述多层金属互连层连接，并去除所述第一基底。
2.如权利要求1所述的存储器的制造方法，其特征在于，所述多层金属互连层中相邻的金属互连层之间形成有层间介质层，以及所述最顶层的金属互连层上形成有顶层介质层，所述中介导接层体贯通所述顶层介质层以和所述最顶层的金属互连层电性连接。
3.如权利要求2所述的存储器的制造方法，其特征在于，形成所述中介导接层体在所述多层金属互连层中最顶层的金属互连层上的步骤包括：
形成多个第一凹槽在所述顶层介质层中，所述第一凹槽暴露出所述最顶层的金属互连层；
填充导电材料在所述第一凹槽内，以形成所述中介导接层体，所述中介导接层体与所述最顶层的金属互连层相连接。
4.如权利要求2所述的存储器的制造方法，其特征在于，形成所述中介导接层体在所述多层金属互连层中最顶层的金属互连层上的步骤包括：
提供一第三基底，所述第三基底上形成有多个规则排列的金属凸块；
形成一第一牺牲层在所述第三基底上，所述第一牺牲层围绕所述金属凸块的外围，并使所述第一牺牲层的上表面低于所述金属凸块的顶面；
形成一第一介质层在所述第三基底的所述第一牺牲层及所述金属凸块上，并且在所述第一介质层中形成有多个开口，所述开口暴露出所述金属凸块；
填充一导电层在所述开口内，所述导电层与所述金属凸块连接；
去除所述第三基底与所述第一牺牲层，并利用所述金属凸块、所述第一介质层和所述导电层构成所述中介导接层体，所述金属凸块的底面和部分侧面外露于所述中介导接层体的一表面；
形成多个第一凹槽在所述顶层介质层中，所述第一凹槽暴露出所述最顶部的所述金属层；以及，
连接所述中介导接层体至所述顶层介质层，所述中介导接层体的所述金属凸块插入所述顶层介质层的所述第一凹槽中，以使所述中介导接层体与所述最顶层的金属互连层相连接。
5.如权利要求4所述的存储器的制造方法，其特征在于，在形成所述第一牺牲层之后，且在形成所述第一介质层之前，还包括：
形成一第二介质层在所述第一牺牲层上，所述第二介质层围绕所述金属凸块的外围，所述金属凸块位于包含所述第一牺牲层和所述第二介质层的叠层结构中。
6.如权利要求2所述的存储器的制造方法，其特征在于，形成所述中介导接层体在所述多层金属互连层中最顶层的金属互连层上的步骤包括：
提供一第三基底，所述第三基底上形成有一第二介质层；
形成多个规则排列的第二凹槽在所述第二介质层内，并且在所述第二凹槽内填充有金属材料，以形成多个金属凸块；
形成一第一介质层在所述第三基底的所述第二介质层及所述金属凸块上，并且在所述第一介质层中形成有多个开口，所述开口暴露出所述金属凸块；
填充一导电层在所述开口内，所述导电层与所述金属凸块连接；以及
去除所述第三基底，并利用所述金属凸块、所述第一介质层、所述第二介质层和所述导电层构成所述中介导接层体；
形成多个第一凹槽在所述顶层介质层中，所述第一凹槽暴露出所述最顶层的所述金属互连层；以及，
连接所述中介导接层体至所述所述顶层介质层，所述中介导接层体的所述金属凸块插入所述顶层介质层的所述第一凹槽中，以使所述中介导接层体与所述最顶层的金属互连层相连接。
7.如权利要求1所述的存储器的制造方法，其特征在于，在形成所述多层金属互连层之前，所述存储器的制造方法还可包括依次形成一第二牺牲层与一保护层在所述第一基底上；
以及，在形成所述多层金属互连层时，所述多层金属互连层形成于所述保护层上。
8.如权利要求7所述的存储器的制造方法，其特征在于，去除所述第一基底之后，还可包括去除所述第二牺牲层；并且采用化学机械研磨的方法去除所述第一基底，采用湿法刻蚀去除所述第二牺牲层。
9.一种存储器，其特征在于，包括：
基底，所述基底上形成有电容结构；
中介导接层体，位于所述基底上，所述中介导接层体具有多个柱状且相互分离的金属层；以及，
依次叠层的多层金属互连层，所述中介导接层体的所述金属层与所述多层金属互连层中最靠近端部的一层金属互连层电性连接，所述电容结构通过所述中介导接层体与所述多层金属互连层连接。
10.如权利要求9所述的存储器，其特征在于，所述存储器还可包括：
层间介质层，位于所述多层金属互连层中相邻的金属互连层之间；
顶层介质层，位于所述最靠近端部的金属互连层上，所述顶层介质层中形成有第一凹槽，所述第一凹槽贯穿所述顶层介质层，以使所述中介导接层体通过所述凹槽与所述最靠近端部的金属互连层电性连接。
11.如权利要求10所述的存储器，其特征在于，所述中介导接层体为一导电块，所述导电块填充在所述第一凹槽内。
12.如权利要求10所述的存储器，其特征在于，所述中介导接层体包括：
多个规则排列的金属凸块；
第一介质层，所述金属凸块位于所述第一介质层内，所述金属凸块突出于所述第一介质层，并且所述第一介质层内形成有多个开口，所述金属凸块的顶面暴露在所述开口中；以及，
导电层，填充于所述开口内；
其中，所述金属凸块位于所述第一凹槽内，与所述最靠近端部的的金属互连层相连接；所述导电层与所述基底上的半导体结构相连接。
13.如权利要求12所述的存储器，其特征在于，所述中介导接层体还可包括：
第二介质层，位于所述第一介质层的下表面下，所述金属凸块位于所述第二介质层中。
14.如权利要求13所述的存储器，其特征在于，所述存储器还可包括：保护层，位于所述多层金属互连层上，所述保护层与所述中介导接层体位于所述多层金属互连层的相对两侧。
15.一种半导体器件，其特征在于，包括：
一基板，位于所述基板上的电容结构；
位于所述电容结构上的中介导接层体；以及
位于所述中介导接层体上的多层金属互连层，其中，所述多层金属互连层中最底层的金属互连层与所述中介导接层体电性连接。
CN201810188330.6A 2018-03-07 2018-03-07 存储器及其制造方法、半导体器件 Active CN110246800B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810188330.6A CN110246800B (zh) 2018-03-07 2018-03-07 存储器及其制造方法、半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810188330.6A CN110246800B (zh) 2018-03-07 2018-03-07 存储器及其制造方法、半导体器件

Publications (2)

Publication Number Publication Date
CN110246800A true CN110246800A (zh) 2019-09-17
CN110246800B CN110246800B (zh) 2021-07-23

Family

ID=67882125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810188330.6A Active CN110246800B (zh) 2018-03-07 2018-03-07 存储器及其制造方法、半导体器件

Country Status (1)

Country Link
CN (1) CN110246800B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020022333A1 (en) * 2000-08-18 2002-02-21 Stmicroelectronics S.A. Process for fabricating a capacitor within an integrated circuit, and corresponding integrated circuit
CN1664997A (zh) * 2004-03-04 2005-09-07 恩益禧电子股份有限公司 具有多层互连结构的半导体器件
TW201145493A (en) * 2010-06-01 2011-12-16 Chipmos Technologies Inc Silicon wafer structure and multi-chip stack structure
CN103378031A (zh) * 2012-04-20 2013-10-30 南亚科技股份有限公司 半导体芯片与封装结构以及其形成方法
CN103985696A (zh) * 2013-02-11 2014-08-13 台湾积体电路制造股份有限公司 具有金属-绝缘体-金属电容器的封装件及其制造方法
CN105206561A (zh) * 2014-05-28 2015-12-30 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法和半导体结构
US20160079267A1 (en) * 2014-09-12 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN107706204A (zh) * 2016-08-08 2018-02-16 台湾积体电路制造股份有限公司 包含存储器区域及逻辑区域的集成电路ic

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020022333A1 (en) * 2000-08-18 2002-02-21 Stmicroelectronics S.A. Process for fabricating a capacitor within an integrated circuit, and corresponding integrated circuit
CN1664997A (zh) * 2004-03-04 2005-09-07 恩益禧电子股份有限公司 具有多层互连结构的半导体器件
TW201145493A (en) * 2010-06-01 2011-12-16 Chipmos Technologies Inc Silicon wafer structure and multi-chip stack structure
CN103378031A (zh) * 2012-04-20 2013-10-30 南亚科技股份有限公司 半导体芯片与封装结构以及其形成方法
CN103985696A (zh) * 2013-02-11 2014-08-13 台湾积体电路制造股份有限公司 具有金属-绝缘体-金属电容器的封装件及其制造方法
CN105206561A (zh) * 2014-05-28 2015-12-30 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法和半导体结构
US20160079267A1 (en) * 2014-09-12 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN107706204A (zh) * 2016-08-08 2018-02-16 台湾积体电路制造股份有限公司 包含存储器区域及逻辑区域的集成电路ic

Also Published As

Publication number Publication date
CN110246800B (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
CN102420210B (zh) 具有硅通孔(tsv)的器件及其形成方法
US8664075B2 (en) High capacitance trench capacitor
US20100164062A1 (en) Method of manufacturing through-silicon-via and through-silicon-via structure
US9818689B1 (en) Metal-insulator-metal capacitor and methods of fabrication
CN109390318A (zh) 包括虚设接触的半导体器件
CN107369669A (zh) 集成电路
CN108183087B (zh) 用于形成应力降低装置的方法
CN102074588A (zh) Mim电容器及其制造方法、集成电路的制造方法
CN109712959A (zh) Mems与ic装置的单块整合
CN104733371B (zh) 硅通孔形成方法及半导体器件的对准结构
CN104167353A (zh) 键合衬底表面的处理方法
KR20070088167A (ko) 높은 정전용량을 갖는 커패시터, 이를 포함하는 집적회로장치 및 그 제조방법
TW200425298A (en) Fabrication method for a damascene bitline contact
CN206203879U (zh) Mems器件
US7544580B2 (en) Method for manufacturing passive components
EP1263027A2 (en) Method of making stacked MIMCap between Cu dual-damascene levels
CN110246800A (zh) 存储器及其制造方法、半导体器件
CN104701248B (zh) 用于半导体器件的互连结构
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構
CN111199956A (zh) 一种半导体器件及其形成方法
CN108121933B (zh) 一种半导体器件及其制备方法、电子装置
TWI223393B (en) Method of filling bit line contact via
TW200915422A (en) Semiconductor device and method for manufacturing the same
US9881738B2 (en) Capacitor structures with embedded electrodes and fabrication methods thereof
US9209071B2 (en) Semiconductor structure with anti-etch structure in via and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant