CN110212071A - 发光二极管芯片及其制作方法 - Google Patents

发光二极管芯片及其制作方法 Download PDF

Info

Publication number
CN110212071A
CN110212071A CN201910427781.5A CN201910427781A CN110212071A CN 110212071 A CN110212071 A CN 110212071A CN 201910427781 A CN201910427781 A CN 201910427781A CN 110212071 A CN110212071 A CN 110212071A
Authority
CN
China
Prior art keywords
layer
light
oxide layer
emitting diode
backlight unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910427781.5A
Other languages
English (en)
Other versions
CN110212071B (zh
Inventor
兰叶
陶羽宇
常远
吴志浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201910427781.5A priority Critical patent/CN110212071B/zh
Publication of CN110212071A publication Critical patent/CN110212071A/zh
Application granted granted Critical
Publication of CN110212071B publication Critical patent/CN110212071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管芯片及其制作方法，属于半导体技术领域。所述发光二极管芯片包括外延片、位于所述外延片上的电极和钝化保护层；所述钝化保护层包括依次层叠的第一氧化硅层、第二氧化硅层、超晶格层、第一氮化硅层和第二氮化硅层，所述第二氧化硅层的致密度低于所述第一氧化硅层的致密度，所述超晶格层包括交替层叠的多个第三氮化硅层和多个第三氧化硅层，所述第一氮化硅层的晶体质量差于所述第二氮化硅层的晶体质量。本发明通过第一氧化硅层、第二氧化硅层、超晶格层、第一氮化硅层、第二氮化硅层依次层叠形成的钝化保护层，可以提高LED芯片的可靠性。

Description

发光二极管芯片及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种可以把电能转化成光能的半导体二极管，已经被广泛应用在显示、装饰、通讯等领域。通过采用不同的半导体材料，LED的发光波长能够覆盖从紫外到红外的全色范围，并使得LED的发光效率和发光亮度不断提高。
芯片是LED的核心组件，包括外延片和设置在外延片上的N型电极和P型电极。外延片容易被空气中的氧气和水蒸气腐蚀，为了保护外延片，一般会在芯片除出光面之外的所有表面形成钝化保护层，N型电极和P型电极从钝化保护层中伸出。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
钝化保护层的材料通常采用氧化硅或者氮化硅。当钝化保护层的材料采用氧化硅时，氧化硅的致密度较低，无法有效阻挡空气中的氧气和水蒸气腐蚀LED外延片，LED外延片的保护效果较差。当钝化保护层的材料采用氮化硅时，受到形成工艺的限制，氮化硅的内部存在较大的应力。由于电极和外延片之间的粘附性较差，因此氮化硅内部的应力长时间作用在电极上，有可能导致电极与外延片分离。综上，钝化保护层的材料采用氧化硅或者氮化硅，倒装LED芯片的可靠性均较差。
发明内容
本发明实施例提供了一种发光二极管芯片及其制作方法，能够既能有效保护LED外延片，又能缓解钝化保护层内部存在的应力，提高LED芯片的可靠性。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括外延片、位于所述外延片上的电极和钝化保护层；所述钝化保护层包括依次层叠的第一氧化硅层、第二氧化硅层、超晶格层、第一氮化硅层和第二氮化硅层，所述第二氧化硅层的致密度低于所述第一氧化硅层的致密度，所述超晶格层包括交替层叠的多个第三氮化硅层和多个第三氧化硅层，所述第一氮化硅层的晶体质量差于所述第二氮化硅层的晶体质量。
可选地，所述第一氧化硅层的厚度等于所述第二氧化硅层的厚度，所述第二氧化硅层的厚度大于所述超晶格层的厚度，所述超晶格层的厚度小于或等于所述第一氮化硅层的厚度，所述第一氮化硅层的厚度等于所述第二氮化硅层的厚度。
进一步地，所述超晶格层中第三氮化硅层的厚度自所述第二氧化硅层向所述第一氮化硅层的方向逐层增大，所述超晶格层中第三氧化硅层的厚度自所述第二氧化硅层向所述第一氮化硅层的方向逐层减小。
可选地，所述发光二极管芯片还包括分布式布拉格反射镜DBR，所述DBR设置在所述外延片上除所述发光二极管芯片的出光面和所述电极的设置区域之外的区域上。
进一步地，所述发光二极管芯片还包括金属反射层，所述金属反射层设置在所述DBR上。
另一方面，本发明实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：
在外延片上设置电极；
在所述外延片上除所述电极的设置区域之外的区域上形成钝化保护层，得到发光二极管芯片；其中，所述钝化保护层包括依次层叠的第一氧化硅层、第二氧化硅层、超晶格层、第一氮化硅层和第二氮化硅层，所述第二氧化硅层的致密度低于所述第一氧化硅层的致密度，所述超晶格层包括交替层叠的多个第三氮化硅层和多个第三氧化硅层，所述第一氮化硅层的晶体质量差于所述第二氮化硅层的晶体质量。
可选地，所述在所述外延片上除所述电极的设置区域之外的区域上形成钝化保护层，包括：
在所述外延片上依次沉积第一氧化硅层、第二氧化硅层、超晶格层、第一氮化硅层和第二氮化硅层；其中，所述第二氧化硅层的沉积温度低于所述第一氧化硅层的沉积温度，所述第二氧化硅层的沉积速率快于所述第一氧化硅层的沉积速率，所述第二氮化硅层的沉积温度高于所述第一氮化硅层的沉积温度；
在所述第二氮化硅层上开设延伸至所述电极的通孔，形成所述钝化保护层。
可选地，所述制作方法还包括：
将所述发光二极管芯片放置在设有蒸镀坩埚的反应室内，所述蒸镀坩埚用于驱动粒子运动到所述发光二极管芯片，到达所述发光二极管芯片的粒子的运动轨迹相互平行；
将所述发光二极管芯片的第一表面、第二表面和第三表面同时朝向所述粒子的运动方向，至少两个表面同时朝向所述粒子的运动方向为所述至少两个表面与所述粒子的运动方向之间的夹角相等，使所述运动粒子沉积在所述第一表面、所述第二表面和所述第三表面上形成分布式布拉格反射镜DBR，所述第一表面与所述发光二极管芯片的出光面相对，所述第二表面和所述第三表面为所述第一表面的两个相邻表面；
将所述第一表面、所述发光二极管芯片的第四表面和第五表面同时朝向所述粒子的运动方向，使所述运动粒子沉积在所述第一表面、所述第四表面和所述第五表面上形成DBR，所述第四表面和所述第五表面为所述第一表面的另外两个相邻表面。
进一步地，所述制作方法还包括：
将所述发光二极管芯片放置在设有所述蒸镀坩埚的反应室内；
将所述第一表面和至少一个所述第一表面的相邻表面同时朝向所述粒子的运动方向，并不断转动所述发光二极管芯片，改变所述发光二极管芯片朝向所述粒子的运动方向的第一表面的相邻表面，使所述运动粒子沉积在所述第一表面和所述第一表面的所有相邻表面上形成金属反射层。
可选地，所述制作方法还包括：
在所述发光二极管芯片的第六表面沉积氧化层，所述氧化层的厚度大于所述第六表面的最高点和最低点之间的高度差，所述第六表面为所述发光二极管芯片设置所述电极的表面；
将激光至少作用在所述最低点处的氧化层内，使所述最低点处的氧化层的密度大于所述最高点处的氧化层的密度，激光在所述最低点处的氧化层内的作用点高于所述最高点处，使得所述最低点处的氧化层的腐蚀速率慢于所述最高点处的氧化层的腐蚀速率；
湿法腐蚀所述氧化层，使所述第六表面平坦化。
本发明实施例提供的技术方案带来的有益效果是：
通过首先设置致密度较高的第一氧化硅层，对LED外延片的保护效果较好，也不存在导致电极与外延片分离的应力，而且还有利于钝化保护层形成的牢固性。然后设置致密度较低的第二氧化硅层，可以弱化氧化硅晶格的传递作用，为后续氮化硅层的设置提供转换基础。接着交替层叠第三氮化硅层和第三氧化硅层，一方面可以产生接近于氮化硅层的晶格特点，为后续氮化硅层的设置提供转换基础，另一方面通过类晶格常数的交替变化舒缓氮化硅层内部的应力作用。再设置晶格质量较差的第一氮化硅层，可以有效减缓氮化硅层内部的应力作用。最后设置晶格质量较好的第二氮化硅层，可以有效阻挡空气中的氧气和水蒸气，对LED外延片进行良好保护。综上，第一氧化硅层、第二氧化硅层、超晶格层、第一氮化硅层、第二氮化硅层依次层叠形成的钝化保护层，既能利用氮化硅层有效阻挡空气中的氧气和水蒸气腐蚀LED外延片，也能有效缓解氮化硅层内部存在的应力，避免应力作用在电极上导致电极与外延片分离，提高LED芯片的可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管芯片的结构示意图；
图2是本发明实施例提供的钝化保护层的结构示意图；
图3是本发明实施例提供的外延片的结构示意图；
图4是本发明实施例提供的倒装结构的发光二极管芯片的结构示意图；
图5是本发明实施例提供的正装结构的发光二极管芯片的结构示意图；
图6是本发明实施例提供的垂直结构的发光二极管芯片的结构示意图；
图7是本发明实施例提供的第一型电极和第二型电极设置在外延片同一侧的俯视图；
图8是本发明实施例提供的一种发光二极管芯片的制作方法的流程图；
图9是本发明实施例提供的另一种发光二极管芯片的制作方法的流程图；
图10是本发明实施例提供的步骤S2013执行之后发光二极管芯片的结构示意图；
图11是本发明实施例提供的图10所示的发光二极管芯片的俯视图；
图12是本发明实施例提供的步骤S202执行之后发光二极管芯片的结构示意图；
图13是本发明实施例提供的又一种发光二极管芯片的制作方法的流程图；
图14是本发明实施例提供的步骤S3013执行之后发光二极管芯片的结构示意图；
图15是本发明实施例提供的图14所示的发光二极管芯片的俯视图；
图16是本发明实施例提供的步骤S302执行之后垂直结构的发光二极管芯片的结构示意图；
图17是本发明实施例提供的形成DBR的流程图；
图18是本发明实施例提供的步骤S12执行过程中发光二极管芯片朝向粒子的运动方向的表面；
图19是本发明实施例提供的步骤S13执行过程中发光二极管芯片朝向粒子的运动方向的表面；
图20是本发明实施例提供的平坦化电极设置表面的流程图；
图21是本发明实施例提供的步骤S21执行之后发光二极管芯片局部的结构示意图；
图22是本发明实施例提供的步骤S22执行之后发光二极管芯片局部的结构示意图；
图23是本发明实施例提供的步骤S23执行之后发光二极管芯片局部的结构示意图；
图24是本发明实施例提供的发光二极管芯片后续工艺的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管芯片。图1为本发明实施例提供的一种发光二极管芯片的结构示意图。参见图1，该发光二极管芯片包括外延片100、位于外延片100上的电极200和钝化保护层300。
图2为本发明实施例提供的钝化保护层的结构示意图。参见图2，钝化保护层300包括依次层叠的第一氧化硅层310、第二氧化硅层320、超晶格层330、第一氮化硅层340和第二氮化硅层350，第二氧化硅层320的致密度低于第一氧化硅层310的致密度，超晶格层330包括交替层叠的多个第三氮化硅层331和多个第三氧化硅层332，第一氮化硅层340的晶体质量差于第二氮化硅层350的晶体质量。
在本实施例中，致密度是指晶胞中原子本身所占的体积百分数，即晶胞中所包含的原子体积与晶胞体积的比值。晶体质量包括晶体大小、晶体形状和晶体纯度，一般晶体越大、形状越规则、纯度越高，晶体质量越好。
本发明实施例通过首先设置致密度较高的第一氧化硅层，对LED外延片的保护效果较好，也不存在导致电极与外延片分离的应力，而且还有利于钝化保护层设置的牢固性。然后设置致密度较低的第二氧化硅层，可以弱化氧化硅晶格的传递作用，为后续氮化硅层的设置提供转换基础。接着交替层叠第三氮化硅层和第三氧化硅层，一方面可以产生接近于氮化硅层的晶格特点，为后续氮化硅层的设置提供转换基础，另一方面通过类晶格常数的交替变化舒缓氮化硅层内部的应力作用。再设置晶格质量较差的第一氮化硅层，可以有效减缓氮化硅层内部的应力作用。最后设置晶格质量较好的第二氮化硅层，可以有效阻挡空气中的氧气和水蒸气，对LED外延片进行良好保护。综上，第一氧化硅层、第二氧化硅层、超晶格层、第一氮化硅层、第二氮化硅层依次层叠形成的钝化保护层，既能利用氮化硅层有效阻挡空气中的氧气和水蒸气腐蚀LED外延片，也能有效缓解氮化硅层内部存在的应力，避免应力作用在电极上导致电极与外延片分离，提高LED芯片的可靠性。
可选地，第二氧化硅层320的致密度可以为第一氧化硅层310的致密度的80％～90％。示例性地，第一氧化硅层310的致密度可以为2.6％～2.8％，第二氧化硅层320的致密度可以为2.31％～2.33％。例如，第一氧化硅层310的致密度为2.62％，第二氧化硅层320的致密度为2.32％，第二氧化硅层320的致密度为第一氧化硅层310的致密度的2.32％/2.62％≈88.5％。
通过限定第一氧化硅层和第二氧化硅层的致密度之间的比例关系，第一氧化硅层和第二氧化硅层之间在致密度上具有一定的差距，可以弱化氧化硅晶格的传递作用，为后续氮化硅层的设置提供转换基础，同时第一氧化硅层和第二氧化硅层之间在致密度上差距不是特别大，容易实现。
可选地，第一氧化硅层310的厚度可以等于第二氧化硅层320的厚度，第二氧化硅层320的厚度可以大于超晶格层330的厚度，超晶格层330的厚度可以小于或等于第一氮化硅层340的厚度，第一氮化硅层340的厚度可以等于第二氮化硅层350的厚度。
第一氧化硅层和第二氧化硅层的厚度相同，第二氧化硅层可以有效弱化第一氧化硅层的晶格传递，为后续氮化硅层的设置提供良好基础。超晶格层的厚度最小，可以避免第三氮化硅层和第三氧化硅层交替层叠而产生晶格失配的问题。第一氮化硅层和第二氮化硅层的厚度相同，第一氮化硅层可以有效舒缓第二氮化硅层内部存在的应力。综上，上述厚度关系既能起到良好的改善效果，也能避免产生不良影响，整体实现效果较好，LED芯片的可靠性较高。
在实际应用中，第一氧化硅层的厚度也可以小于第二氧化硅层的厚度，或者大于第二氧化硅层的厚度；第二氧化硅层的厚度也可以小于或等于超晶格层的厚度，超晶格层的厚度也可以大于第一氮化硅层的厚度；第一氮化硅层的厚度也可以小于第二氮化硅层的厚度，或者大于第二氮化硅层的厚度。
示例性地，第一氧化硅层310的厚度可以为160nm～240nm，如200nm；第二氧化硅层320的厚度可以为160nm～240nm，如200nm；超晶格层330的厚度可以为40nm～60nm，如50nm；第一氮化硅层340的厚度可以为40nm～60nm，如50nm；第二氮化硅层350的厚度可以为40nm～60nm，如50nm。
进一步地，超晶格层330中第三氮化硅层331的厚度可以自第二氧化硅层320向第一氮化硅层340的方向逐层增大，超晶格层330中第三氧化硅层332的厚度可以自第二氧化硅层320向第一氮化硅层340的方向逐层减小。
超晶格层中氮化硅层的厚度自氧化硅层设置侧向氮化硅层设置侧逐层增大，氧化硅层的厚度自氧化硅层设置侧向氮化硅层设置侧逐层减小，可以实现氮化硅层和氧化硅层的逐步过渡，有利于避免氮化硅层和氧化硅层之间晶格失配而产生不良影响。
示例性地，第三氮化硅层331的厚度可以为5nm～20nm。第三氧化硅层332的厚度可以为5nm～20nm。超晶格层330中第三氮化硅层331的数量与第三氧化硅层332的数量相同；第三氧化硅层332的数量可以为2个～4个。例如，超晶格层330可以包括依次层叠厚度为5nm的第三氮化硅层331、厚度为20nm的第三氧化硅层332、厚度为20nm的第三氮化硅层331和厚度为5nm的第三氧化硅层332。
在实际应用中，第三氧化硅层332的致密度可以与第一氧化硅层310相同，第三氮化硅层331的晶体质量可以与第二氮化硅层350的晶体质量相同，这样可以尽可能减少对生长工艺的改变。即第一氧化硅层310、超晶格层330和第二氮化硅层350均可以采用常规的生产工艺形成，第二氧化硅层320和第一氮化硅层340可以在常规的生长工艺基础上改变工艺参数形成。
可选地，如图1所示，该发光二极管芯片还可以包括分布式布拉格反射镜(英文：Distributed Bragg Reflection，简称：DBR)400，DBR 400设置在外延片100上除该发光二极管芯片的出光面和电极200的设置区域之外的所有区域上。
随着LED芯片的尺寸越来越小，LED芯片侧面射出光线的比例越来越高，如果不进行有效利用，则对芯片光效造成的损失也越来越大。通过在LED芯片非出光面上除电极的设置区域之外的所有区域(主要是LED芯片的侧面)设置DBR，可以对射向LED芯片非出光面的光线进行反射，使光线最终从LED芯片的出光面射出，有效提高LED芯片的光效，特别适用于目前小型化的LED芯片。
在本实施例中，DBR 400可以包括多个周期的金属氧化物薄膜，多个周期的金属氧化物薄膜依次层叠，每个周期的金属氧化物薄膜包括至少两种材料的金属氧化物薄膜，不同材料的金属氧化物薄膜的折射率不同，至少两种材料的金属氧化物薄膜依次层叠设置，不同周期的金属氧化物薄膜中至少两种材料的金属氧化物薄膜的层叠顺序相同。
进一步地，DBR 400中N1个周期的金属氧化物薄膜的厚度D1＝λ*(2*k1-1)/4，DBR500中N2个周期的金属氧化物薄膜的厚度D2＝λ*(1+a)*(2*k2-1)/4，DBR 500中N3个周期的金属氧化物薄膜的厚度D3＝λ*(1-a)*(2*k3-1)/4，λ为设定波长，0＜a＜1，k1、k2、k3、N1、N2、N3均为正整数，N1+N2+N3＝N，N为DBR中金属氧化物薄膜的周期数。
考虑到材料掺杂浓度的影响，LED芯片发出的光线波长通常在一定范围内波动，针对这个波长范围设定DBR中各个周期的金属氧化物薄膜的厚度，可以有效反射LED芯片发出的光线，最大程度提高LED芯片的光效。例如，大部分周期的金属氧化物薄膜的厚度为设定波长，一小部分周期的金属氧化物薄膜的厚度为设定波长*(1+8％)，一小部分周期的金属氧化物薄膜的厚度为设定波长*(1-8％)，波长范围可以根据各种颜色光线的波长分布进行选择。另外，k1、k2、k3通常为3，以免薄膜太厚而造成吸光。
示例性地，N1＝(2/3)*N，N2＝N3＝(1/6)*N。例如，N＝36，N1＝24，N2＝N3＝6。
示例性地，一个周期的金属氧化物薄膜可以包括两种材料的金属氧化物薄膜，一种材料的金属氧化物薄膜的材料采用氧化钛，另一种材料的金属氧化物薄膜的材料采用氧化硅。氧化钛和氧化硅的折射率相差较大，反射效果好。
进一步地，如图1所示，该发光二极管芯片还可以包括金属反射层500，金属反射层500设置在DBR 400上。金属反射层与DBR构成全方向反射镜(英文：Omni DirectionalReflector，简称：ODR)，可以有效反射射向LED芯片侧面的光线，同时DBR作为绝缘层，可以有效避免金属反射层形成在LED芯片侧面造成漏电。
示例性地，金属反射层500可以包括依次层叠的Ti层和Au层。Ti层的延展性和粘附性较好，有利于焊盘和电极之间的牢固连接；Au层的柔性较好，有利于与电路板之间的固定连接，而且性能稳定，连接的稳定性较好。另外，Au在红光段的反射率较高，特别适用于红黄光LED。
示例性地，Ti层的厚度可以为5埃～10埃，如7埃；Au层的厚度可以为1.8μm～2.2μm，如2μm。
在实际应用中，该发光二极管芯片还可以包括反射保护层，反射保护层设置在金属反射层500上，以避免金属反射层被空气腐蚀。示例性地，反射保护层500可以与钝化保护层300相同，在此不再详述。
图3为本发明实施例提供的外延片的结构示意图。参见图3，在本实施例中，外延片100可以包括依次层叠的基板110、第一型半导体层120、有源层130、第二型半导体层140。基板110主要起到支撑作用，有源层130主要进行电子和空穴的复合发光，第一型半导体层120和第二型半导体层140分别为复合发光提供电子和空穴。例如，第一型半导体层120为复合发光提供电子，第二型半导体层140为复合发光提供空穴；或者，第一型半导体层120为复合发光提供空穴，第二型半导体层140为复合发光提供电子。
可选地，基板110的材料可以为蓝宝石、磷化镓、碳化硅、氧化铝、氧化锌、氮化硅和玻璃中的一种。采用透明材料，可以最大程度避免影响LED芯片的光线射出。其中，蓝宝石的透光率较高，材料坚硬，可以起到良好的支撑作用，同时化学性质稳定，实现效果较好。
当LED芯片为红黄光LED芯片时，第一型半导体层120和第二型半导体层140的材料可以为掺有不同杂质的AlInP，有源层130的材料可以为未掺杂的AlInGaP。当LED芯片为蓝绿光LED芯片时，第一型半导体层120和第二型半导体层140的材料可以为掺有不同杂质的GaN，有源层130的材料可以为未掺杂的InGaN。
另外，当第一型半导体层120为复合发光提供电子，第二型半导体层140为复合发光提供空穴时，第一型半导体层120中掺有的杂质为N型掺杂剂，第二型半导体层140中掺有的杂质为P型掺杂剂。当第一型半导体层120为复合发光提供空穴，第二型半导体层140为复合发光提供电子时，第一型半导体层120中掺有的杂质为P型掺杂剂，第二型半导体层140中掺有的杂质为N型掺杂剂。
进一步地，当LED芯片为红黄光LED芯片时，P型掺杂的AlInP层上设有窗口层，窗口层和有源层相对设置在P型掺杂的AlInP层的两侧，主要与电极之间形成良好的欧姆接触，并对电流进行扩展。示例性地，窗口层的材料可以为P型掺杂的GaP。
更进一步地，窗口层的表面可以为粗化表面，可以形成漫反射，使光线的出射方向多样化，有利于减小全反射的发生概率，增加LED芯片的出光效率。
在实际应用中，可以通过降低生长温度，或者结合光刻技术和干法刻蚀技术的方式，对窗口层的表面进行粗化。
进一步地，当LED芯片为蓝绿光LED芯片时，N型掺杂的GaN层设置在缓冲层上，缓冲层主要为外延生长提供成核中心，并缓解衬底和外延材料之间的晶格失配。示例性地，缓冲层的材料可以为未掺杂的GaN或者未掺杂的AlN。
图4为本发明实施例提供的倒装结构的发光二极管芯片的结构示意图，图5为本发明实施例提供的正装结构的发光二极管芯片的结构示意图，图6为本发明实施例提供的垂直结构的发光二极管芯片的结构示意图。参见图4、图5和图6，相应地，电极200可以包括第一型电极210和第二型电极220，第一型电极210和第二型电极220分别连接电源的正负极，主要将电流注入外延片。第一型电极210设置在第一型半导体层120上，第二型电极220设置在第二型半导体层140上。当第一型半导体层120为复合发光提供电子，第二型半导体层140为复合发光提供空穴时，第一型电极210与电源的负极连接，第二型电极220与电源的正极连接；当第一型半导体层120为复合发光提供空穴，第二型半导体层140为复合发光提供电子时，第一型电极210与电源的正极连接，第二型电极220与电源的负极连接。
示例性地，当LED芯片为红黄光LED芯片，且第一型半导体层120为复合发光提供电子，第二型半导体层140为复合发光提供空穴时，第一型电极210的材料可以为金锗合金，第二型电极220的材料可以为金铍合金。当LED芯片为红黄光LED芯片，且第一型半导体层120为复合发光提供空穴，第二型半导体层140为复合发光提供电子时，第一型电极210的材料可以为金铍合金，第二型电极220的材料可以为金锗合金。当LED芯片为蓝绿光LED芯片时，第一型电极210和第二型电极220均可以包括依次层叠的Cr层、Al层、Au层。
另外，第一型电极210和第二型电极220可以设置在外延片100的同一侧(如图4和图5所示)，也可以分别设置在外延片100相对的两侧(如图6所示)。当第一型电极210和第二型电极220设置在外延片100的同一侧时，第二型半导体层140上设有延伸至第一型半导体层120的凹槽，第一型电极210设置在凹槽内的第一型半导体层120上，第二型电极220设置在第二型半导体层140上，形成倒装结构的发光二极管芯片或者正装结构的发光二极管芯片。当第一型电极210和第二型电极220分别设置在外延片100相对的两侧时，基板110采用导电材料，第一型电极210通过基板110设置在第一型半导体层120上，第二型电极220直接设置在第二型半导体层140上，形成垂直结构的发光二极管芯片。
图7为本发明实施例提供的第一型电极和第二型电极设置在外延片同一侧的俯视图。参见图7，第一型电极210和第二型电极220均包括圆柱状本体A和条状扩展部B，条状扩展部B自圆柱状本体A向远离圆柱状本体A的方向延伸，对电流进行扩展，避免电流在从圆柱状本体注入之后集聚在圆柱状本体附近而最终影响LED的发光效率。条状扩展部的宽度较小，钝化保护层通常会直接铺设在条状扩展部上。
在本实施例中，如图4、图5和图6所示，钝化保护层300设置在外延片的表面上除基板的表面和电极的设置区域之外的所有区域上。当第一型电极210和第二型电极220设置在外延片100的同一侧时，钝化保护层300设置在凹槽内除第一型电极210的设置区域之外的所有区域、第二型半导体层140上除第二型电极220的设置区域之外的所有区域、外延片100平行于层叠方向的所有表面上。当第一型电极210和第二型电极220分别设置在外延片100相对的两侧时，钝化保护层300设置在第二型半导体层140上除第二型电极220的设置区域之外的所有区域、外延片100平行于层叠方向的所有表面上。
在实际应用中，基板110的边缘区域上的第一型半导体层120、有源层130和第二型半导体层140会去除，以方便设置钝化保护层300。
倒装结构的发光二极管芯片采用基板110的表面作为出光面，此时DRB 400和金属反射层500依次设置在钝化保护层300的所有区域上。正装结构的发光二极管芯片采用外延片100设置电极200的表面作为出光面，垂直结构的发光二极管芯片采用第二型半导体层140的表面作为出光面，此时DRB 400和金属反射层500依次设置在基板110的所有区域、钝化保护层位于外延片100平行于层叠方向的所有表面上的区域上。
在实际应用中，如图4所示，该发光二极管芯片还可以包括第一型焊盘610和第二型焊盘620，第一型焊盘610设置在第一型电极210和第一型电极210周围的钝化保护层300上，第二型焊盘620设置在第二型电极220和第二型电极220周围的钝化保护层300上，第一型焊盘610和第二型焊盘620之间设有隔离槽。
如果第一型焊盘和第二型焊盘的表面凹凸不平，由于电路板的表面是平坦的，因此将第一型焊盘和第二型焊盘与电路板焊接时，凹陷部很容易虚焊，焊点内存在气泡，一方面LED芯片的接触电阻增大，LED芯片工作时产生的热量增加，另一方面虚焊焊点内的气泡在热量作用下膨胀产生应力，这个应力作用在虚焊焊点，破坏焊盘和电路板之间的连接，最终导致LED芯片失效，影响LED芯片的可靠性。因此进一步地，如图4所示，第一型电极210的厚度可以大于第二型电极220的高度，以弥补从第二型半导体层延伸至第一型半导体层的凹槽的深度造成的高度差，使第一型电极的顶面和第二型电极的顶面在同一水平面上。另外，可以先形成氧化层，将焊盘的设置表面填平，再在平坦化的表面上铺设第一型焊盘和第二型焊盘，以提高LED芯片的可靠性。
可选地，如图4所示，基板110的表面可以为粗化表面，可以形成漫反射，使光线的出射方向多样化，有利于减小全反射的发生概率，增加LED芯片的出光效率。
在实际应用中，可以采用喷砂的方式或者刻蚀的方式粗化透明基板的表面。
进一步地，如图4所示，该发光二极管芯片还可以包括增透膜700，增透膜700设置在基板110的粗化表面上。在实际应用中，光线从基板射出时，容易发生全反射。本发明实施例对基板的表面进行粗化并形成增透膜，可以有效避免全反射的发生，提高LED芯片的出光效率。
可选地，增透膜700的材料可以采用氮氧化硅，实现成本低，而且出光效率高。
本发明实施例提供了一种发光二极管芯片的制作方法，适用于制作图1所示的发光二极管芯片。图8为本发明实施例提供的一种发光二极管芯片的制作方法的流程图。参见图8，该制作方法包括：
步骤S101：在外延片上设置电极。
步骤S102：在外延片上除电极的设置区域之外的区域上形成钝化保护层，得到发光二极管芯片。
本发明实施例提供了另一种发光二极管芯片的制作方法，为图8所示的制作方法的一种具体实现，适用于制作正装结构或者倒装结构的发光二极管芯片。图9为本发明实施例提供的另一种发光二极管芯片的制作方法的流程图。参见图9，该制作方法包括：
步骤S201：在外延片上设置电极。
可选地，该步骤S201可以包括：
步骤S2011，提供一外延片，外延片包括依次层叠的第一型半导体层、有源层和第二型半导体层。
当LED芯片为红黄光LED芯片时，衬底的材料通常采用吸光的GaAs。为了避免LED芯片射向出光面的光线被GaAs衬底吸收，可以先在GaAs衬底上依次生长第二型半导体层、有源层、第一型半导体层和窗口层，再将透明基板键合到窗口层上作为芯片的出光面，最后从第二型半导体层上去除GaAs衬底即可。
当LED芯片为蓝绿光LED芯片时，衬底的材料通常采用透明的蓝宝石，不存在吸收LED芯片发出光线的问题，直接在蓝宝石衬底上依次生长第一型半导体层、有源层和第二型半导体层即可。
在实际应用中，第一型半导体层、有源层和第二型半导体层的生长可以采用金属有机化合物化学气相沉淀(英文：Metal-organic Chemical Vapor Deposition，简称：MOCVD)技术实现。
透明基板的键合可以分别在透明基板和LED芯片上形成氧化硅层，再将透明基板上的氧化硅层和LED芯片上的氧化硅层放在一起之后，在一定的温度(如300℃)下施加一定的应力(如10吨)，使透明基板上的氧化硅层和LED芯片上的氧化硅层之间的距离减小到氧化硅分子距离内，从而利用分子力将透明基板上的氧化硅层和LED芯片上的氧化硅层结合在一起，实现透明基板和LED芯片的键合。
GaAs衬底的去除可以先在GaAs衬底上依次生长腐蚀停层、第二型半导体层、有源层和第一型半导体层，再在第一型半导体层与透明基板键合之后，依次湿法腐蚀去除GaAs衬底和腐蚀停层即可。
进一步地，在键合之前，先利用氨水对氧化硅层的表面进行处理，再在电场环境中利用氧气对氧化硅层的表面进行处理，得到较好的-OH活化表面，有利于氧化硅层实现键合。
另外，当LED芯片为红黄光LED芯片时，还可以先对窗口层的表面进行粗化，再将透明基板键合到窗口层上。其中，粗化可以调节窗口层的生长温度实现，如窗口层表面的生长温度低于其它区域的生长温度，晶体质量较差，自然形成粗化表面；也可以采用光刻技术形成一定图形的光刻胶，再干法刻蚀或者湿法腐蚀没有覆盖光刻胶的区域，最后去除光刻胶，即可得到粗化表面。
相应地，当对窗口层的表面进行粗化之后，形成在窗口层上的氧化硅层表面将会凹凸不平。由于与窗口层键合的透明基板的表面是平整的，因此需要对氧化硅层的表面进行平整化：一方面氧化硅层的厚度远大于窗口层粗化图形的高度，如3μm，即氧化硅层可以完全填满窗口层的凹坑，并保证有一定厚度的氧化硅层进行键合；另一方面对氧化硅层进行抛光处理，抛光掉的厚度大于窗口层粗化图形的高度，如1μm。示例性地，可以采用抛光垫进行抛光处理，粗糙度可以到Ra0.2的级别，实现效果好。
步骤S2012，在第二型半导体层上开设延伸至第一型半导体层的凹槽。
在实际应用中，凹槽的开设，可以先采用光刻技术形成设定图形的光刻胶，再干法刻蚀没有覆盖光刻胶的半导体材料，最后去除光刻胶即可。
步骤S2013，在凹槽内的第一型半导体层上设置第一型电极，在第二型半导体层设置第二型电极。
通过执行步骤S2012-步骤S2013，实现在第一型半导体层上设置第一型电极，在第二型半导体层上设置第二型电极。
图10为本发明实施例提供的步骤S2013执行之后发光二极管芯片的结构示意图，图11为本发明实施例提供的图10所示的发光二极管芯片的俯视图。其中，210表示第一型电极，220表示第二型电极。参见图10和图11，第一型电极210设置在凹槽内的第一型半导体层120上，第二型电极220设置在第二型半导体层140上。
在实际应用中，第一型电极和第二型电极的设置，可以先采用光刻技术形成设定图形的光刻胶，再采用化学气相沉积(英文：Chemical Vapor Deposition，简称：CVD)技术在整个表面形成电极材料，最后去除光刻胶，光刻胶上形成的电极材料会一并去除，留下的电极材料即可形成第一型电极和/或第二型电极。
如果第一型电极和第二型电极的材料相同，则第一型电极和第二型电极可以同时形成，上述步骤执行一次即可。如果第一型电极和第二型电极的材料不同，则第一型电极和第二型电极可以分别形成，上述步骤需要执行两次。
另外，可以控制第一型电极和第二型电极的沉积功率，如10kw，避免沉积时间超过5秒钟而造成合金成分的偏离。
步骤S202：在外延片上除电极的设置区域之外的区域上形成钝化保护层，得到发光二极管芯片。
图12为本发明实施例提供的步骤S202执行之后发光二极管芯片的结构示意图。其中，300表示钝化保护层。参见图12，钝化保护层300形成在LED芯片除基板110的表面、第一型电极210的表面和第二型电极220的表面之外的所有表面上。
在本实施例中，钝化保护层包括依次层叠的第一氧化硅层、第二氧化硅层、超晶格层、第一氮化硅层和第二氮化硅层，第二氧化硅层的致密度低于第一氧化硅层的致密度，超晶格层包括交替层叠的多个第三氮化硅层和多个第三氧化硅层，第一氮化硅层的晶体质量差于第二氮化硅层的晶体质量。
可选地，该步骤S202可以包括：
步骤S2021，在外延片上依次沉积第一氧化硅层、第二氧化硅层、超晶格层、第一氮化硅层和第二氮化硅层。
在本实施例中，第二氧化硅层的沉积温度低于第一氧化硅层的沉积温度，第二氧化硅层的沉积速率快于第一氧化硅层的沉积速率，第二氮化硅层的沉积温度高于第一氮化硅层的沉积温度。
在实际应用中，沉积温度越高，化合物结合时获得的化学键能越大，结合的紧密程度越高，使得材料的致密度高；同时沉积速率越慢，化合物结合时的反应越充分，结合的紧密程度越高，也使得材料的致密度高，因此采用高温低速的沉积方式可以形成致密度高的第一氧化硅层，采用低温高速的沉积方式可以形成致密度低的第二氧化硅层。而且沉积温度越高，晶体的生长质量越好，因此低温沉积的第一氮化硅层的晶体质量较差，高温沉积的第一氮化硅层的晶体质量较好。沉积的温度和速率都是基本的工艺参数，控制方便，实现简单。
沉积速率主要由反应物流量等其它工艺参数控制，基本不会受到沉积温度的影响。因此在沉积第一氧化硅层和第二氧化硅层时，通过调节反应物流量，即可在沉积温度较高时实现沉积速率较低，或者在沉积温度较低时实现沉积速率较高。而在沉积第一氮化硅层和第二氮化硅层时，由于晶体质量主要与沉积温度有关，因此只需要调节沉积温度即可，反应物流量等其它工艺参数可以保持不变。
进一步地，该步骤S2021可以包括：
将发光二极管芯片放入反应室内；
控制反应室内的温度为第一温度，向反应室内通入硅烷和笑气，沉积第一氧化硅层；
控制反应室内的温度为第二温度，向反应室内通入硅烷和笑气，在第一氧化硅层上沉积第二氧化硅层；其中，第二温度低于第一温度，第一氧化硅层沉积时硅烷和笑气中至少一个的流量小于第二氧化硅层；
在二氧化硅层上沉积超晶格层；其中，第三氧化硅层的沉积温度为第一温度，且第三氧化硅层沉积时硅烷和笑气的流量与第一氧化硅层相同，第三氮化硅层的沉积温度为第四温度；
控制反应室内的温度为第三温度，向反应室内通入硅烷和氨气，在超晶格层上沉积第一氮化硅层；
控制反应室内的温度为第四温度，向反应室内通入硅烷和氨气，在第一氮化硅层上沉积第二氮化硅层；其中，第四温度高于第三温度。
示例性地，第一氧化硅层的沉积温度可以为300℃，第一氧化硅层的沉积速率可以为30埃/秒；第二氧化硅层的沉积温度可以为150℃，第二氧化硅层的沉积速率可以为50埃/秒；第一氮化硅层的沉积温度可以为200℃，第二氮化硅层的沉积温度可以为350℃。
步骤S2022，在第二氮化硅层上开设延伸至电极的通孔，形成钝化保护层。
在实际应用中，可以先采用光刻技术在钝化保护层上形成设定图形的光刻胶(光刻胶覆盖在除电极所在区域之外的区域上)，再湿法腐蚀没有光刻胶覆盖的钝化保护层(即电极所在区域的钝化保护层)，形成延伸至电极的通孔，最后去除光刻胶即可。当发光二极管芯片为正装结构或者倒装结构时，第二氮化硅层上会分别开设延伸至第一型电极的通孔和延伸至第二型电极的通孔。
本发明实施例提供了又一种发光二极管芯片的制作方法，为图8所示的制作方法的另一种具体实现，适用于制作垂直结构的发光二极管芯片。图13为本发明实施例提供的又一种发光二极管芯片的制作方法的流程图。参见图13，该制作方法包括：
步骤S301：在外延片上设置电极。
可选地，该步骤S301可以包括：
步骤S3011，提供一外延片，外延片包括依次层叠的第一型半导体层、有源层和第二型半导体层。
进一步地，该步骤S3011可以与步骤S2011相同，在此不再详述。
步骤S3012：在第二型半导体层设置第二型电极。
进一步地，该步骤S3012可以与步骤S2013类似，在此不再详述。
步骤S3013：在基板上设置第一型电极。
进一步地，该步骤S3013可以与步骤S2013类似，在此不再详述。
通过执行步骤S3012-步骤S3013，实现在第一型半导体层上设置第一型电极，在第二型半导体层上设置第二型电极。
图14为本发明实施例提供的步骤S3013执行之后发光二极管芯片的结构示意图，图15为本发明实施例提供的图14所示的发光二极管芯片的俯视图。其中，210表示第一型电极，220表示第二型电极。参见图14和图15，第一型电极210设置在基板110上，第二型电极220设置在第二型半导体层140上。
步骤S302：在外延片上除电极的设置区域之外的区域上形成钝化保护层，得到发光二极管芯片。
图16为本发明实施例提供的步骤S302执行之后发光二极管芯片的结构示意图。其中，300表示钝化保护层。参见图16，钝化保护层300形成在LED芯片除基板110的表面、第一型电极210的表面和第二型电极220的表面之外的所有表面上。
可选地，该步骤S302可以与步骤S202相同，在此不再详述。
可选地，图8、图9或者图13所示的制作方法还可以包括：
在外延片上除发光二极管的出光面和电极的设置区域之外的区域上形成DBR。
图17为本发明实施例提供的形成DBR的流程图。参见图17，进一步地，在外延片上除发光二极管的出光面和电极的设置区域之外的区域上形成DBR，可以包括：
步骤S11，将发光二极管芯片放置在设有蒸镀坩埚的反应室内。
在本实施例中，蒸镀坩埚用于驱动粒子运动到发光二极管芯片，到达发光二极管芯片的粒子的运动轨迹相互平行。
步骤S12，将发光二极管芯片的第一表面、第二表面和第三表面同时朝向粒子的运动方向，使运动粒子沉积在发光二极管芯片的第一表面、第二表面和第三表面上形成DBR。
在本实施例中，至少两个表面同时朝向粒子的运动方向为至少两个表面与粒子的运动方向之间的夹角相等。例如，发光二极管芯片的第一表面、第二表面和第三表面同时朝向粒子的运动方向，即发光二极管芯片的第一表面与粒子的运动方向之间的夹角、发光二极管芯片的第二表面与粒子的运动方向之间的夹角、发光二极管芯片的第三表面与粒子的运动方向之间的夹角三者相同。
发光二极管芯片的第一表面与发光二极管芯片的出光面相对，发光二极管芯片的第二表面和第三表面为与发光二极管芯片的第一表面的两个相邻表面。
步骤S13，将发光二极管芯片的第一表面、第四表面和第五表面同时朝向粒子的运动方向，使运动粒子沉积在发光二极管芯片的第一表面、第四表面和第五表面上形成DBR。
在本实施例中，发光二极管芯片的第四表面和第五表面为与发光二极管芯片的第一表面的另外两个相邻表面。
图18为本发明实施例提供的步骤S12执行过程中发光二极管芯片朝向粒子的运动方向的表面，图19为本发明实施例提供的步骤S13执行过程中发光二极管芯片朝向粒子的运动方向的表面。其中，粒子的运动方向垂直于纸面，a、b、c、d和e分别表示发光二极管芯片的第一表面、第二表面、第三表面、第四表面和第五表面。参见图18，发光二极管芯片的第一表面a、第二表面b和第三表面c同时朝向粒子的运动方向，粒子可以同时运动到发光二极管芯片的第一表面a、第二表面b和第三表面c上；参见图19，发光二极管芯片的第一表面a、第四表面d和第五表面e同时朝向粒子的运动方向，粒子可以同时运动到发光二极管芯片的第一表面a、第四表面d和第五表面e上。
同时在LED芯片的与出光面相对的表面和侧面形成DBR，有利于控制DBR的厚度，保证反射效果。
在实际应用中，蒸镀坩埚埚口为半球形，蒸镀坩埚埚口射出的粒子沿半球形的径向运动，即各个粒子的运动方向各不相同。但是蒸镀坩埚与发光二极管芯片之间的距离很远，到达发光二极管芯片的粒子近似沿同一直线方向运动，因此发光二极管芯片的粒子的运动轨迹相互平行。
通常LED芯片的正面正对蒸镀坩埚口，蒸镀坩埚口射出的运动粒子垂直射向LED芯片与出光面相对的表面，从而在LED芯片与出光面相对的表面形成厚度均匀的DBR。本发明实施例通过改变LED芯片的设置角度，使LED芯片的与出光面相对的表面和两个侧面同时朝向蒸镀坩埚口(即粒子运动方向)，从而同时在LED芯片与出光面相对的表面和两个侧面形成DBR。
需要说明的是，由于LED芯片的设置角度改变，因此蒸镀坩埚口射出的运动粒子射向LED芯片的表面的角度也随之改变。假设运动粒子射向LED芯片的表面的运动轨迹与LED芯片的表面之间的夹角为α，则为了保证DBR在垂直于LED芯片表面的方向上的厚度满足要求，需要DBR的沉积厚度d＝D/sinα，D为DBR在垂直于LED芯片表面的方向上的要求厚度。例如，α＝45°，则d＝1.4*D。
在实际应用中，当发光二极管的第一表面设有电极时，可以在DBR形成之后，在DBR上开设延伸至电极的通孔。
进一步地，图8、图9或者图13所示的制作方法还可以包括：
在DBR上形成金属反射层。
更进一步地，在DBR上形成金属反射层，可以包括：
将发光二极管芯片放置在设有蒸镀坩埚的反应室内；
将发光二极管芯片的第一表面和至少一个第一表面的相邻表面同时朝向粒子的运动方向，并不断转动发光二极管芯片，改变发光二极管芯片朝向粒子的运动方向的第一表面的相邻表面，使运动粒子沉积在发光二极管芯片的第一表面和第一表面的所有相邻表面上形成金属反射层。
由于金属反射层不需要严格控制厚度，因此可以直接在沉积过程中转动发光二极管芯片，使发光二极管芯片的每个侧面都能沉积金属反射材料。
在实际应用中，当发光二极管的第一表面设有电极时，可以在金属反射层形成之前，在电极上形成光刻胶，并在金属反射层形成之后，去除光刻胶和光刻胶上的金属反射层。
可选地，图9所示的制作方法还可以包括：
在第一型电极和第一型电极周围的钝化保护层上形成第一型焊盘，在第二型电极和第二型电极周围的钝化保护层上形成第二型焊盘，第一型焊盘和第二型焊盘之间设有隔离槽。
在实际应用中，第一型焊盘和第二型焊盘的形成方式，可以与第一型电极和第二型电极的形成方式相同，在此不再详述。
进一步地，在形成第一型焊盘和第二型焊盘之前，图9所示的制作方法还可以包括：
平坦化发光二极管的第六表面，第六表面为发光二极管设置电极的表面。
图20为本发明实施例提供的平坦化电极设置表面的流程图。参见图20，平坦化发光二极管的第六表面，可以包括：
步骤S21，在发光二极管芯片的第六表面沉积氧化层，氧化层的厚度大于发光二极管芯片的第六表面的最高点和最低点之间的高度差。
图21为本发明实施例提供的步骤S21执行之后发光二极管芯片局部的结构示意图。其中，C表示发光二极管芯片的最低点，D表示发光二极管芯片的最高点，800表示氧化层。参见图21，发光二极管芯片的表面凹凸不平，最低点C和最高点D不在同一平面上，氧化层800同时沉积在最低点C和最高点D上，且最低点C上沉积的氧化层800的厚度与最高点D上沉积的氧化层800的厚度相同。
在实际应用中，为了避免激光损伤到LED芯片中的外延材料，氧化层的厚度会远大于发光二极管芯片的最高点和最低点之间的高度差。示例性地，氧化层的厚度可以比发光二极管芯片的最高点和最低点之间的高度差大至少4μm。例如，最高点和最低点之间的高度差为1μm，氧化层的厚度为5μm。
可选地，氧化层的材料可以采用氧化硅，实现成本低。
在实际应用中，氧化层的沉积可以采用CVD技术实现。示例性地，沉积温度可以为280℃～320℃，如300℃。
步骤S22，将激光至少作用在最低点处的氧化层内，使最低点处的氧化层的密度大于最高点处的氧化层的密度，激光在最低点处的氧化层内的作用点高于最高点处，使得最低点处的氧化层的腐蚀速率慢于最高点处的氧化层的腐蚀速率。
图22为本发明实施例提供的步骤S22执行之后发光二极管芯片局部的结构示意图。其中，阴影区域表示激光作用区域。参见图22，激光作用区域高于最高点。
在实际应用中，可以只将激光作用在最低点上的氧化层内，氧化层在激光作用下被加热，产生类似退火的效果，导致氧化层的密度增大，腐蚀速率降低，因此最低点上氧化层的腐蚀速率慢于最高点上氧化层的腐蚀速率。也可以将激光分别作用在最低点和最高点上的氧化层内，作用在最低点上氧化层的激光功率较大，氧化层密度的增长幅度较大，腐蚀速率降低较多；作用在最高点上氧化层的激光功率较小，氧化层密度的增长幅度较小，腐蚀速率降低较少，因此最低点上氧化层的腐蚀速率还是慢于最高点上氧化层的腐蚀速率。进一步地，最高点上氧化层内激光的作用区域与最低点上氧化层内激光的作用区域在同一平面上，有利于最高点上的氧化层和最低点上的氧化层均腐蚀到这一平面停止，LED芯片表面平坦化的效果较好。
进一步地，可以采用短焦距的激光作用在氧化层内，使最低点上的氧化层内激光的作用区域与氧化层的上表面之间的距离可以远小于氧化层的厚度，以避免激光损伤到LED芯片中的外延材料。示例性地，最低点上的氧化层内激光的作用区域与氧化层的上表面之间的距离可以为0.8μm～1.2μm，如1μm。另外，激光的功率可以基于氧化层内激光的作用区域与氧化层的下表面之间的距离设定，以免对LED芯片中的外延材料造成损伤。
步骤S23，湿法腐蚀氧化层，使发光二极管的第六表面平坦化。
图23为本发明实施例提供的步骤S23执行之后发光二极管芯片局部的结构示意图。参见图23，由于最低点处的氧化层的腐蚀速率慢于最高点处的氧化层的腐蚀速率，因此经过腐蚀，最低点上氧化层的表面与最高点上氧化层的表面在同一平面上。
通过在凹凸不平的表面同时沉积氧化层，利用激光改变氧化层的密度，使最低点上氧化层的密度大于最高点上氧化层的密度，最后湿法腐蚀氧化层，最低点上氧化层密度大而腐蚀速率慢，最高点上氧化层密度小而腐蚀速率快，最终最低点上氧化层的表面与最高点上氧化层的表面在同一平面上，使LED芯片设置电极的表面平坦化。焊盘形成在表面平坦的LED芯片上，表面也是平坦的，焊接在电路板上时可以有效避免虚焊焊点的产生，提高LED芯片的可靠性。
可选地，湿法腐蚀的溶液可以以设定速率流过氧化层的表面，既能提高腐蚀效率，又能针对氧化层的表面进行湿法腐蚀，有利于去除凸起部，实现效果好。
示例性地，湿法腐蚀的溶液可以采用含氟腐蚀液，如氢氟酸实现。
进一步地，在发光二极管的第六表面平坦化之后，图9所示的制作方法还可以包括：
对发光二极管芯片的第六表面进行抛光处理，有利于最大程度提高LED芯片设置电极的表面的平整度。
图24为本发明实施例提供的发光二极管芯片后续工艺的流程图。参见图24，可选地，图8、图9或者图13所示的制作方法还可以包括：
步骤S31，减薄基板。
可选地，减薄后的基板的厚度可以为100μm～150μm，如120μm。在保证支撑强度的情况下，减少光线在基板内的损失。
步骤S32，对基板的表面进行粗化。
在实际应用中，粗化可以采用喷砂的方式实现，也可以采用刻蚀技术实现。
步骤S33，在基板上形成增透膜。
可选地，增透膜的材料可以采用氮氧化硅，实现成本低，而且出光效率高。
步骤S34，切割基板，得到至少两个相互独立的芯片。
在实际应用中，切割可以先利用隐形切割技术进行划裂，再劈开即可，有利于控制切割方向，减少损失。
步骤S35，对芯片进行测试。
本发明实施例先通过依次层叠第一氧化硅层、第二氧化硅层、超晶格层、第一氮化硅层、第二氮化硅层形成钝化保护层，既能利用氮化硅层有效阻挡空气中的氧气和水蒸气腐蚀LED外延片，也能有效缓解氮化硅层内部存在的应力，避免应力作用在电极上导致电极与外延片分离，提高LED芯片的可靠性。然后针对LED芯片设置电极的表面(通常表现为钝化保护层表面)凹凸不平的问题，在钝化保护层上形成氧化硅层，利用激光改变氧化层的密度和腐蚀速率，使得湿法腐蚀氧化层之后凹陷部上氧化层的表面与凸起部上氧化层的表面在同一平面上，焊盘可以形成在平坦的表面上，有效避免在焊接过程中产生虚焊焊点，提高LED芯片的可靠性。另外，在LED芯片的侧面上增设DBR和金属反射层，使LED芯片除出光面之外的表面均设有DBR和金属反射层，一方面DBR和金属反射层构成ODR，可以有效反射射向LED芯片侧面的光线；另一方面DBR和钝化保护层构成绝缘层，可以有效避免金属反射层形成在LED芯片侧面造成漏电，在保证LED芯片可靠性的情况下提高LED芯片的光效。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括外延片(100)、位于所述外延片(100)上的电极(200)和钝化保护层(300)；
所述钝化保护层(300)包括依次层叠的第一氧化硅层(310)、第二氧化硅层(320)、超晶格层(330)、第一氮化硅层(340)和第二氮化硅层(350)，所述第二氧化硅层(320)的致密度低于所述第一氧化硅层(310)的致密度，所述超晶格层(330)包括交替层叠的多个第三氮化硅层(331)和多个第三氧化硅层(332)，所述第一氮化硅层(340)的晶体质量差于所述第二氮化硅层(350)的晶体质量。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述第一氧化硅层(310)的厚度等于所述第二氧化硅层(320)的厚度，所述第二氧化硅层(320)的厚度大于所述超晶格层(330)的厚度，所述超晶格层(330)的厚度小于或等于所述第一氮化硅层(340)的厚度，所述第一氮化硅层(340)的厚度等于所述第二氮化硅层(350)的厚度。
3.根据权利要求1或2所述的发光二极管芯片，其特征在于，所述超晶格层(330)中第三氮化硅层(331)的厚度自所述第二氧化硅层(320)向所述第一氮化硅层(340)的方向逐层增大，所述超晶格层(330)中第三氧化硅层(332)的厚度自所述第二氧化硅层(320)向所述第一氮化硅层(340)的方向逐层减小。
4.根据权利要求1或2所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括分布式布拉格反射镜DBR(400)，所述DBR(400)设置在所述外延片(100)上除所述发光二极管芯片的出光面和所述电极(200)的设置区域之外的区域上。
5.根据权利要求4所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括金属反射层(500)，所述金属反射层(500)设置在所述DBR(400)上。
6.一种发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
在外延片上设置电极；
在所述外延片上除所述电极的设置区域之外的区域上形成钝化保护层，得到发光二极管芯片；其中，所述钝化保护层包括依次层叠的第一氧化硅层、第二氧化硅层、超晶格层、第一氮化硅层和第二氮化硅层，所述第二氧化硅层的致密度低于所述第一氧化硅层的致密度，所述超晶格层包括交替层叠的多个第三氮化硅层和多个第三氧化硅层，所述第一氮化硅层的晶体质量差于所述第二氮化硅层的晶体质量。
7.根据权利要求6所述的制作方法，其特征在于，所述在所述外延片上除所述电极的设置区域之外的区域上形成钝化保护层，包括：
在所述外延片上依次沉积第一氧化硅层、第二氧化硅层、超晶格层、第一氮化硅层和第二氮化硅层；其中，所述第二氧化硅层的沉积温度低于所述第一氧化硅层的沉积温度，所述第二氧化硅层的沉积速率快于所述第一氧化硅层的沉积速率，所述第二氮化硅层的沉积温度高于所述第一氮化硅层的沉积温度；
在所述第二氮化硅层上开设延伸至所述电极的通孔，形成所述钝化保护层。
8.根据权利要求6或7所述的制作方法，其特征在于，所述制作方法还包括：
将所述发光二极管芯片放置在设有蒸镀坩埚的反应室内，所述蒸镀坩埚用于驱动粒子运动到所述发光二极管芯片，到达所述发光二极管芯片的粒子的运动轨迹相互平行；
将所述发光二极管芯片的第一表面、第二表面和第三表面同时朝向所述粒子的运动方向，至少两个表面同时朝向所述粒子的运动方向为所述至少两个表面与所述粒子的运动方向之间的夹角相等，使所述运动粒子沉积在所述第一表面、所述第二表面和所述第三表面上形成分布式布拉格反射镜DBR，所述第一表面与所述发光二极管芯片的出光面相对，所述第二表面和所述第三表面为所述第一表面的两个相邻表面；
将所述第一表面、所述发光二极管芯片的第四表面和第五表面同时朝向所述粒子的运动方向，使所述运动粒子沉积在所述第一表面、所述第四表面和所述第五表面上形成DBR，所述第四表面和所述第五表面为所述第一表面的另外两个相邻表面。
9.根据权利要求8所述的制作方法，其特征在于，所述制作方法还包括：
将所述发光二极管芯片放置在设有所述蒸镀坩埚的反应室内；
将所述第一表面和至少一个所述第一表面的相邻表面同时朝向所述粒子的运动方向，并不断转动所述发光二极管芯片，改变所述发光二极管芯片朝向所述粒子的运动方向的第一表面的相邻表面，使所述运动粒子沉积在所述第一表面和所述第一表面的所有相邻表面上形成金属反射层。
10.根据权利要求6或7所述的制作方法，其特征在于，所述制作方法还包括：
在所述发光二极管芯片的第六表面沉积氧化层，所述氧化层的厚度大于所述第六表面的最高点和最低点之间的高度差，所述第六表面为所述发光二极管芯片设置所述电极的表面；
将激光至少作用在所述最低点处的氧化层内，使所述最低点处的氧化层的密度大于所述最高点处的氧化层的密度，激光在所述最低点处的氧化层内的作用点高于所述最高点处，使得所述最低点处的氧化层的腐蚀速率慢于所述最高点处的氧化层的腐蚀速率；
湿法腐蚀所述氧化层，使所述第六表面平坦化。
CN201910427781.5A 2019-05-22 2019-05-22 发光二极管芯片及其制作方法 Active CN110212071B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910427781.5A CN110212071B (zh) 2019-05-22 2019-05-22 发光二极管芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910427781.5A CN110212071B (zh) 2019-05-22 2019-05-22 发光二极管芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN110212071A true CN110212071A (zh) 2019-09-06
CN110212071B CN110212071B (zh) 2020-07-07

Family

ID=67788152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910427781.5A Active CN110212071B (zh) 2019-05-22 2019-05-22 发光二极管芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN110212071B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410361A (zh) * 2021-04-29 2021-09-17 华灿光电（浙江）有限公司 具有复合保护层的发光二极管芯片及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1331492A (zh) * 2000-06-22 2002-01-16 德克萨斯仪器股份有限公司 对聚合材料具有增强的附着力的半导体器件保护层及其制造方法
CN101122014A (zh) * 2006-08-11 2008-02-13 中芯国际集成电路制造(上海)有限公司 组份渐变的介质薄膜的形成方法
CN101304023A (zh) * 2007-05-11 2008-11-12 中芯国际集成电路制造(上海)有限公司 集成电路芯片的钝化层
CN103489920A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN103996720A (zh) * 2014-05-20 2014-08-20 奥特斯维能源（太仓）有限公司 一种晶硅电池表面钝化膜及其制备方法
CN104241403A (zh) * 2014-09-01 2014-12-24 奥特斯维能源（太仓）有限公司 一种晶硅电池多层钝化减反膜及其制作方法
CN104766890A (zh) * 2014-01-06 2015-07-08 上海和辉光电有限公司 薄膜晶体管及其制造方法和应用
CN105161547A (zh) * 2015-09-06 2015-12-16 浙江晶科能源有限公司 一种用于背钝化太阳电池的叠层膜及其制备方法以及一种背钝化太阳电池
CN205194711U (zh) * 2015-12-08 2016-04-27 内蒙古日月太阳能科技有限责任公司 物理冶金多晶硅太阳电池的钝化减反射结构
CN106409926A (zh) * 2016-11-30 2017-02-15 庞倩桃 一种晶硅电池多层钝化膜及其制造方法
CN206148439U (zh) * 2016-10-26 2017-05-03 国家电投集团西安太阳能电力有限公司 一种钝化层结构及背表面钝化结构的太阳能电池

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1331492A (zh) * 2000-06-22 2002-01-16 德克萨斯仪器股份有限公司 对聚合材料具有增强的附着力的半导体器件保护层及其制造方法
CN101122014A (zh) * 2006-08-11 2008-02-13 中芯国际集成电路制造(上海)有限公司 组份渐变的介质薄膜的形成方法
CN101304023A (zh) * 2007-05-11 2008-11-12 中芯国际集成电路制造(上海)有限公司 集成电路芯片的钝化层
CN103489920A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN104766890A (zh) * 2014-01-06 2015-07-08 上海和辉光电有限公司 薄膜晶体管及其制造方法和应用
CN103996720A (zh) * 2014-05-20 2014-08-20 奥特斯维能源（太仓）有限公司 一种晶硅电池表面钝化膜及其制备方法
CN104241403A (zh) * 2014-09-01 2014-12-24 奥特斯维能源（太仓）有限公司 一种晶硅电池多层钝化减反膜及其制作方法
CN105161547A (zh) * 2015-09-06 2015-12-16 浙江晶科能源有限公司 一种用于背钝化太阳电池的叠层膜及其制备方法以及一种背钝化太阳电池
CN205194711U (zh) * 2015-12-08 2016-04-27 内蒙古日月太阳能科技有限责任公司 物理冶金多晶硅太阳电池的钝化减反射结构
CN206148439U (zh) * 2016-10-26 2017-05-03 国家电投集团西安太阳能电力有限公司 一种钝化层结构及背表面钝化结构的太阳能电池
CN106409926A (zh) * 2016-11-30 2017-02-15 庞倩桃 一种晶硅电池多层钝化膜及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410361A (zh) * 2021-04-29 2021-09-17 华灿光电（浙江）有限公司 具有复合保护层的发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
CN110212071B (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
JP5758293B2 (ja) 窒化物半導体発光ダイオード
CN207097853U (zh) 一种倒装led芯片
JP3966207B2 (ja) 半導体結晶の製造方法及び半導体発光素子
US7863637B2 (en) Semiconductor light emitting element, method for manufacturing the same, and light emitting device
JP4123828B2 (ja) 半導体発光素子
JP2009135466A (ja) 半導体発光素子およびその製造方法
CN1964090B (zh) 氮化物基半导体器件及其制造方法
CN107516701B (zh) 一种高压发光二极管芯片及其制作方法
CN216793640U (zh) 一种半导体外延结构及其应用
CN108682727A (zh) 一种发光二极管芯片及其制作方法
CN110265521A (zh) 倒装发光二极管芯片及其制作方法
CN110212071A (zh) 发光二极管芯片及其制作方法
CN110098296A (zh) 基于Tamm等离激元的氮化物绿光器件
CN108899399B (zh) 一种发光二极管外延片及其制作方法
CN102130252B (zh) 发光二极管及其制造方法
CN110350060A (zh) 发光二极管芯片及其制作方法
CN108400215B (zh) 一种发光二极管芯片及其制作方法
JP5543946B2 (ja) 半導体発光素子および発光装置
CN101902012B (zh) 半导体激光装置
CN217214665U (zh) 一种半导体结构
WO2022109989A1 (zh) GaN基激光器及其制作方法
US10403791B2 (en) Vertical light-emitting diode device and method of fabricating the same
CN110379901A (zh) 发光二极管芯片及其制作方法
CN108091733A (zh) 基于GaN材料的垂直结构LED芯片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant