CN107516701B - 一种高压发光二极管芯片及其制作方法 - Google Patents

一种高压发光二极管芯片及其制作方法 Download PDF

Info

Publication number
CN107516701B
CN107516701B CN201710574349.XA CN201710574349A CN107516701B CN 107516701 B CN107516701 B CN 107516701B CN 201710574349 A CN201710574349 A CN 201710574349A CN 107516701 B CN107516701 B CN 107516701B
Authority
CN
China
Prior art keywords
type
chip
groove
sub
electrode line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710574349.XA
Other languages
English (en)
Other versions
CN107516701A (zh
Inventor
兰叶
顾小云
徐瑾
吴志浩
王江波
刘榕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201710574349.XA priority Critical patent/CN107516701B/zh
Publication of CN107516701A publication Critical patent/CN107516701A/zh
Application granted granted Critical
Publication of CN107516701B publication Critical patent/CN107516701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种高压发光二极管芯片及其制作方法，属于半导体技术领域。芯片包括多个子芯片，每个子芯片包括N型半导体层、发光层、P型半导体层、电流阻挡层、透明导电层和P型电极线，P型半导体层上设有延伸至N型半导体层的第一凹槽，N型半导体上设有延伸至衬底的第二凹槽；一个P型半导体层上设有P型焊盘，一个N型半导体层上设有N型焊盘，其它N型半导体层上设有N型电极线；第二凹槽内设有第一电极线，在没有设置P型焊盘的子芯片中，P型电极线由第二电极线组成，在设有N型电极线的子芯片中，N型电极线由第三电极线组成，第二电极线和第三电极线分别第一电极线连接。本发明在略微改善芯片电压的情况下提高了芯片的发光亮度。

Description

一种高压发光二极管芯片及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种高压发光二极管芯片及其制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是高效、环保、绿色的新一代固态照明光源，具有低电压、低功耗、体积小、重量轻、寿命长、高可靠性等优点，广泛应用于交通信号灯、汽车内外灯、城市景观照明、手机背光源、户外全彩显示屏等领域。
芯片是LED的心脏，高压LED芯片由多个子芯片串联而成。多个子芯片通常在衬底上排成一列，每个子芯片包括依次层叠在衬底上的N型半导体层、发光层、P型半导体层、电流阻挡层、透明导电层和P型电极线，P型半导体层上设有延伸至N型半导体层的第一凹槽，第一凹槽内的N型半导体上设有延伸至衬底的第二凹槽，第二凹槽位于相邻的两个子芯片之间。位于队列的一端的P型半导体层上设有P型焊盘，P型焊盘与同一个子芯片的P型电极线连接；位于队列的另一端的N型半导体上设有N型焊盘，在这多个子芯片中，除设有N型焊盘的子芯片之外的子芯片的N型半导体上均设有N型电极线；相邻的两个子芯片中，一个子芯片的N型电极线与另一个子芯片的P型电极线连接。其中，N型电极线和P型电极线均包括平行于排列方向的电极线和垂直于排列方向的电极线，平行于排列方向的电极线和垂直于排列方向的电极线相互连接，以进行电流的横向扩展，降低芯片电压。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
N型电极线和P型电极线会阻挡和吸收芯片发出的光线，设置的N型电极线和P型电极线较多，会影响芯片的发光亮度；但是如果减少设置的N型电极线和P型电极线，则会影响电流的横向扩展，造成芯片电压增加和亮度下降。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种高压发光二极管芯片及其制作方法。所述技术方案如下：
第一方面，本发明实施例提供了一种高压发光二极管芯片，所述高压发光二极管芯片包括多个子芯片，所述多个子芯片串联并按照串联的方向在衬底上排成一列；每个所述子芯片包括依次层叠在所述衬底上的N型半导体层、发光层、P型半导体层、电流阻挡层、透明导电层和P型电极线，所述P型半导体层上设有延伸至所述N型半导体层的第一凹槽，所述第一凹槽内的所述N型半导体上设有延伸至所述衬底的第二凹槽，所述第二凹槽位于相邻的两个所述子芯片之间；位于队列一端的所述P型半导体层上设有P型焊盘，所述P型焊盘与同一个所述子芯片的所述P型电极线连接，位于队列另一端的所述N型半导体层上设有N型焊盘，其它子芯片的所述N型半导体层上设有N型电极线，其它子芯片为所述多个子芯片中除设有所述N型焊盘的所述子芯片之外的子芯片；相邻的两个所述子芯片中，一个所述子芯片的N型电极线与另一个所述子芯片的P型电极线连接；
所述第二凹槽内设有垂直于排列方向的第一电极线，在没有设置所述P型焊盘的所述子芯片中，所述P型电极线由平行于排列方向的第二电极线组成，在设有所述N型电极线的所述子芯片中，所述N型电极线由平行于排列方向的第三电极线组成，所述第二电极线和所述第三电极线分别与距离最近的所述第二凹槽内的所述第一电极线连接。
可选地，设有所述P型焊盘的所述P型半导体层上还设有延伸至衬底的第三凹槽，所述第三凹槽内设有垂直于排列方向的第四电极线，设有所述P型焊盘的所述子芯片中，所述P型电极线由平行于排列方向的第五电极线组成，所述第四电极线与所述第五电极线连接。
可选地，所述第二凹槽内还设有氧化物反射层、金属反射层和金属粘结层，所述氧化物反射层、所述金属反射层和所述金属粘结层依次层叠在所述衬底和所述第一电极线之间。
优选地，所述氧化物反射层包括(n+1)个二氧化钛薄膜和n个氟化镁薄膜，所述(n+1)个二氧化钛薄膜和所述n个氟化镁薄膜交替层叠设置，n为正整数。
优选地，所述金属反射层的材料采用银、铝和铂中的一种或多种。
优选地，所述金属粘结层的材料采用钛、铬和镍中的一种或多种。
可选地，所述衬底为图形化蓝宝石衬底。
可选地，所述第二凹槽的侧壁与所述第二凹槽的底面之间的夹角为钝角。
第二方面，本发明实施例提供了一种高压发光二极管芯片的制作方法，所述制作方法包括：
在衬底上依次生长N型半导体层、发光层、P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的第一凹槽；
在所述第一凹槽内的所述N型半导体上开设延伸至所述衬底的第二凹槽，所述第二凹槽的两侧分别为两个子芯片，所述子芯片排成一列；
在所述P型半导体层、所述第一凹槽的侧壁和第二凹槽的侧壁上形成电流阻挡层；
在所述电流阻挡层和所述P型半导体层上形成透明导电层；
在位于队列一端的所述P型半导体层上设置P型焊盘，并在所有的所述透明导电层上设置P型电极线，所述P型焊盘与同一个所述子芯片的所述P型电极线连接；同时在位于队列另一端的所述N型半导体层上设置N型焊盘，并在其它子芯片的所述N型半导体层上设有N型电极线，其它子芯片为所述多个子芯片中除设有所述N型焊盘的所述子芯片之外的子芯片；另外，在所述第二凹槽内设置垂直于排列方向的第一电极线，在没有设置所述P型焊盘的所述子芯片中，所述P型电极线由平行于排列方向的第二电极线组成，在设有所述N型电极线的所述子芯片中，所述N型电极线由平行于排列方向的第三电极线组成，所述第二电极线和所述第三电极线分别与距离最近的所述第二凹槽内的所述第一电极线连接。
可选地，所述制作方法还包括：
在设置所述第一电极线之前，在第二凹槽内依次层叠氧化物反射层、金属反射层和金属粘结层。
本发明实施例提供的技术方案带来的有益效果是：
通过将P型电极线和N型电极线中垂直于排列方向的电极线合并设置在第二凹槽内，并不会影响电流的横向扩展，而且减少了设置在透明导电层上的电极线，避免电极线阻挡和吸收芯片发出的光线，同时也减少了占用的P型氮化镓层、发光层和N型氮化镓层整体的有效面积，改善了电压，而且第二凹槽内的电极线和透明导电层上的电极线配合，避免P型电极线全部设置在透明导电层上所形成的死角，使得电流分布更加均匀，避免局部光斑的产生，最终在略微改善芯片电压的情况下提高了芯片的发光亮度，特别适用于150mA以上的驱动电流下电极线宽度较大的芯片。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种高压发光二极管芯片的结构示意图；
图2是本发明实施例一提供的图1中芯片的俯视图；
图3是本发明实施例一提供的设置第三凹槽的高压发光二极管芯片的结构示意图；
图4是本发明实施例一提供的图3中芯片的俯视图；
图5是本发明实施例一提供的第二凹槽内设置反射层的结构示意图；
图6是本发明实施例二提供的一种高压发光二极管芯片的制作方法的流程图；
图7a-图7e是本发明实施例二提供的高压发光二极管芯片制作过程中的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种高压发光二极管芯片，参见图1，高压发光二极管芯片包括多个子芯片10，多个子芯片10串联并按照串联的方向在衬底上排成一列；每个子芯片10包括依次层叠在衬底11上的N型半导体层12、发光层13、P型半导体层14、电流阻挡层15、透明导电层16和P型电极线17a，P型半导体层14设有延伸至N型半导体层的第一凹槽21，第一凹槽21内的N型半导体12上设有延伸至衬底11的第二凹槽22，第二凹槽22位于相邻的两个子芯片10之间；位于队列一端的P型半导体层14上设有P型焊盘17b，P型焊盘17b与同一个子芯片的P型电极线17a连接，位于队列另一端的N型半导体层12上设有N型焊盘17c，其它子芯片的N型半导体层12上设有N型电极线17d，其它子芯片10为多个子芯片10中除设有N型焊盘17c的子芯片10之外的子芯片10；相邻的两个子芯片10中，一个子芯片10的N型电极线17d与另一个子芯片10的P型电极线17a连接。
在本实施例中，参见图2，第二凹槽内设有垂直于排列方向的第一电极线17e，在没有设置P型焊盘17b的子芯片中，P型电极线17a由平行于排列方向的第二电极线组成，在设有N型电极线17d的子芯片中，N型电极线17d由平行于排列方向的第三电极线组成，第二电极线和第三电极线分别与距离最近的第二凹槽22内的第一电极线17e连接。
本发明实施例通过将P型电极线和N型电极线中垂直于排列方向的电极线合并设置在第二凹槽内，并不会影响电流的横向扩展，而且减少了设置在透明导电层上的电极线，避免电极线阻挡和吸收芯片发出的光线，同时也减少了占用的P型氮化镓层、发光层和N型氮化镓层整体的有效面积，改善了电压，而且第二凹槽内的电极线和透明导电层上的电极线配合，避免P型电极线全部设置在透明导电层上所形成的死角，使得电流分布更加均匀，避免局部光斑的产生，最终在略微改善芯片电压的情况下提高了芯片的发光亮度，特别适用于150mA以上的驱动电流下电极线宽度较大的芯片。
可选地，第二凹槽的宽度可以为40μm～50μm，如45μm，以便于设置第一电极线。
可选地，参见图3和图4，设有P型焊盘17b的P型半导体层14上还可以设有延伸至衬底11的第三凹槽23，第三凹槽23内设有垂直于排列方向的第四电极线17f，设有P型焊盘17b的子芯片中，P型电极线17a由平行于排列方向的第五电极线组成，第四电极线与第五电极线17f连接。
在实际应用中，第三凹槽17f设置可以靠近P型焊盘17b设置。
可选地，参见图5，第二凹槽22内还可以设有氧化物反射层18a、金属反射层18b和金属粘结层18c，氧化物反射层18a、金属反射层18b和金属粘结层18c依次层叠在衬底11和第一电极线17e之间。氧化物反射层和金属反射层构成全方位的反射层，可以对衬底反射的光进行再次反射，避免光线被第一电极线吸收。金属粘结层方便与电极线连接，同时起到并联金属连线减少阻抗的作用。
优选地，氧化物反射层可以包括(n+1)个二氧化钛薄膜和n个二氟化镁薄膜，(n+1)个二氧化钛薄膜和n个二氟化镁薄膜交替层叠设置，n为正整数。容易知道，二氧化钛薄膜的折射率和二氟化镁薄膜的折射率不同。
具体地，3≤n≤7。例如，氮化物反射层包括5个二氧化钛薄膜和4个二氟化镁薄膜。
优选地，金属反射层的材料可以采用银、铝和铂中的一种或多种。采用反射率高的金属，反射效果好。
具体地，金属反射层的厚度可以为2000埃。
优选地，金属粘结层的材料可以采用钛、铬和镍中的一种或多种。
具体地，金属粘结层的厚度可以为200埃。
进一步地，如果设有P型焊盘的P型半导体层上还设有延伸至衬底的第三凹槽，则第三凹槽内也可以设置氧化物反射层、金属反射层和金属粘结层，氧化物反射层、金属反射层和金属粘结层依次层叠在衬底和第四电极线之间。
具体地，高压发光二极管芯片还可以包括钝化保护层，钝化保护层设置在高压发光二极管芯片上除P型焊盘和N型焊盘以外的部分上，以对P型电极线和N型电极线进行保护。
具体地，钝化保护层可以为二氧化硅层。
具体地，衬底上还可以设有反光层，设置反光层的表面与设置子芯片的表面相反，以将射向衬底的光线反射，提高芯片正面的出光效率。
具体地，反光层可以为分布式布拉格反射镜(英文：Distributed BraggReflection，简称：DBR)。
更具体地，反光层可以包括多个第一材料层和多个第二材料层，多个第一材料层和多个第二材料层交替层叠设置，单个第一材料层和单个第二材料层的厚度之和为发光层发出光线中主波长的四分之一，第一材料层的折射率和第二材料层的折射率不同，第一材料层的数量和第二材料层的数量相同，第二材料层的数量大于36个。
进一步地，第一材料层的材料可以采用五氧化二钽、二氧化锆、三氧化二铝、二氧化钛、二氟化镁或者二氧化硅，第二材料层的材料也可以采用五氧化二钽、二氧化锆、三氧化二铝、二氧化钛、二氟化镁或者二氧化硅。
优选地，反光层包括交替层叠设置的52个二氧化钛层和52个二氟化镁层。由于二氧化钛和二氟化镁的折射率相差较大，因此发光层的反射率较高，可以将发光层发出的光线尽可能反射，同时也可以避免反光层中第一材料层和第二材料层的数量过多中造成严重吸光。
具体地，衬底可以为图形化蓝宝石衬底，以便于第一电极线固定在图形化蓝宝石衬底的图形之间，增加了第一电极线设置的牢固性，提高了芯片的可靠性，提升了产品良率。
具体地，图形化蓝宝石衬底中图形的高度至少为1.5μm。
优选地，如图5所示，第二凹槽的侧壁与第二凹槽的底面之间的夹角可以为钝角，以避免电极线断裂。
具体地，N型半导体层可以为掺杂硅的氮化镓层，发光层可以包括交替层叠设置的多个铟镓氮层和多个氮化镓层，P型半导体层可以为掺杂镁的氮化镓层，电流阻挡层可以为二氧化硅层，透明导电层可以为导电的金属氧化物层，如氧化铟锡层或者氧化锌层。各个电极线可以包括依次层叠的多个子层，最后层叠的子层为能反射光的金属层，优选为铝层，不仅反光性较好，而且可以形成稳定的自然氧化保护膜，可靠性较高。当发光层发出的光线射向设置在第二凹槽内的电极线时，最后层叠的子层可以将光线反射，避免被电极线中的其它子层吸收，进一步提高了芯片的发光亮度。例如，各个电极线可以包括依次层叠的钛层和铝层，也可以包括依次层叠的铬层、钛层和铝层，还可以包括依次层叠的铬层和铝层。
更具体地，N型半导体层的厚度为5μm，发光层和P型半导体层的厚度之和不大于1μm，远小于N型半导体层的厚度。电流阻挡层的厚度至少为5000埃。电极线中最后层叠的子层的厚度至少为2000埃。
在具体实现中，发光层设置在N型半导体层的部分区域上，P型半导体层设置在发光层的整个区域上。电流阻挡层设置在P型半导体层上P型电极的边缘、以及各个电极线的下方，透明导电层设置在电流阻挡层和P型半导体层的整个区域上。其中，透明导电层下和N型半导体上的电流阻挡层可以起到阻挡电流的作用，促使电流进行横向扩展，第二凹槽内的电流阻挡层可以起到绝缘的作用，避免芯片短路。P型电极用于与电源的正极连接，N型电极用于与电源的负极连接。
将本实施例的芯片与传统芯片分别进行测试的结果如下表一所示：
表一
从表一可以看出，本实施例的芯片与传统芯片相比，光功率提高了3.22％，电压下降了0.03V。
实施例二
本发明实施例提供一种高压发光二极管芯片的制作方法，适用于制作实施例一提供的高压发光二极管芯片，参见图6，该制作方法包括：
步骤101：在衬底上依次生长N型半导体层、发光层、P型半导体层。
步骤102：在P型半导体层上开设延伸至N型半导体层的第一凹槽。
图7a为步骤102执行之后芯片的俯视图。其中，12为N型半导体层，14为P型半导体层，21为第一凹槽。
具体地，该步骤102可以包括：
采用光刻技术在P型半导体层上形成第一图形的光刻胶；
干法刻蚀P型半导体层和发光层，形成第一凹槽；
去除第一图形的光刻胶。
其中，第一图形的光刻胶设置在P型半导体层上除第一凹槽之外的区域上。
步骤103：在第一凹槽内的N型半导体上开设延伸至衬底的第二凹槽，第二凹槽的两侧分别为两个子芯片，子芯片排成一列。
图7b为步骤103执行之后芯片的俯视图。其中，12为N型半导体层，14为P型半导体层，21为第一凹槽，22为第二凹槽。
具体地，该步骤103可以包括：
采用光刻技术在第一凹槽内形成第二图形的光刻胶；
干法刻蚀N型半导体层，形成第二凹槽；
去除第二图形的光刻胶。
其中，第二图形的光刻胶设置在P型半导体层和N型半导体层上除第二凹槽之外的区域上。
在具体实现中，第二图形的光刻胶的厚度可以为10μm～14μm，如12μm，以将第二凹槽内的N型半导体层刻蚀干净。干法刻蚀可以采用增强型等离子刻蚀机进行，刻蚀的气体可以为氯气、三氯化硼和氩气的混合气体。另外，干法刻蚀的时候，可以采用氦气进行冷却，避免由于烘烤过度造成光刻胶碳化变形，保证隔离槽的侧壁为小于60°的斜坡。
可选地，第二凹槽的宽度可以为40μm～50μm，如45μm，以便于设置第一电极线。
在本实施例的一种实现方式中，通过改变第二图形的光刻胶的形状，在形成第二凹槽的同时，还在设有P型焊盘的P型半导体层上开设延伸至衬底的第三凹槽。
相应地，在执行步骤104的同时，还在第三凹槽的侧壁上形成电流阻挡层；在执行步骤106的同时，还在第三凹槽内设置垂直于排列方向的第四电极线，此时设有P型焊盘的子芯片中，P型电极线由平行于排列方向的第五电极线组成，第五电极线与第四电极线连接。一方面第四电极线和第五电极线配合，与第一电极线和第二电极线的配合类似，避免局部光斑的产生；另一方面第四电极线设置在第三凹槽内，可以利用PSS增加第四电极线的牢固性。
在本实施例的另一种实现方式中，也可以不设置第三凹槽，以免减少发光层的有效面积。
步骤104：在P型半导体层、第一凹槽的侧壁和第二凹槽的侧壁上形成电流阻挡层。
图7c为步骤104执行之后芯片的俯视图。其中，12为N型半导体层，14为P型半导体层，15为电流阻挡层，21为第一凹槽，22为第二凹槽。
具体地，该步骤104可以包括：
采用等离子体增强化学的气相沉积法(英文：Plasma Enhanced Chemical VaporDeposition，简称：PECVD)在P型半导体层、第一凹槽和第二凹槽上铺设绝缘材料；
采用光刻技术在绝缘材料上形成第三图形的光刻胶；
湿法腐蚀绝缘材料，第三图形的光刻胶保护下的绝缘材料成为电流阻挡层；
去除第三图形的光刻胶。
步骤105：在电流阻挡层和P型半导体层上形成透明导电层。
图7d为步骤105执行之后芯片的俯视图。其中，12为N型半导体层，14为P型半导体层，15为电流阻挡层，16为透明导电层，21为第一凹槽，22为第二凹槽。
具体地，该步骤105可以包括：
采用电子束蒸发技术或者磁控溅射技术在电流阻挡层、P型半导体层、第一凹槽和第二凹槽上铺设透明导电材料；
采用光刻技术在透明导电材料上形成第四图形的光刻胶；
湿法腐蚀透明导电材料，第四图形的光刻胶保护下的透明导电材料成为透明导电层；
去除第四图形的光刻胶。
步骤106：在位于队列一端的P型半导体层上设置P型焊盘，并在所有的透明导电层上设置P型电极线，P型焊盘与同一个子芯片的P型电极线连接；同时在位于队列另一端的N型半导体层上设置N型焊盘，并在其它子芯片的N型半导体层上设有N型电极线，其它子芯片为多个子芯片中除设有N型焊盘的子芯片之外的子芯片；另外，在第二凹槽内设置垂直于排列方向的第一电极线，在没有设置P型焊盘的子芯片中，P型电极线由平行于排列方向的第二电极线组成，在设有N型电极线的子芯片中，N型电极线由平行于排列方向的第三电极线组成，第二电极线和第三电极线分别与距离最近的第二凹槽内的第一电极线连接。
图7e为步骤106执行之后芯片的俯视图。其中，12为N型半导体层，14为P型半导体层，15为电流阻挡层，16为透明导电层，17a为P型电极线，17b为P型焊盘，17c为N型焊盘，17d为N型电极线，17e为第一电极线，21为第一凹槽，22为第二凹槽。
具体地，该步骤106可以包括：
采用光刻技术在透明导电层、第一凹槽和第二凹槽上形成第五图形的光刻胶；
在第五图形的光刻胶、以及第五图形的光刻胶中露出的透明导电层、P型半导体层、N型半导体层和第二凹槽上铺设电极材料；
去除第五图形的光刻胶，透明导电层上的电极材料形成P型电极线，P型半导体层上的电极材料形成P型焊盘，N型半导体层上的电极材料形成N型焊盘和N型电极线，第二凹槽上的电极材料形成第一电极线。
在具体实现中，第五图形的光刻胶可以采用负性光刻胶。
具体地，该制作方法还可以包括：
在设置第一电极线之前，在第二凹槽内依次层叠氧化物反射层、金属反射层和金属粘结层。
具体地，氧化物反射层可以采用光刻技术配合干法刻蚀技术形成，金属反射层和金属粘结层可以采用与形成焊盘和电极线的方式类似的方式形成，在此不再详述。其中，氧化物反射层可以采用离子源轰击的方式固定在第二凹槽内，这样形成的氧化物反射层致密、牢固，避免脱落。金属反射层可以采用电子书蒸发的方式固定在氧化物反射层上。
需要说明的是，第二凹槽内设置氧化物反射层和金属反射层可以额外增加亮度。容易知道，如果设有P型焊盘的P型半导体层上开设延伸至衬底的第三凹槽，则第三凹槽内也可以设置依次层叠氧化物反射层、金属反射层和金属粘结层，以额外增加亮度。
具体地，该制作方法还可以包括：
在设置各个电极线之后，在除P型焊盘和N型焊盘之外的区域上设置钝化保护层。
具体地，钝化保护层的设置方式与电流阻挡层的设置方式类似，在此不再详述。
具体地，该制作方法还可以包括：
对衬底进行减薄和研磨；
在衬底上蒸镀反光层，设置反光层的表面与设置子芯片的表面相反。
具体地，该制作方法还可以包括：
对衬底进行划裂，得到若干相互分离的芯片；
对芯片进行测试和筛选。
本发明实施例通过将P型电极线和N型电极线中垂直于排列方向的电极线合并设置在第二凹槽内，并不会影响电流的横向扩展，而且减少了设置在透明导电层上的电极线，避免电极线阻挡和吸收芯片发出的光线，同时也减少了占用的P型氮化镓层、发光层和N型氮化镓层整体的有效面积，改善了电压，而且第二凹槽内的电极线和透明导电层上的电极线配合，避免P型电极线全部设置在透明导电层上所形成的死角，使得电流分布更加均匀，避免局部光斑的产生，最终在略微改善芯片电压的情况下提高了芯片的发光亮度，特别适用于150mA以上的驱动电流下电极线宽度较大的芯片。另外，本实施例的制作方法可以直接采用生产线的设备完成，不会产生额外的开销。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种高压发光二极管芯片，所述高压发光二极管芯片包括多个子芯片，所述多个子芯片串联并按照串联的方向在衬底上排成一列；每个所述子芯片包括依次层叠在所述衬底上的N型半导体层、发光层、P型半导体层、电流阻挡层、透明导电层和P型电极线，所述P型半导体层上设有延伸至所述N型半导体层的第一凹槽，所述第一凹槽内的所述N型半导体上设有延伸至所述衬底的第二凹槽，所述第二凹槽位于相邻的两个所述子芯片之间；位于队列一端的所述P型半导体层上设有P型焊盘，所述P型焊盘与同一个所述子芯片的所述P型电极线连接，位于队列另一端的所述N型半导体层上设有N型焊盘，其它子芯片的所述N型半导体层上设有N型电极线，其它子芯片为所述多个子芯片中除设有所述N型焊盘的所述子芯片之外的子芯片；相邻的两个所述子芯片中，一个所述子芯片的N型电极线与另一个所述子芯片的P型电极线连接；
其特征在于，所述第二凹槽内设有垂直于排列方向的第一电极线，在没有设置所述P型焊盘的所述子芯片中，所述P型电极线由平行于排列方向的第二电极线组成，在设有所述N型电极线的所述子芯片中，所述N型电极线由平行于排列方向的第三电极线组成，所述第二电极线和所述第三电极线分别与距离最近的所述第二凹槽内的所述第一电极线连接；
设有所述P型焊盘的所述P型半导体层上还设有延伸至衬底的第三凹槽，所述第三凹槽内设有垂直于排列方向的第四电极线，设有所述P型焊盘的所述子芯片中，所述P型电极线由平行于排列方向的第五电极线组成，所述第四电极线与所述第五电极线连接。
2.根据权利要求1所述的高压发光二极管芯片，其特征在于，所述第二凹槽内还设有氧化物反射层、金属反射层和金属粘结层，所述氧化物反射层、所述反射层和所述金属粘结层依次层叠在所述衬底和所述第一电极线之间。
3.根据权利要求2所述的高压发光二极管芯片，其特征在于，所述氧化物反射层包括(n+1)个二氧化钛薄膜和n个氟化镁薄膜，所述(n+1)个二氧化钛薄膜和所述n个氟化镁薄膜交替层叠设置，n为正整数。
4.根据权利要求2所述的高压发光二极管芯片，其特征在于，所述金属反射层的材料采用银、铝和铂中的一种或多种。
5.根据权利要求2所述的高压发光二极管芯片，其特征在于，所述金属粘结层的材料采用钛、铬和镍中的一种或多种。
6.根据权利要求1～5任一项所述的高压发光二极管芯片，其特征在于，所述衬底为图形化蓝宝石衬底。
7.根据权利要求1～5任一项所述的高压发光二极管芯片，其特征在于，所述第二凹槽的侧壁与所述第二凹槽的底面之间的夹角为钝角。
8.一种高压发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
在衬底上依次生长N型半导体层、发光层、P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的第一凹槽；
在所述第一凹槽内的所述N型半导体上开设延伸至所述衬底的第二凹槽，所述第二凹槽的两侧分别为两个子芯片，所述子芯片排成一列；
在所述P型半导体层、所述第一凹槽的侧壁和所述第二凹槽的侧壁上形成电流阻挡层；
在所述电流阻挡层和所述P型半导体层上形成透明导电层；
在位于队列一端的所述P型半导体层上设置P型焊盘，并在所有的所述透明导电层上设置P型电极线，所述P型焊盘与同一个所述子芯片的所述P型电极线连接；同时在位于队列另一端的所述N型半导体层上设置N型焊盘，并在其它子芯片的所述N型半导体层上设有N型电极线，其它子芯片为所述多个子芯片中除设有所述N型焊盘的所述子芯片之外的子芯片；另外，在所述第二凹槽内设置垂直于排列方向的第一电极线，在没有设置所述P型焊盘的所述子芯片中，所述P型电极线由平行于排列方向的第二电极线组成，在设有所述N型电极线的所述子芯片中，所述N型电极线由平行于排列方向的第三电极线组成，所述第二电极线和所述第三电极线分别与距离最近的所述第二凹槽内的所述第一电极线连接；
所述制作方法还包括：
在形成所述第二凹槽的同时，在设有所述P型焊盘的P型半导体层上开设延伸至所述衬底的第三凹槽；
在所述第三凹槽的侧壁上形成电流阻挡层；
在所述第三凹槽内设置垂直于排列方向的第四电极线，设有所述P型焊盘的子芯片中，所述P型电极线由平行于排列方向的第五电极线组成，所述第四电极线与所述第五电极线连接。
9.根据权利要求8所述的制作方法，其特征在于，所述制作方法还包括：
在设置所述第一电极线之前，在第二凹槽内依次层叠氧化物反射层、金属反射层和金属粘结层。
CN201710574349.XA 2017-07-14 2017-07-14 一种高压发光二极管芯片及其制作方法 Active CN107516701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710574349.XA CN107516701B (zh) 2017-07-14 2017-07-14 一种高压发光二极管芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710574349.XA CN107516701B (zh) 2017-07-14 2017-07-14 一种高压发光二极管芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN107516701A CN107516701A (zh) 2017-12-26
CN107516701B true CN107516701B (zh) 2019-06-11

Family

ID=60721681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710574349.XA Active CN107516701B (zh) 2017-07-14 2017-07-14 一种高压发光二极管芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN107516701B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11695098B2 (en) * 2019-02-02 2023-07-04 Xiamen Changelight Co., Ltd. High voltage light-emitting diode and method of producing the same
CN111933768B (zh) * 2019-04-25 2022-05-06 深圳第三代半导体研究院 一种垂直集成单元二极管芯片
CN111916539B (zh) * 2019-05-08 2022-04-19 深圳第三代半导体研究院 一种正装集成单元二极管芯片
CN110224049A (zh) * 2019-05-31 2019-09-10 深圳市华星光电半导体显示技术有限公司 micro LED芯片及其制备方法
CN112802953B (zh) * 2020-12-28 2022-10-28 厦门三安光电有限公司 一种发光二极管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315239A (zh) * 2010-07-02 2012-01-11 晶元光电股份有限公司 光电元件
CN102368516A (zh) * 2011-10-10 2012-03-07 映瑞光电科技(上海)有限公司 高压led器件及其制造方法
CN106067497A (zh) * 2015-04-22 2016-11-02 新世纪光电股份有限公司 发光元件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100095666A (ko) * 2009-02-12 2010-09-01 서울반도체 주식회사 고전압 구동용 발광 다이오드 칩 및 그것을 갖는 발광 다이오드 패키지
US9171826B2 (en) * 2012-09-04 2015-10-27 Micron Technology, Inc. High voltage solid-state transducers and solid-state transducer arrays having electrical cross-connections and associated systems and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315239A (zh) * 2010-07-02 2012-01-11 晶元光电股份有限公司 光电元件
CN102368516A (zh) * 2011-10-10 2012-03-07 映瑞光电科技(上海)有限公司 高压led器件及其制造方法
CN106067497A (zh) * 2015-04-22 2016-11-02 新世纪光电股份有限公司 发光元件及其制造方法

Also Published As

Publication number Publication date
CN107516701A (zh) 2017-12-26

Similar Documents

Publication Publication Date Title
CN107516701B (zh) 一种高压发光二极管芯片及其制作方法
CN208127232U (zh) 一种发光二极管芯片结构
US8772138B2 (en) High voltage light emitting diode chip and its manufacturing method
CN207705238U (zh) 一种高压发光二极管
CN103066175B (zh) 一种具有电流阻挡层的发光二极管及其制备方法
WO2021119906A1 (zh) 一种发光二极管
TW200937610A (en) Radiation-emitting device
CN206610823U (zh) 功率型氮化镓基发光二极管芯片
CN104576858A (zh) 一种新型倒装led芯片结构及其制作方法
TW200929624A (en) White light emitting diode chip and manufacturing method thereof
TW202029529A (zh) 發光元件及其製造方法
CN108682727A (zh) 一种发光二极管芯片及其制作方法
CN110246934B (zh) 发光二极管芯片的制作方法及发光二极管芯片
CN116885072A (zh) 发光二极管及发光模块
CN109346564A (zh) 一种倒装发光二极管芯片的制作方法
CN110364593A (zh) 一种半导体发光器件及其制备方法
CN107994105B (zh) 一种发光二极管芯片及其制作方法
JP7354261B2 (ja) 発光ダイオード
TWI608633B (zh) 發光二極體裝置及其製造方法
CN106992235A (zh) 一种发光二极管芯片
CN108400215B (zh) 一种发光二极管芯片及其制作方法
CN208781882U (zh) 一种高压led芯片
CN206961863U (zh) 一种led倒装芯片
CN107611154B (zh) 一种交流发光二极管芯片及其制作方法
CN112510133A (zh) 发光二极管芯片、发光二极管及发光二极管芯片制备方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant