CN110212035A - 晶体管结构及其操作方法 - Google Patents
晶体管结构及其操作方法 Download PDFInfo
- Publication number
- CN110212035A CN110212035A CN201910417522.4A CN201910417522A CN110212035A CN 110212035 A CN110212035 A CN 110212035A CN 201910417522 A CN201910417522 A CN 201910417522A CN 110212035 A CN110212035 A CN 110212035A
- Authority
- CN
- China
- Prior art keywords
- maskingelectrode
- transistor arrangement
- cover electrode
- drain
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011017 operating method Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 230000000873 masking effect Effects 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 238000007667 floating Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
Abstract
本发明公开一种晶体管结构及其操作方法，其中该晶体管结构包括基板、本征半导体层、栅极、第一源/漏极、第二源/漏极以及遮蔽金属层。本征半导体层配置于基板上。本征半导体层包括通道部、第一过度部、第二过度部、第一接触部与第二接触部。栅极重叠本征半导体层的通道部。本征半导体层位于基板与栅极之间。第一源/漏极接触本征半导体层的第一接触部。第二源/漏极接触本征半导体层的第二接触部。遮蔽金属层配置于基板与本征半导体层之间。遮蔽金属层包括遮蔽图案、第一遮蔽电极与第二遮蔽电极。第一遮蔽电极与第二遮蔽电极分别重叠第一过度部与第二过度部。遮蔽图案重叠通道部。
Description
技术领域
本发明涉及一种晶体管结构及其操作方法。
背景技术
降低液晶显示面板的驱动频率可以达到节能的效果。然而，液晶显示面板于低频操作时，容易因像素结构的漏电，使画面(frame)的亮度下降，而在更新成下一个画面时，亮度又会明显提升，进而产生画面闪烁(flicker)现象。
发明内容
本发明提供一种晶体管结构，性能佳。
本发明提供一种晶体管结构的操作方法，能使晶体管结构具有良好的性能表现。
本发明的一种晶体管结构包括基板、本征半导体层、栅极、第一源/漏极、第二源/漏极以及遮蔽金属层。本征半导体层配置于基板上。本征半导体层包括通道部、第一过度部、第二过度部、第一接触部与第二接触部。第一过度部连续的延伸于第一接触部与通道部之间。第二过度部连续的延伸于第二接触部与通道部之间。栅极重叠本征半导体层的通道部。本征半导体层位于基板与栅极之间。第一源/漏极接触本征半导体层的第一接触部。第二源/漏极接触本征半导体层的第二接触部。遮蔽金属层配置于基板与本征半导体层之间。遮蔽金属层包括遮蔽图案、第一遮蔽电极与第二遮蔽电极。第一遮蔽电极与第二遮蔽电极分别重叠第一过度部与第二过度部，而遮蔽图案重叠通道部。
本发明的一种晶体管结构的操作方法，包括：提供上述的晶体管结构；施加第一操作电压给晶体管结构的栅极；在施加第一操作电压给晶体管结构的栅极的期间，施加第二操作电压给晶体管结构的第一遮蔽电极与第二遮蔽电极。
基于上述，本发明实施例的晶体管结构及其操作方法中，第一遮蔽电极与第二遮蔽电极分别重叠第一过度部与第二过度部，而遮蔽图案重叠通道部。此外，本发明一实施例的晶体管结构的操作方法中，在施加第一操作电压给晶体管结构的栅极的期间，施加第二操作电压给晶体管结构的第一遮蔽电极与第二遮蔽电极。由此，改善晶体管结构的漏电现象，提升晶体管结构的性能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1是本发明一实施例的晶体管结构的剖面示意图；
图2A是本发明一实施例的晶体管结构的上视示意图；
图2B是本发明另一实施例的晶体管结构的上视示意图；
图3是本发明又一实施例的晶体管结构的剖面示意图；
图4A是本发明又一实施例的晶体管结构的上视示意图；
图4B是本发明再一实施例的晶体管结构的上视示意图；
图5是本发明另一实施例的晶体管结构的剖面示意图。
符号说明
10、20、30：晶体管结构
100：基板
110、210、310、110A、210A：遮蔽金属层
110L、210L、310L：距离
112、212、312、112A、212A：第一遮蔽电极
112a、212a、312a：间隙
112s、212s、312s：侧
114、214、314、114A、214A：遮蔽图案
116、216、316、116A、216A：第二遮蔽电极
116a、216a、316a：间隙
116s、216s、316s：侧
120：第一绝缘层
130：本征半导体层
131：第一接触部
131a、132a、134a、135a：交界
132：第一过度部
132L、134L、150L：宽度
133：通道部
134：第二过度部
135：第二接触部
140：第二绝缘层
150：栅极
150a、150b、172b、174b：边缘
160：第三绝缘层
172：第一源/漏极
172a：第一接触面
174：第二源/漏极
174a：第二接触面
A-A’、B-B’：剖线
d1、d2、d3、d4、d5、d6：距离
x、y：方向
具体实施方式
在下文中将参照附图更全面地描述本发明，在附图中示出了本发明的示例性实施例。如本领域技术人员将认识到的，可以以各种不同的方式修改所描述的实施例，而不脱离本发明的精神或范围。
在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件「上」或「连接到」另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为「直接在另一元件上」或「直接连接到」另一元件时，不存在中间元件。如本文所使用的，「连接」可以指物理及/或电连接。再者，「电连接」或「耦合」可为二元件间存在其它元件。
此外，诸如「下」或「底部」和「上」或「顶部」的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其它元件的「下」侧的元件将被定向在其它元件的「上」侧。因此，示例性术语「下」可以包括「下」和「上」的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件「下方」或「下方」的元件将被定向为在其它元件「上方」。因此，示例性术语「上面」或「下面」可以包括上方和下方的取向。
本文使用的「约」、「近似」、或「实质上」包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，「约」可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的「约」、「近似」或「实质上」可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
本文参考作为理想化实施例的示意图的截面图来描述示例性实施例。因此，可以预期到作为例如制造技术及/或(and/or)公差的结果的图示的形状变化。因此，本文所述的实施例不应被解释为限于如本文所示的区域的特定形状，而是包括例如由制造导致的形状偏差。例如，示出或描述为平坦的区域通常可以具有粗糙及/或非线性特征。此外，所示的锐角可以是圆的。因此，图中所示的区域本质上是示意性的，并且它们的形状不是旨在示出区域的精确形状，并且不是旨在限制权利要求的范围。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于所附附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是依照本发明一实施例的晶体管结构的剖面示意图。图2A是依照本发明一实施例的晶体管结构的上视示意图。特别是，图1的剖面对应图2A的剖线A-A’。请参考图1及图2A，晶体管结构10包括基板100、本征半导体层130、栅极150、第一源/漏极172、第二源/漏极174以及遮蔽金属层110。为了使附图清晰呈现，图2A省略了部分构件，而主要表示出栅极150、第一源/漏极172、第二源/漏极174以及遮蔽金属层110。
在本实施例中，基板100例如为硬质基板(rigid substrate)。然而，本发明不限于此，在其它实施例中，基板100也可以是可挠式基板(flexible substrate)。举例而言，上述的硬质基板的材质可为玻璃、石英或其它适当材料；上述的可挠式基板的材质可以是塑胶或其它适当材料。
遮蔽金属层110配置于基板100上。遮蔽金属层110包括第一遮蔽电极112、遮蔽图案114与第二遮蔽电极116。在本实施例中，第一遮蔽电极112与遮蔽图案114相隔一间隙112a，而第二遮蔽电极116与遮蔽图案114相隔一间隙116a。也就是说，第一遮蔽电极112与遮蔽图案114之间可具有距离d1(即间隙112a的宽度)，使第一遮蔽电极112与遮蔽图案114不相连；第二遮蔽电极116与遮蔽图案114之间可具有距离d2(即间隙116a的宽度)，使第二遮蔽电极116与遮蔽图案114不相连。第一遮蔽电极112接近遮蔽图案114的一侧112s与第二遮蔽电极116接近遮蔽图案114的一侧116s之间具有距离110L，距离110L例如为距离d1、距离d2与遮蔽图案114的宽度之总和。举例而言，距离d1、d2小于0.8微米(μm)，但不限于此。距离d1、d2的大小可依据制作工艺技术而有所改变，只要使第一遮蔽电极112与遮蔽图案114不相连且使第二遮蔽电极116与遮蔽图案114不相连即可。在本实施例中，第一遮蔽电极112与第二遮蔽电极116适于被施加电压，而遮蔽图案114为浮置(即遮蔽图案114不被施加电压)。由此，第一遮蔽电极112与第二遮蔽电极116可以提供类似于轻掺杂区(例如轻掺杂漏极(lightly doped drain，LDD))的功能。因此，本征半导体层130可不需经受局部掺杂的处理而有助于简化晶体管结构10的制作工艺。
在本实施例中，第一遮蔽电极112、遮蔽图案114与第二遮蔽电极116各自的厚度实质上相等。然而，本发明不以此为限。在其他实施例中，第一遮蔽电极112的厚度可自接近遮蔽图案114的一侧112s向外增加或减少，第二遮蔽电极116的厚度也可自接近遮蔽图案114的一侧116s向外增加或减少。遮蔽金属层110可为单层或多层结构。遮蔽金属层110的材料包含金属材料，例如钼、钛/铝/钛(Ti/Al/Ti)或其他合适的材料。
在本实施例中，第一遮蔽电极112、遮蔽图案114与第二遮蔽电极116在方向x上的同一直线上排列。然而，本发明不限于此。在其他实施例中，如图2B所示，遮蔽金属层110A的第一遮蔽电极112A、遮蔽图案114A与第二遮蔽电极116A的排列方式也可以是第一遮蔽电极112A与遮蔽图案114A在方向x上排列，遮蔽图案114A与第二遮蔽电极116A在方向y上排列，且方向x与方向y不平行。举例而言，方向x与方向y可相互垂直。
继续参照图1，在本实施例中，晶体管结构10还可包括设置于遮蔽金属层110上的第一绝缘层120。举例而言，第一绝缘层120可覆盖遮蔽金属层110。换言之，遮蔽金属层110夹于基板100与第一绝缘层120之间。
本征半导体层130配置于基板100上。遮蔽金属层110配置于基板100与本征半导体层130之间。在本实施例中，本征半导体层130配置于第一绝缘层120上。换言之，第一绝缘层120配置于遮蔽金属层110与本征半导体层130之间。本征半导体层130包括通道部133、第一过度部132、第二过度部134、第一接触部131与第二接触部135。第一过度部132连续的延伸于第一接触部131与通道部133之间。通道部133连续的延伸于第一过度部132与第二过度部134之间。第二过度部134连续的延伸于第二接触部135与通道部133之间。
第一过度部132重叠第一遮蔽电极112，第二过度部134重叠第二遮蔽电极116，而通道部133重叠遮蔽图案114。在本实施例中，第一过度部132的宽度132L与第二过度部134的宽度134L由0.8微米至2微米。换言之，第一遮蔽电极112与第二遮蔽电极116各自的宽度由0.8微米至2微米。在本实施例中，由于本征半导体层130不具有轻掺杂区(例如轻掺杂漏极区)，可使晶体管结构10的电阻较低。因此，相较于具有轻掺杂区的晶体管结构，本实施例的晶体管结构10可具有较低的漏电流。在本实施例中，晶体管结构10还可包括设置于本征半导体层130上的第二绝缘层140。
栅极150配置于第二绝缘层140上。也就是说，第二绝缘层140配置于本征半导体层130与栅极150之间。本征半导体层130位于基板100与栅极150之间。栅极150的材料包含导电材料，例如钼、Ti/Al/Ti或其他合适的材料。举例而言，本实施例的栅极150的材料可为Ti/Al/Ti，其具有功率低、快速充电及低阻值等特性。
栅极150重叠本征半导体层130的通道部133。具体而言，可以采用栅极150在本征半导体层130上的垂直投影界定出通道部133的区域。因此，如图1所示，栅极150的边缘150a在本征半导体层130上的垂直投影对齐通道部133与相连接的第一过度部132之间的交界132a，而栅极150的另一边缘150b在本征半导体层130上的垂直投影对齐通道部133与相连接的第二过度部134之间的交界134a。另外，第一遮蔽电极112的一侧112s重叠栅极150的边缘150a。相似地，第二遮蔽电极116的一侧116s重叠栅极150的边缘150b。也就是说，在垂直于基板100的方向上，第一遮蔽电极212的一侧212s对齐栅极150的边缘150a，第二遮蔽电极216的一侧216s对齐栅极150的边缘150b。第一遮蔽电极112的一侧112s与第二遮蔽电极116的一侧116s之间的距离110L实质上等于栅极150的宽度150L，而第一遮蔽电极112及第二遮蔽电极116各自在基板100上的垂直投影可不与栅极150在基板100上的垂直投影重叠也不与通道部133在基板100上的垂直投影重叠。然而，本发明不以此为限。在本实施例中，晶体管结构10还可包括设置于栅极150上的第三绝缘层160。举例而言，第三绝缘层160可覆盖栅极150。
第一源/漏极172与第二源/漏极174配置于第三绝缘层160上。在本实施例中，第一源/漏极172与第二源/漏极174贯穿第二绝缘层140与第三绝缘层160而接触本征半导体层130。详细而言，第一源/漏极172接触本征半导体层130的第一接触部131，且第二源/漏极174接触本征半导体层130的第二接触部135。在本实施例中，第一源/漏极172接触本征半导体层130的面为第一接触面172a，而第二源/漏极174接触本征半导体层130的面为第二接触面174a。第一接触面172a在本征半导体层130上的垂直投影与栅极150在本征半导体层130上的垂直投影之间界定出第一过度部132的区域，第二接触面174a在本征半导体层130上的垂直投影与栅极150在本征半导体层130上的垂直投影之间界定出第二过度部134的区域。因此，如图1所示，第一接触面172a的边缘172b在本征半导体层130上的垂直投影对齐第一过度部132与第一接触部131之间的交界131a，而第二接触面174a的边缘174b在本征半导体层130上的垂直投影对齐第二过度部134与第二接触部135之间的交界135a。
在本实施例中，第一源/漏极172的第一接触面172a在基板100上的垂直投影与第一遮蔽电极112在基板100上的垂直投影不重叠，且第二源/漏极174的第二接触面174a在基板100上的垂直投影与第二遮蔽电极116在基板100上的垂直投影不重叠。然而，本发明不限于此。在其他实施例中，第一源/漏极172的第一接触面172a与第一遮蔽电极112各自在基板100上的垂直投影可以重叠，且第二源/漏极174的第二接触面174a与第二遮蔽电极116各自在基板100上的垂直投影也可以重叠。第一源/漏极172与第二源/漏极174的材料包含导电材料，例如Ti/Al/Ti或其他合适的材料。
晶体管结构10的操作方法包括以下流程，但可视需求调整个别流程或是增、减需要的流程。首先，提供前述的晶体管结构10。接着，施加第一操作电压V1给晶体管结构10的栅极150，并且于施加第一操作电压V1给栅极150的期间，施加第二操作电压V2给晶体管结构10的第一遮蔽电极112与第二遮蔽电极116。在本实施例中，可通过驱动电路的时序控制对栅极150与两个遮蔽电极112与116施加对应的第一操作电压V1与第二操作电压V2。在施加第一操作电压V1给栅极150的期间，晶体管结构10的遮蔽图案114则保持浮置。
第一操作电压V1为正电压或开启电压时，晶体管结构10例如呈现开启状态。在施加第一操作电压V1给栅极150使晶体管结构10呈现开启状态的期间，可以施加信号电压给晶体管结构10的第一源/漏极172(或第二源/漏极174)，使信号电压由第一源/漏极172(或第二源/漏极174)通过通道部133而传递至第二源/漏极174(或第一源/漏极172)。
在部分实施例中，晶体管结构10为开启状态时，输入给第一遮蔽电极112与第二遮蔽电极116的第二操作电压V2可以是正电压。此时，流经第一过度部132与第二过度部134的电子会被吸引至较接近于第一遮蔽电极112与第二遮蔽电极116，而流经通道部133的电子会被吸引至较接近于栅极150。因此，第一遮蔽电极112与第二遮蔽电极116所提供的电场可在第一过度部132与通道部133之间以及第二过度部134与通道部133之间为电子的流动提供了缓冲，这有助于避免晶体管结构10受到高电流应力的冲击，也就是说，具有类似于浅掺杂区的作用。
在另一部分的实施例中，晶体管结构10呈现开启状态的期间，输入给第一遮蔽电极112与第二遮蔽电极116的第二操作电压V2可以是负电压。此时，流经第一过度部132、通道部133与第二过度部134的电子会被吸引至较接近于栅极150的一侧，这有助于提高晶体管结构10的本征半导体层130的电子迁移率。因此，可依据个别的需求来决定第二操作电压V2的极性、大小等条件。
第一操作电压V1为负电压或关闭电压时，晶体管结构10例如呈现关闭状态，第一源/漏极172与第二源/漏极174的信号不会通过通道部133传递。在部分实施例中，晶体管结构10呈现关闭状态时，输入给第一遮蔽电极112与第二遮蔽电极116的第二操作电压V2可以是负电压。此时，流经第一过度部132与第二过度部134的电子会被吸引至较远离于第一遮蔽电极112与第二遮蔽电极116，而流经通道部130的电子会被吸引至较远离于栅极150。因此，第一遮蔽电极112与第二遮蔽电极116所提供的电场可使电子流更不容易在第一过度部132与通道部133之间以及第二过度部134与通道部133之间流动，而抑制漏电流的效应，这有助于提升晶体管结构10的性能。
在另一部分实施例中，晶体管结构10呈现关闭状态时，输入给第一遮蔽电极112与第二遮蔽电极116的第二操作电压V2可以是接地电压。此时，第一过度部132与第二过度部134没有电流产生而也可使晶体管结构10确实的维持关闭状态。此外，第二操作电压V2为接地电压时，可将第一遮蔽电极112与第二遮蔽电极116连接至装置中既有的接地线路，而可减少集成电路(Integrated Circuit，IC)信号线的使用。
在又另一部分实施例中，晶体管结构10呈现关闭状态时，输入给第一遮蔽电极112与第二遮蔽电极116的第二操作电压V2可以是正电压。如此，本征半导体层150中的电子容易被吸引至接近于遮蔽金属层110的一侧，而不容易在第一接触面172a与第一接触面174a之间产生电流，也可使晶体管结构10维持关闭状态。另外，由于栅极150被输入负电压而第一遮蔽电极112与第二遮蔽电极116被输入正电压，本征半导体层150中的电子容易被吸引至接近于遮蔽金属层110的一侧。因此，晶体管结构10或其周边发生静电荷累积的现象时，静电荷可以由本征半导体层130接近于遮蔽金属层110的一侧疏通，而不容易发生静电放电损害的情形。
在本实施例中，第一操作电压V1与第二操作电压V2的关系可以为20％·|V1|≤|V2|≤80％·|V1|，但不限于此。在其他实施例中，第一操作电压V1也可等于第二操作电压V2。通过上述的可调变的第一操作电压V1与第二操作电压V2可以提供类似于轻掺杂区的功能，并改善晶体管结构10的漏电现象。
图3是依照本发明又一实施例的晶体管结构的剖面示意图。图4A是依照本发明又一实施例的晶体管结构的上视示意图。特别是，图3的剖面对应图4A的剖线B-B’。为了使附图清晰呈现，图4A省略了部分构件，而主要表示出栅极150、第一源/漏极172、第二源/漏极174以及遮蔽金属层210。在此必须说明的是，图3及图4A的实施例沿用图1及图2A的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图3及图4A的实施例与图1及图2A的实施例的主要差异在于：第一遮蔽电极112与第二遮蔽电极114更重叠栅极150。
请参考图3及图4A，在本实施例的晶体管结构20中，遮蔽金属层210包括第一遮蔽电极212、遮蔽图案214与第二遮蔽电极216。在本实施例中，第一遮蔽电极212与部分的栅极150重叠，第二遮蔽电极216与另一部分的栅极150重叠。换言之，第一遮蔽电极212接近遮蔽图案214的一侧212s与第二遮蔽电极216接近遮蔽图案214的一侧216s各自在基板100上的垂直投影位于栅极150在基板100上的垂直投影区域内。也就是说，在垂直于基板100的方向上，第一遮蔽电极212的一侧212s没有对齐栅极150的边缘150a，第二遮蔽电极216的一侧216s没有对齐栅极150的边缘150b。第一遮蔽电极212的一侧212s在基板100上的垂直投影与栅极150的边缘150a在基板100上的垂直投影之间具有距离d3，第二遮蔽电极216的一侧216s在基板100上的垂直投影与栅极150的边缘150b在基板100上的垂直投影之间具有距离d4。亦即，第一遮蔽电极212与栅极150各自于基板100上的垂直投影的重叠处的宽度为距离d3，第二遮蔽电极216与栅极150各自于基板100上的垂直投影的重叠处的宽度为距离d4，距离d3、d4小于1微米。
第一遮蔽电极212接近遮蔽图案214的一侧212s与第二遮蔽电极216接近遮蔽图案214的一侧216s之间具有距离210L。距离210L例如为距离d1、距离d2与遮蔽图案214的宽度的总和。在本实施例中，距离210L小于栅极150的宽度150L。
在本实施例中，第一遮蔽电极212、遮蔽图案214与第二遮蔽电极216在方向x上的同一直线上排列。然而，本发明不限于此。在其他实施例中，如图4B所示，遮蔽金属层210A的第一遮蔽电极212A、遮蔽图案214A与第二遮蔽电极216A的排列方式也可以是第一遮蔽电极212A与遮蔽图案214A在方向x上排列，遮蔽图案214A与第二遮蔽电极216A在方向y上排列，且方向x与方向y不平行。
在本实施例中，晶体管结构20的操作方法可以与前述的晶体管结构10的实施例的操作方法相同，以下便不再重复赘述。通过施加第一操作电压V1给晶体管结构20的栅极150，施加第二操作电压V2给晶体管结构20的第一遮蔽电极212与第二遮蔽电极216，且晶体管结构20的遮蔽图案214则保持浮置。通过可调变的第一操作电压V1与第二操作电压V2可以提供类似于轻掺杂区的功能，并改善晶体管结构20的漏电现象。
图5是依照本发明另一实施例的晶体管结构的剖面示意图。在此必须说明的是，图5的实施例沿用图3的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图5的实施例与图3的实施例的主要差异在于：第一遮蔽电极312更重叠第一源/漏极172，第二遮蔽电极316更重叠第二源/漏极174。
请参考图5，在本实施例的晶体管结构30中，遮蔽金属层310包括第一遮蔽电极312、遮蔽图案314与第二遮蔽电极316。在本实施例中，第一遮蔽电极312重叠于部分的栅极150与第一源/漏极172，第二遮蔽电极316重叠于另一部分的栅极150与第二源/漏极174。换言之，第一遮蔽电极312接近遮蔽图案314的一侧312s与第二遮蔽电极316接近遮蔽图案314的一侧316s各自在基板100上的垂直投影位于栅极150在基板100上的垂直投影区域内。第一遮蔽电极312的一侧312s在基板100上的垂直投影与栅极150的边缘150a在基板100上的垂直投影之间具有距离d3，第二遮蔽电极316的一侧316s在基板100上的垂直投影与栅极150的边缘150b在基板100上的垂直投影之间具有距离d4，距离d3、d4小于1微米。
在本实施例中，第一遮蔽电极312在基板100上的垂直投影与第一源/漏极172的第一接触面172a在基板100上的垂直投影之间具有距离d5，第二遮蔽电极316在基板100上的垂直投影与第二源/漏极174的第二接触面174a在基板100上的垂直投影之间具有距离d6。亦即，第一遮蔽电极312与第一接触面172a各自于基板100上的垂直投影的重叠处的宽度为距离d5，第二遮蔽电极316与第二接触面174a各自于基板100上的垂直投影的重叠处的宽度为距离d6，距离d5、d6大于0。在其他实施例中，第一遮蔽电极312可以重叠于第一源/漏极172，但未重叠于栅极150；第二遮蔽电极316也可以重叠于第二源/漏极174，但未重叠于栅极150。
第一遮蔽电极312接近遮蔽图案314的一侧312s与第二遮蔽电极316接近遮蔽图案314的一侧316s之间具有距离310L。距离310L例如为距离d1、距离d2与遮蔽图案314的宽度的总和。在本实施例中，距离310L小于栅极150的宽度150L。
在本实施例中，晶体管结构30的操作方法可以与前述的晶体管结构10的实施例的操作方法相同，以下便不再重复赘述。通过施加第一操作电压V1给晶体管结构30的栅极150，施加第二操作电压V2给晶体管结构30的第一遮蔽电极312与第二遮蔽电极316，且晶体管结构30的遮蔽图案314则保持浮置。通过可调变的第一操作电压V1与第二操作电压V2可以提供类似于轻掺杂区的功能，并改善晶体管结构30的漏电现象。
综上所述，本发明实施例的晶体管结构及其操作方法，其中晶体管结构包括基板、本征半导体层、栅极、第一源/漏极、第二源/漏极以及遮蔽金属层。本征半导体层配置于基板上。本征半导体层包括通道部、第一过度部、第二过度部、第一接触部与第二接触部。第一过度部连续的延伸于第一接触部与通道部之间。第二过度部连续的延伸于第二接触部与通道部之间。栅极重叠本征半导体层的通道部。本征半导体层位于基板与栅极之间。第一源/漏极接触本征半导体层的第一接触部。第二源/漏极接触本征半导体层的第二接触部。遮蔽金属层配置于基板与本征半导体层之间。遮蔽金属层包括遮蔽图案、第一遮蔽电极与第二遮蔽电极。第一遮蔽电极与第二遮蔽电极分别重叠第一过度部与第二过度部，而遮蔽图案重叠通道部。由此，第一遮蔽电极与第二遮蔽电极可以提供类似于轻掺杂区的功能。此外，通过在操作晶体管结构的方法中，在施加第一操作电压给晶体管结构的栅极的期间，施加第二操作电压给晶体管结构的第一遮蔽电极与第二遮蔽电极。通过可调变的第一操作电压V1与第二操作电压V2可以提供类似于轻掺杂区的功能，并改善晶体管结构的漏电现象，并可改善在低频操作时出现画面闪烁的问题，有助于提升晶体管结构的性能。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (20)
1.一种晶体管结构，其特征在于，该晶体管结构包括：
基板；
本征半导体层，配置于该基板上，该本征半导体层包括通道部、第一过度部、第二过度部、第一接触部与第二接触部，该第一过度部连续的延伸于该第一接触部与该通道部之间，且该第二过度部连续的延伸于该第二接触部与该通道部之间；
栅极，重叠该本征半导体层的该通道部，且该本征半导体层位于该基板与该栅极之间；
第一源/漏极，接触该本征半导体层的该第一接触部；
第二源/漏极，接触该本征半导体层的该第二接触部；以及
遮蔽金属层，配置于该基板与该本征半导体层之间，该遮蔽金属层包括遮蔽图案、第一遮蔽电极与第二遮蔽电极，该第一遮蔽电极与该第二遮蔽电极分别重叠该第一过度部与该第二过度部，而该遮蔽图案重叠该通道部。
2.如权利要求1所述的晶体管结构，其中该第一遮蔽电极与该第二遮蔽电极各自与该遮蔽图案相隔一间隙。
3.如权利要求1所述的晶体管结构，其中该遮蔽图案为浮置，该第一遮蔽电极与该第二遮蔽电极适于被施加电压。
4.如权利要求1所述的晶体管结构，其中该第一过度部与该通道部的交界与该第二过度部与该通道部的交界对齐该栅极的边缘。
5.如权利要求1所述的晶体管结构，其中该第一遮蔽电极与该第二遮蔽电极还重叠该栅极。
6.如权利要求1所述的晶体管结构，其中该第一遮蔽电极还重叠该第一源/漏极。
7.如权利要求1所述的晶体管结构，其中该第二遮蔽电极还重叠该第二源/漏极。
8.如权利要求1所述的晶体管结构，其中该第一源/漏极接触该本征半导体层的面为第一接触面，该第一接触部与该第一过度部的交界对齐该第一接触面的边缘，而该第二源/漏极接触该本征半导体层的面为第二接触面，该第二接触部与该第二过度部的交界对齐该第二接触面的边缘。
9.如权利要求1所述的晶体管结构，还包括配置于该遮蔽金属层与该本征半导体层之间的第一绝缘层、配置于该本征半导体层与该栅极之间的第二绝缘层以及覆盖该栅极的第三绝层，其中该第一源/漏极与该第二源/漏极配置于该第三绝缘层上且贯穿该第二绝缘层与该第三绝缘层而接触该本征半导体层。
10.如权利要求1所述的晶体管结构，其中该第一过度部与该第二过度部各自的宽度由0.8微米至2微米。
11.如权利要求1所述的晶体管结构，其中该第一遮蔽电极与该第二遮蔽电极各自的厚度自接近该遮蔽图案的一侧向外增加。
12.如权利要求1所述的晶体管结构，其中该第一遮蔽电极与该第二遮蔽电极各自的厚度自接近该遮蔽图案的一侧向外减少。
13.一种晶体管结构的操作方法，包括：
提供如权利要求1所述的晶体管结构；
施加第一操作电压给该晶体管结构的该栅极；
在施加该第一操作电压给该晶体管结构的该栅极的期间，施加第二操作电压给该晶体管结构的该第一遮蔽电极与该第二遮蔽电极。
14.如权利要求13所述的晶体管结构的操作方法，其中该第一操作电压为正电压。
15.如权利要求14所述的晶体管结构的操作方法，还包括于施加该第一操作电压给该晶体管结构的该栅极的期间，施加信号电压给该晶体管结构的该第一源/漏极与该第二源/漏极的其中一者，使该信号电压由该第一源/漏极与该第二源/漏极的该其中一者通过该通道部而传递至该第一源/漏极与该第二源/漏极的另一者。
16.如权利要求14所述的晶体管结构的操作方法，其中该第二操作电压为正电压或负电压。
17.如权利要求13所述的晶体管结构的操作方法，其中该第一操作电压为负电压。
18.如权利要求17所述的晶体管结构的操作方法，其中该第二操作电压为正电压、负电压或接地电压。
19.如权利要求13所述的晶体管结构的操作方法，其中于施加该第一操作电压给该晶体管结构的该栅极的期间，该晶体管结构的该遮蔽图案保持浮置。
20.如权利要求13所述的晶体管结构的操作方法，其中该第一操作电压为V1，该第二操作电压为V2，且20％·|V1|≤|V2|≤80％·|V1|。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862717260P | 2018-08-10 | 2018-08-10 | |
| US62/717,260 | 2018-08-10 | ||
| TW108101612A TWI689770B (zh) | 2018-08-10 | 2019-01-16 | 電晶體結構及其操作方法 |
| TW108101612 | 2019-01-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110212035A true CN110212035A (zh) | 2019-09-06 |
| CN110212035B CN110212035B (zh) | 2023-12-19 |
Family
ID=67787783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910417522.4A Active CN110212035B (zh) | 2018-08-10 | 2019-05-20 | 晶体管结构及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110212035B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590587A (ja) * | 1991-09-30 | 1993-04-09 | Sony Corp | 絶縁ゲート型電界効果トランジスタ |
| JPH0990405A (ja) * | 1995-09-21 | 1997-04-04 | Sharp Corp | 薄膜トランジスタ |
| US20100065899A1 (en) * | 2008-09-16 | 2010-03-18 | Kim Suk-Pil | Semiconductor devices including auxiliary gate electrodes and methods of fabricating the same |
| US20110084262A1 (en) * | 2009-10-12 | 2011-04-14 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device have the thin film transistor |
| US20120153289A1 (en) * | 2009-09-01 | 2012-06-21 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix substrate, and display device |
| CN204391121U (zh) * | 2014-12-22 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及薄膜晶体管 |
| CN104752436A (zh) * | 2013-12-26 | 2015-07-01 | 乐金显示有限公司 | 阵列基板 |
| CN105390451A (zh) * | 2015-12-03 | 2016-03-09 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法 |
| US20180053836A1 (en) * | 2016-08-22 | 2018-02-22 | Samsung Display Co., Ltd. | Thin film transistor, manufacturing method thereof, and display device including the same |
| CN108140675A (zh) * | 2015-10-14 | 2018-06-08 | 夏普株式会社 | 半导体装置及其制造方法 |
-
2019
- 2019-05-20 CN CN201910417522.4A patent/CN110212035B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590587A (ja) * | 1991-09-30 | 1993-04-09 | Sony Corp | 絶縁ゲート型電界効果トランジスタ |
| JPH0990405A (ja) * | 1995-09-21 | 1997-04-04 | Sharp Corp | 薄膜トランジスタ |
| US20100065899A1 (en) * | 2008-09-16 | 2010-03-18 | Kim Suk-Pil | Semiconductor devices including auxiliary gate electrodes and methods of fabricating the same |
| US20120153289A1 (en) * | 2009-09-01 | 2012-06-21 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix substrate, and display device |
| US20110084262A1 (en) * | 2009-10-12 | 2011-04-14 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device have the thin film transistor |
| CN104752436A (zh) * | 2013-12-26 | 2015-07-01 | 乐金显示有限公司 | 阵列基板 |
| CN204391121U (zh) * | 2014-12-22 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及薄膜晶体管 |
| CN108140675A (zh) * | 2015-10-14 | 2018-06-08 | 夏普株式会社 | 半导体装置及其制造方法 |
| CN105390451A (zh) * | 2015-12-03 | 2016-03-09 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法 |
| US20180053836A1 (en) * | 2016-08-22 | 2018-02-22 | Samsung Display Co., Ltd. | Thin film transistor, manufacturing method thereof, and display device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110212035B (zh) | 2023-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI689770B (zh) | 電晶體結構及其操作方法 | |
| CN108231904B (zh) | 薄膜晶体管及其驱动方法、显示装置和晶体管电路 | |
| CN108432047B (zh) | 扫描天线及其制造方法 | |
| US8836876B2 (en) | Display substrate, method of manufacturing the same and display panel having the same | |
| US20140132906A1 (en) | Liquid crystal display panel, and liquid crystal display device | |
| US9478667B2 (en) | Thin film transistor substrate, method of manufacturing the same, and liquid crystal display panel having the same | |
| US9825058B2 (en) | Oxide semiconductor transistor used as pixel element of display device and manufacturing method therefor | |
| US9793300B2 (en) | Thin film transistor and circuit structure | |
| US20190181272A1 (en) | Manufacturing method of tft substrate and tft substrate | |
| CN109155339B (zh) | Tft基板、具备tft基板的扫描天线及tft基板的制造方法 | |
| US20170117303A1 (en) | Display device | |
| US8748892B2 (en) | Thin film transistor and method for fabricating the same | |
| US20140240651A1 (en) | Liquid crystal display panel and liquid crystal display device | |
| US9983443B2 (en) | Display device | |
| US20160351719A1 (en) | Thin film transistor and method of manufacturing same | |
| CN106611764B (zh) | 显示设备 | |
| CN107895942A (zh) | Esd保护电路及方法、阵列基板、显示装置 | |
| CN110212035A (zh) | 晶体管结构及其操作方法 | |
| TW499607B (en) | Thin film transistor and liquid display device | |
| US9954044B2 (en) | Display apparatus | |
| CN206619596U (zh) | 阵列基板和显示面板 | |
| CN115621253B (zh) | 显示面板、阵列基板和测试方法 | |
| US20200185527A1 (en) | Thin-film transistor and method of producing thin-film transistor | |
| GB2530956A (en) | Thin film transistor, array substrate and display panel | |
| CN110494797B (zh) | 液晶调光装置及液晶调光方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |