CN110192346A - 用于新无线电低密度奇偶校验码的偏移系数和提升因子设计 - Google Patents

用于新无线电低密度奇偶校验码的偏移系数和提升因子设计 Download PDF

Info

Publication number
CN110192346A
CN110192346A CN201880006223.5A CN201880006223A CN110192346A CN 110192346 A CN110192346 A CN 110192346A CN 201880006223 A CN201880006223 A CN 201880006223A CN 110192346 A CN110192346 A CN 110192346A
Authority
CN
China
Prior art keywords
lifting factor
lifting
factor
offset
deviation ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880006223.5A
Other languages
English (en)
Other versions
CN110192346B (zh
Inventor
邱茂清
提摩西·培林·费雪-杰费斯
李重佑
徐诚羿
张晏硕
陈威任
陈儒雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/594,239 external-priority patent/US10164659B2/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN110192346A publication Critical patent/CN110192346A/zh
Application granted granted Critical
Publication of CN110192346B publication Critical patent/CN110192346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提出了用于NR QC‑LDPC码的偏移系数和提升因子设计的构思和方案。设备的处理器可生成QC‑LDPC码并使用所选择的码本对数据进行编码。在生成QC‑LDPC码时，处理器可定义多组提升因子，为多组提升因子中的每个提升因子生成各偏移量表，并使用基础矩阵和偏移系数表来生成QC‑LDPC码。

Description

用于新无线电低密度奇偶校验码的偏移系数和提升因子设计
相关申请的交叉引用
本申请要求于2017年1月9日递交的美国临时申请案62/443,852以及2017年1月24日递交的美国临时申请案62/449,677的优先权，并且是2017年5月12日递交的美国申请案15/594,239的部分延续案，且将上述专利文献的全部内容作为参考。
技术领域
本发明总体上有关于信息编码和解码，具体有关于偏移系数(shiftcoefficient)和提升因子(lifting factor)设计。
背景技术
除非在本发明中另有指示，否则本背景技术部分中描述的方法不是权利要求的现有技术，也不因包含在该部分中而被承认是现有技术。
第三代合作伙伴计划(3rd Generation Partnership Project，3GPP)已经批准了加快开发第五代(5th-generation，5G)新无线电(New Radio，NR)规范的计划，因此有标准可依的5G NR无线通信服务有望在不远的将来得到开展。3GPP还同意在5G NR数据信道中使用准循环低密度奇偶校验(quasi-cyclic low-density parity-check，QC-LDPC)。然而，关于如何基于QC-LDPC进行编码和解码的细节尚未定义。
发明内容
下述发明内容仅仅是说明性的，并不旨在以任何方式对本发明进行限制。也就是说，提供本发明内容是用来介绍本发明所描述的新颖且非显而易见的技术的构思、亮点、益处和优点。优选的实施方式也会在详细描述中做进一步介绍。因此，以下发明内容不旨在标识所要求保护主题的本质特征，也不旨在确定所要求保护主题的保护范围。
本发明的目的是提出用于QC-LDPC编码和解码的偏移系数和提升因子的结构设计的各种新颖构思和方案，该结构设计可在下一代通信中实施，其中下一代通信既可以是有线通信，也可以是包括5G NR无线通信在内的无线通信。
一方面，一种方法可以涉及生成QC-LDPC码的设备的处理器。该方法还可以涉及处理器使用所选择的码本(codebook)对数据进行编码。在生成QC-LDPC码时，该方法可以涉及处理器执行以下操作：(1)定义多组提升因子；(2)为多组提升因子中的每个提升因子生成各偏移量表；以及(3)使用基础矩阵(base matrix)和偏移系数表生成QC-LDPC码。
一方面，一种方法可以涉及生成QC-LDPC码的设备的处理器。该方法还可以涉及处理器使用所选择的码本对数据进行编码。在生成QC-LDPC码时，该方法可以涉及处理器执行以下操作：(1)定义多组提升因子；(2)为多组提升因子中的每个提升因子生成各偏移量表；以及(3)使用基础矩阵和偏移系数表生成QC-LDPC码。此外，在为多组提升因子中的每个提升因子生成相应的偏移量表时，该方法可涉及处理器使用具有取模运算(mod operation)的嵌套设计为多组提升因子中的每个提升因子生成各偏移量表，以便可以用多组提升因子中的每一组提升因子来代表不同提升因子的所有偏移系数。
一方面，一种设备可包括能够生成QC-LDPC码并使用QC-LDPC码对数据进行编码的处理器。在生成QC-LDPC码时，处理器能够执行以下操作：(1)定义多组提升因子；(2)为多组提升因子中的每个提升因子生成各偏移量表；以及(3)使用基础矩阵和偏移系数表生成QC-LDPC码。
值得注意的是，虽然本发明提出的方案和各种示例是在5G NR无线通信的背景下提供的，但是本发明提出的构思、方案及其任何变形形式或衍生形式可以在其他适宜实施且符合相关协议、标准和规范的通信中实施。因此，本发明提出的方案的范围不限于本发明所提供的描述。
附图说明
包含的附图用来提供对本发明的进一步理解，而且并入并构成本发明的一部分。附图说明了本发明的实施方式，并且与说明书一起用于解释本发明的原理。请注意，附图不一定是按比例的，因为为了清楚地说明本发明的构思，一些组件显示的尺寸可能与实际实施方式中的尺寸不成比例。
图1是根据本发明实施方式的示范性QC-LDPC码生成示意图。
图2是根据本发明实施方式的示范性提升因子表。
图3是根据本发明实施方式的示范性偏移系数表。
图4是根据本发明实施方式的示范性通信系统的框图。
图5是根据本发明实施方式的示范性进程的流程图。
图6是根据本发明实施方式的示范性进程的流程图。
具体实施方式
本发明公开了所要求保护主题的详细实施例和实施方式。然而应该理解，本发明公开的实施例和实施方式仅仅是对要求保护的主题的说明，要求保护的主题可以以各种形式实施。本发明可以以许多不同的形式来实施，并且不应该被解释为限于本发明所描述的示范性实施例和实施方式。相反，提供这些示范性实施例和实施方式，使得对本发明的描述是彻底的和完整的，并且可以把本发明的范围充分传达给本领域的技术人员。在下面的描述中，公知的特征和技术细节可能被省略，以避免不必要地模糊本发明的实施例和实施方式。
概述
图1是根据本发明实施方式的示范性QC-LDPC码生成100示意图。图2是根据本发明实施方式的示范性提升因子表200。图3是根据本发明实施方式的示范性偏移系数表300。以下描述是参考图1～图3进行的。
在本发明提出的构思和方案下，QC-LDPC码的奇偶校验矩阵可由基础矩阵和偏移系数表构成，并且提升因子可以是奇偶校验矩阵中子矩阵的尺寸。具体地，所提出的QC-LDPC码的有效提升因子可包括给定数目组的提升因子(例如，八组)，其中每组提升因子可定义为ai×2j，其中，对于八组提升因子来说，i＝0～7。图2所示的表200是八组提升因子的示例，这仅用于说明的目的，并非用于限制本发明。
在本发明提出的构思和方案下，八组提升因子(Z)中的每一组提升因子可以定义为：其中：若J＝7，a＝2～3，若J＝6，a＝5，若J＝5，a＝7～11，以及若J＝4,a＝13～15。对于多组提升因子中的每个提升因子来说，可以生成各偏移量表。图3中的表300示出了Z＝5x2j的组的偏移系数表，这仅用于说明的目的，并非用于限制本发明。在为多组提升因子中的每个提升因子生成各偏移量表时，生成的各偏移量表可包含偏移系数，其中偏移系数与各组提升因子中的最大提升因子相对应。特别地，与八组提升因子对应的偏移量可用八个偏移系数表来代表，其中八个偏移系数表与{208,224,240,256,288,320,352,384}的偏移系数相对应。此外，在为多组提升因子中的每个提升因子生成相应的偏移量表时，可使用嵌套设计来生成每个偏移量表，以代表八组提升因子中每组提升因子内的不同提升因子的所有偏移系数。例如，对于在内给定的一个提升因子Z＝a×2j来说，可以通过PZ m,n＝pm,n mod Z来获得对应的偏移系数。其中pm,n可以表示a×2J的偏移系数表中的第(m，n)个元素的偏移系数，J可以表示最大有效值。此外，对于小于a×2J的每个提升因子来说，可通过对Z执行取模运算(例如，V％Z)来获得对应的偏移量。
示例性实施方式
图4示出了根据本发明实施方式的示范性通信系统400。通信系统可包括第一设备405和第二设备450，其中第一设备405和第二设备450可经由通信链路440与彼此通信。通信链路440在一些实施方式中可以是无线链路，在另一些实施方式中也可以是有线链路。第一设备405和第二设备450可作为通信装置来执行各种功能，以实施本发明中描述的有关NRLDPC码的偏移系数和提升因子设计的构思、方案、技术、进程和方法，包括与图1至图3以及下面将描述的进程500和600中的一些或全部有关的描述。更具体地，第一设备405和第二设备450可实施本发明提出的用于NRLDPC码的偏移系数和提升因子设计的构思和方案的各个方面。
第一设备405和第二设备450可以是电子设备的一部分，其中电子设备可以是通信装置、计算设备、便携式或移动设备或可穿戴设备。例如，第一设备405可在Wi-Fi接入点、智能手机、智能手表、智能手环、智能项链、个人数字助理或计算装置中实施，其中计算装置可以包括平板电脑、手提电脑、笔记本电脑、台式电脑或服务器。同样，第二设备450可在Wi-Fi移动客户端或移动站、智能手机、智能手表、智能手环、智能项链、个人数字助理或计算装置中实施，其中计算装置可以包括平板电脑、手提电脑、笔记本电脑、台式电脑或服务器。或者，第一设备405和第二设备450可以以一个或多个集成电路(integrated-circuit，IC)芯片的形式来实现，例如但并不限于一个或多个单核处理器、一个或多个多核处理器或者一个或多个复杂指令集计算(complex-instruction-set-computing，CISC)处理器。
第一设备405和第二设备450可分别包括图4示出的组件中的至少一部分。例如，第一设备405至少可包括处理器410，第二设备450至少可包括处理器460。另外，第一设备405可包括存储器420和/或收发器430，其中收发器430用于无线传送和接收数据(比如遵照一个或多个3GPP标准、协议、规范和/或任何适用的无线协议和标准)。存储器420和收发器430可以与处理器410进行通信并且与处理器410可操作地耦接。与第一设备405类似，第二设备450可包括存储器470和/或收发器480,其中收发器480用于无线传送和接收数据(比如遵照IEEE 802.11规范和/或任何适用的无线协议和标准)。存储器470和收发器480可与处理器460进行通信并且与处理器460可操作地联接。第一设备405和第二设备450还可以进一步包括其他组件(例如，电力系统、显示装置和用户界面装置)，这些组件与本发明提出的方案无关，因此为简单和简洁起见，上述组件既没有在图4中示出，也没有在文中进行描述。
收发器430可以在单个频带或多个频带中进行无线通信。收发器430可包括能够无线传送数据的传送器432和能够无线接收数据的接收器434。类似地，收发器480可以在单个频带或多个频带中进行无线通信。收发器480可包括能够无线传送数据的传送器482和能够无线接收数据的接收器484。
存储器420和存储器470可以是用于存储一组或多组代码、程序和/或指令和/或数据的存储装置。在图4示出的示例中，存储器420中存储一组或多组处理器可执行的指令422和数据424，存储器470中存储一组或多组处理器可执行的指令472和数据474。存储器420和存储器470可由任何合适的技术来实现，并且可包括易失性存储器(volatile memory)和/或非易失性存储器(non-volatile memory)。例如，存储器420和存储器470可以包括一种随机存取存储器(random access memory，RAM)，比如动态RAM(dynamic RAM，DRAM)、静态RAM(static RAM，SRAM)、晶闸管RAM(thyristor RAM，T-RAM)和/或零电容器RAM(zero-capacitor RAM，Z-RAM)。或者或另外，存储器520可包括一种只读存储器(read-onlymemory，ROM)，比如掩模ROM、可编程ROM(programmable ROM，PROM)、可擦除可编程ROM(erasable programmable ROM，EPROM)和/或电可擦除可编程ROM(electrically erasableprogrammable ROM，EEPROM)。或者或另外，存储器420和存储器470可包括一种非易失性随机存取存储器(non-volatile random-access memory，NVRAM)，比如闪存存储器、固态存储器、铁电RAM(ferroelectric RAM，FeRAM)、磁阻RAM(magnetoresistive RAM，MRAM)和/或相变存储器。
一方面，处理器410和处理器460可以以一个或多个单核处理器、一个或多个多核处理器或者一个或多个CISC处理器的形式来实施。也就是说，尽管在本发明中使用词汇“处理器”来表示处理器410和处理器460，但是根据本发明，处理器410和处理器460可在一些实施方式中包括多个处理器，而在其他实施方式中包括单个处理器。另一方面，处理器410和处理器460可以以具有电子组件的硬件(和固件，可选)的形式来实施，其中电子组件包括但不限于一个或多个晶体管、一个或多个二极管、一个或多个电容器、一个或多个电阻器、一个或多个电感器、一个或多个忆阻器和/或一个或多个变容器，上述电子组件可经过配置和布置来实现符合本发明的特定目的。换句话讲，在至少一些实施方式中，处理器410和处理器460可以是经过专门设计、布置和配置来执行特定任务的专用机器，其中特定任务包括根据本发明各种实施方式的具有偏移系数和提升因子设计的QC-LDPC编码。
处理器410作为专用机器，可以包括非通用和专门设计的硬件电路，这些电路被设计、布置和配置来执行特定任务，其中特定任务与根据本发明各种实施方式的具有偏移系数和提升因子设计的QC-LDPC编码有关。一方面，处理器410可执行存储在存储器420中的一组或多组代码、程序和/或指令422以执行各种操作，使根据本发明的各种实施方式进行具有偏移系数和提升因子设计的QC-LDPC编码。另一方面，处理器410可包括编码器412和解码器414，编码器412和解码器414一起执行特定任务和功能，使根据本发明的各种实施方式进行具有偏移系数和提升因子设计的QC-LDPC编码。例如，编码器412可以用来根据本发明的各种构思和方案对数据进行编码。类似地，解码器414可以用来根据本发明的各种构思和方案对数据进行解码。
处理器460作为专用机器，可以包括非通用和专门设计的硬件电路，这些电路被设计、布置和配置来执行特定任务，其中特定任务与根据本发明各种实施方式的具有偏移系数和提升因子设计的QC-LDPC编码有关。一方面，处理器460可执行存储在存储器470中的一组或多组代码、程序和/或指令472以执行各种操作，使根据本发明的各种实施方式进行省电操作。另一方面，处理器460可包括编码器462和解码器464，编码器462和解码器464执行特定任务和功能，使根据本发明的各种实施方式进行具有偏移系数和提升因子设计的QC-LDPC编码。例如，编码器462可以用来根据本发明的各种构思和方案对数据进行编码。同样，解码器464可以用来根据本发明的各种构思和方案对数据进行解码。
第一设备405和第二设备450可用于实施下述的进程500和600。因此，为了避免冗余且为简洁起见，以下在进程500和600的背景下对第一设备405和第二设备450以及处理器410和处理器460的操作进行描述。值得注意的是，虽然下面的描述是在第一设备405的背景下提供的，但是下面的描述也适用于第二设备450。
图5示出了根据本发明实施方式的示范性进程500。进程500可以代表实施本发明提出的构思和方案的一方面，比如与图1至图3中的一些或全部有关的描述。更具体地，进程500可代表本发明提出的与用于NR LDPC码的偏移系数和提升因子设计有关的构思和方案的一方面。进程500可包括如方框510、520和530中的一个或多个以及子框512、514和516所示的一个或多个操作、动作或功能。虽然示例为分立方框，但是根据需要的实施方式，进程500的各个方框可划分成附加方框，组合成更少的方框或者被消除。而且，进程500的方框/子框可按照图5示出的顺序执行，或者选择以不同的顺序执行。进程500可由通信系统400及其任何变形形式来实施。例如，进程500可在第一设备405和/或第二设备450中实施，或者由第一设备405和/或第二设备450实施。下面以第一设备405为背景对进程500进行描述，这仅用于说明的目的，并非用于限制本发明。进程500可从方框510开始。
在510中，进程500可涉及第一设备405的处理器410生成QC-LDPC码。在生成QC-LDPC码时，如以下将进行描述的子框512、514和516所示，进程500可涉及处理器410执行多个操作。进程500可从510进行到520。
在520中，进程500可涉及处理器410使用QC-LDPC码对数据进行编码。进程500可从520进行到530。
在530中，进程500可涉及处理器410通过收发器430传送经过编码的数据(例如，向设备450的收发器480)。
在512中，进程500可涉及处理器410定义多组提升因子。进程500可从512进行到514。
在514中，进程500可涉及处理器410为多组提升因子中的每个提升因子生成各偏移量表。进程500可从514进行到516。
在516中，进程500可涉及处理器410使用基础矩阵和偏移系数表来生成QC-LDPC码。
在一些实施方式中，多组提升因子可包括八组提升因子。
在一些实施方式中，在定义多组提升因子时，进程500可涉及处理器410按如下方式定义八组提升因子(Z)中的每一组： 其中：若J＝7，a＝2～3，若J＝6，a＝5，若J＝5，a＝7～11以及若J＝4,a＝13～15。
在一些实施方式中，在为多组提升因子中的每个提升因子生成各偏移量表时，进程500可涉及处理器410生成包含偏移系数的各偏移量表，其中偏移系数与各组提升因子中的最大提升因子相对应。
在一些实施方式中，与八组提升因子对应的偏移量可以用八个偏移系数表来代表，其中八个偏移系数可以与{208,224,240,256,288,320,352,384}的偏移系数相对应。
在一些实施方式中，在为多组提升因子中的每个提升因子生成各偏移量表时，进程500可涉及使用嵌套设计来生成每个偏移量表，以代表八组提升因子中每组提升因子内的不同提升因子的所有偏移系数。
在一些实施方式中，对于在内给定的提升因子Z＝a×2j，可通过PZ m,n＝pm,n modZ来获得对应的偏移系数，其中pm,n可表示a×2J的偏移系数表中的第(m，n)个元素的偏移系数。
在一些实施方式中，对于小于a×2J的每一个提升因子，可通过对Z执行取模运算来获得对应的偏移量，其中J表示最大有效值。
图6示出了根据本发明实施方式的示范性进程600。进程600可代表实施本发明提出的构思和方案的一方面，比如与图1至图3中的一些或全部有关的描述。更具体地，进程600可代表本发明提出的用于NR LDPC码的偏移系数和提升因子设计的构思和方案的一方面。进程600可包括如方框610、620和630中的一个或多个以及子框612、614、616和618所示的一个或多个操作、动作或功能。虽然示例为分立方框，但是根据需要的实施方式，进程600的各个方框可划分成附加框，组合成更少的方框或者被消除。而且，进程600的方框/子框可按照图6示出的顺序执行，或者选择以不同的顺序执行。进程600可由通信系统400及其任何变形形式来实施。例如，进程600可在第一设备405和/或第二设备450中实施，或者由第一设备405和/或第二设备450实施。下面以第一设备405为背景对进程600进行描述，这仅用于说明的目的，并非用于限制本发明。进程600可从方框610开始。
在610中，进程600可涉及第一设备405的处理器410生成QC-LDPC码。在生成QC-LDPC码时，如以下将进行描述的子框612、614和616所示，进程600可涉及处理器410执行多个操作。进程600可从610进行到620。
在620中，进程600可涉及处理器410使用QC-LDPC码对数据进行编码。
在630中，进程600可涉及处理器410通过收发器430传送经过编码的数据(例如，向设备450的收发器480)。
在612中，进程600可涉及处理器410定义多组提升因子。进程600可从612进行到614。
在614中，进程600可涉及处理器410为多组提升因子中的每个提升因子生成各偏移量表。在为多组提升因子中的每个提升因子生成各偏移量表时，进程600可涉及处理器410执行如下述子框618所代表的操作。进程600可从614进行到616。
在616中，进程600可涉及处理器410使用基础矩阵和偏移系数表生成QC-LDPC码。
在618中，进程600可涉及处理器410使用具有取模运算的嵌套设计为多组提升因子中的每个提升因子生成各偏移量表，以用多组提升因子中的每一组提升因子来代表不同提升因子的所有偏移系数。
在一些实施方式中，多组提升因子可包括八组提升因子。
在一些实施方式中，在定义多组提升因子时，进程600可涉及处理器405按如下方式定义八组提升因子(Z)中的每一组： 其中：对于J＝7，a＝2～3，对于J＝6，a＝5，对于J＝5，a＝7～11并且对于J＝4,a＝13～15。
在一些实施方式中，各表可包含各组提升因子内的最大提升因子的偏移系数。而且，与八组提升因子对应的偏移量可用八个偏移系数表来代表，其中八个偏移系数表与{208,224,240,256,288,320,352,384}的偏移系数相对应。
附加注释
本发明所描述的主题有时说明了不同的组件包含于或连接至不同的其他组件。需要理解的是，这样描述的架构仅仅是示例性的，也可以采用实现相同功能的其它架构。从概念上讲，实现相同功能的任何组件的布置被有效地“关联”起来，以实现期望的功能。因此，无论架构或中间组件如何，任何两个在此被组合以实现特定功能的组件可以视为彼此“关联”，以实现期望的功能。同样，任何两个如此关联的组件也可以被视为彼此“可操作地连接”或“可操作地耦接”以实现期望的功能，并且任何两个能够如此关联的组件也可以被视为彼此“可操作可耦接地”以实现期望的功能。可操作可耦接的具体示例包括但不限于物理上可匹配的和/或物理上交互的组件和/或无线可交互的和/或无线交互的组件和/或逻辑交互的和/或逻辑可交互的组件。
关于本发明中基本上任何复数和/或单数术语的使用，本领域技术人员能够根据上下文和/或应用，适当地将复数变换为单数和/或将单数变换为复数。为了清楚起见，本发明中明确地阐述了各种单数/复数的置换。
而且本领域技术人员应理解，本发明所使用的术语，尤其是随附权利要求(例如，随附权利要求的主体)中所使用的术语，通常意在为“开放式”术语(例如，术语“包括”应当解释为“包括但不限于”，术语“具有”应解释为“至少具有”，术语“包含”应解释为“包含但不限于”，等等)。本领域技术人员还应理解，如果意图表达引导性权利要求记述项的具体数量，该意图将明确地记述在权利要求中，而在不存在这种记述的情况下，不存在这样的意图。例如，为辅助理解，随附权利要求可能包含了引导性短语“至少一个”和“一个或多个”的使用以引导权利要求记述项。然而，这种短语的使用不应解释为暗指不定冠词“一”或“一个”引导权利要求记述项将包含该所引导的权利要求记述项的任何特定权利要求局限于仅包含一个该记述项的实施例，即使当同一权利要求包括了引导性短语“一个或多个”或“至少一个”以及诸如不定冠词“一”或“一个”时(例如，“一”和/或“一个”应当解释为表示“至少一个”或“一个或多个)；这同样适用于引导权利要求记述项的定冠词的使用。另外，即使明确地记述了被引导的权利要求记述项的具体数量，本领域技术人员应理解这些记述项应当解释为至少表示所记述的数量(例如，没有其它修饰语的记述“两个记述项”表示至少两个记述项或两个以上的记述项)。此外，在使用类似于“A、B和C等中的至少一个”的惯用法的那些实例中，通常这样的构造旨在表达本领域技术人员理解该惯用法的含义(例如，“具有A、B和C中的至少一个的系统”将包括但不限于仅具有A、仅具有B、仅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系统)。在使用类似于“A、B或C等中的至少一个”的惯用法的那些实例中，通常这样的构造旨在表达本领域技术人员理解该惯用法的含义(例如，“具有A、B或C中的至少一个的系统”将包括但不限于仅具有A、仅具有B、仅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系统)。本领域技术人员还应进一步理解，无论是在说明书、权利要求或附图中，呈现两个以上可选项的几乎任何转折词和/或短语都应理解为包括一项、任一项或两项的可能性。例如，术语“A或B”应理解为包括“A”或“B”或“A和B”的可能性。
通过前面的论述，应理解到本发明已经为了示例的目的描述了本发明的各实施方式，并且可以在不偏离本发明的范围和精髓的情况下进行各种改进。因此，本发明所公开的各个实施方式不意在限制本发明，真正的保护范围和精髓是通过随附的权利要求表示的。

Claims (20)

1.一种方法，包括：
由设备的处理器生成准循环低密度奇偶校验码；以及
所述处理器使用所述准循环低密度奇偶校验码对数据进行编码，
其中，所述准循环低密度奇偶校验码的生成包括：
定义多组提升因子；为所述多组提升因子中的每个提升因子生成各偏移量表；以及使用基础矩阵和偏移系数表来生成所述准循环低密度奇偶校验码。
2.如权利要求1所述的方法，其特征在于，所述多组提升因子包括八组提升因子。
3.如权利要求2所述的方法，其特征在于，定义所述多组提升因子包括将所述八组提升因子Z中的每组提升因子定义为：
其中：
J＝7，a＝2～3，
J＝6，a＝5，
J＝5，a＝7～11，以及
J＝4，a＝13～15。
4.如权利要求3所述的方法，其特征在于，为所述多组提升因子中的每个提升因子生成所述各偏移量表包括生成包含偏移系数的所述各偏移量表，其中所述偏移系数与各组提升因子中的最大提升因子相对应。
5.如权利要求4所述的方法，其特征在于，与所述八组提升因子对应的偏移量用八个偏移系数表来代表，其中所述八个偏移系数表与{208,224,240,256,288,320,352,384}的偏移系数相对应。
6.如权利要求4所述的方法，其特征在于，为所述多组提升因子中的每个提升因子生成所述各偏移量表包括使用嵌套设计来生成每个所述偏移量表，以代表所述八组提升因子中每组提升因子内的不同提升因子的所有偏移系数。
7.如权利要求6所述的方法，其特征在于，对于在内给定的提升因子Z＝a×2j来说，通过下式来获得对应的偏移系数：
Pzm,n＝pm,nmod Z，
其中，pm,n表示a×2J的偏移系数表中的第(m，n)个元素的偏移系数。
8.如权利要求6所述的方法，其特征在于，对于小于a×2J的每个提升因子来说，通过对Z执行取模运算来获得对应的偏移量，其中，J表示最大有效值。
9.一种方法，包括：
由设备的处理器生成准循环低密度奇偶校验码；以及
所述处理器使用所述准循环低密度奇偶校验码对数据进行编码，
其中，所述准循环低密度奇偶校验码的生成包括：
定义多组提升因子；为所述多组提升因子中的每个提升因子生成各偏移量表；以及使用基础矩阵和偏移系数表来生成所述准循环低密度奇偶校验码，
其中，为所述多组提升因子中的每个提升因子生成所述各偏移量表包括使用具有取模运算的嵌套设计为所述多组提升因子中的每个提升因子生成所述各偏移量表，以用所述多组提升因子中的每组提升因子来代表不同提升因子的所有偏移系数。
10.如权利要求9所述的方法，其特征在于，所述多组提升因子包括八组提升因子。
11.如权利要求10所述的方法，其特征在于，定义所述多组提升因子包括将所述八组提升因子Z中的每组提升因子定义为：
其中：
J＝7，a＝2～3，
J＝6，a＝5，
J＝5，a＝7～11，以及
J＝4，a＝13～15。
12.如权利要求10所述的方法，其特征在于，所述各表包含各组提升因子内的最大提升因子的偏移系数，其中，与所述八组提升因子对应的偏移量用八个偏移系数表来代表，所述八个偏移系数表与{208,224,240,256,288,320,352,384}的偏移系数相对应。
13.一种设备，包括：
处理器，能够生成准循环低密度奇偶校验码并使用所述准循环低密度奇偶校验码对数据进行编码，
其中，在生成所述准循环低密度奇偶校验码时，所述处理器执行以下操作，包括：
定义多组提升因子；为所述多组提升因子中的每个提升因子生成各偏移量表；以及使用基础矩阵和偏移系数表来生成所述准循环低密度奇偶校验码。
14.如权利要求13所述的设备，其特征在于，所述多组提升因子包括八组提升因子。
15.如权利要求14所述的设备，其特征在于，在定义所述多组提升因子时，所述处理器将所述八组提升因子Z中的每组提升因子定义为：
其中：
J＝7，a＝2～3，
J＝6，a＝5，
J＝5，a＝7～11，以及
J＝4，a＝13～15。
16.如权利要求15所述的设备，其特征在于，在为所述多组提升因子中的每个提升因子生成所述各偏移量表时，所述处理器生成包含偏移系数的所述各偏移量表，其中所述偏移系数与所述各组提升因子中的最大提升因子相对应。
17.如权利要求16所述的设备，其特征在于，与所述八组提升因子对应的偏移量用八个偏移系数表来代表，所述八个偏移系数表与{208,224,240,256,288,320,352,384}的偏移系数相对应。
18.如权利要求16所述的设备，其特征在于，在为所述多组提升因子中的每个提升因子生成所述各偏移量表时，所述处理器使用嵌套设计来生成每个所述偏移量表，以代表所述八组提升因子中每组提升因子内的不同提升因子的所有偏移系数。
19.如权利要求18所述的设备，其特征在于，对于在内给定的提升因子Z＝a×2j，通过下式来获得对应的偏移系数：
Pzm,n＝pm,nmod Z，
其中，pm,n表示a×2J的偏移系数表中的第(m，n)个元素的偏移系数。
20.如权利要求18所述的设备，其特征在于，对于小于a×2J的每个提升因子来说，通过对Z执行取模运算来获得对应的偏移量，其中J表示最大有效值。
CN201880006223.5A 2017-01-09 2018-01-09 低密度奇偶校验码的偏移系数和提升因子设计方法 Active CN110192346B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762443852P 2017-01-09 2017-01-09
US62/443,852 2017-01-09
US201762449677P 2017-01-24 2017-01-24
US62/449,677 2017-01-24
US15/594,239 US10164659B2 (en) 2016-05-12 2017-05-12 QC-LDPC coding methods and apparatus
US15/594,239 2017-05-12
PCT/CN2018/071868 WO2018127196A1 (en) 2017-01-09 2018-01-09 Shift coefficient and lifting factor design for nr ldpc code

Publications (2)

Publication Number Publication Date
CN110192346A true CN110192346A (zh) 2019-08-30
CN110192346B CN110192346B (zh) 2023-06-09

Family

ID=62789321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880006223.5A Active CN110192346B (zh) 2017-01-09 2018-01-09 低密度奇偶校验码的偏移系数和提升因子设计方法

Country Status (4)

Country Link
EP (1) EP3549264A4 (zh)
CN (1) CN110192346B (zh)
TW (1) TWI652907B (zh)
WO (1) WO2018127196A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113131949A (zh) * 2021-03-11 2021-07-16 苏州华兴源创科技股份有限公司 数据预处理方法、装置、电子设备及计算机可读存储介质

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10877729B2 (en) 2019-01-31 2020-12-29 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Reconfigurable segmented scalable shifter
CN109952729B (zh) * 2019-01-31 2021-12-03 香港应用科技研究院有限公司 并行ldpc解码器
WO2020155146A1 (en) * 2019-01-31 2020-08-06 Hong Kong Applied Science and Technology Research Institute Company Limited Parallel ldpc decoder
US10826529B2 (en) 2019-01-31 2020-11-03 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Parallel LDPC decoder
US11575390B2 (en) 2021-07-02 2023-02-07 Hong Kong Applied Science and Technology Research Insitute Co., Ltd. Low-latency segmented quasi-cyclic low-density parity-check (QC-LDPC) decoder

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005334A (zh) * 2007-01-12 2007-07-25 中兴通讯股份有限公司 一种低密度奇偶校验码的混合自动请求重传包生成方法
CN101141133A (zh) * 2007-10-23 2008-03-12 北京邮电大学 一种结构化低密度校验码的编码方法
CN101771421A (zh) * 2010-03-11 2010-07-07 复旦大学 基于tdmp的超高速低功耗qc-ldpc码解码器
CN103391104A (zh) * 2012-05-10 2013-11-13 中兴通讯股份有限公司 低密度奇偶校验码ldpc编码处理方法及装置
CN104868925A (zh) * 2014-02-21 2015-08-26 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
CN105471547A (zh) * 2014-09-30 2016-04-06 美国博通公司 通信设备及通过其执行的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8433972B2 (en) * 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005334A (zh) * 2007-01-12 2007-07-25 中兴通讯股份有限公司 一种低密度奇偶校验码的混合自动请求重传包生成方法
CN101141133A (zh) * 2007-10-23 2008-03-12 北京邮电大学 一种结构化低密度校验码的编码方法
CN101771421A (zh) * 2010-03-11 2010-07-07 复旦大学 基于tdmp的超高速低功耗qc-ldpc码解码器
CN103391104A (zh) * 2012-05-10 2013-11-13 中兴通讯股份有限公司 低密度奇偶校验码ldpc编码处理方法及装置
CN104868925A (zh) * 2014-02-21 2015-08-26 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
CN105471547A (zh) * 2014-09-30 2016-04-06 美国博通公司 通信设备及通过其执行的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ERICSSON: "LDPC code design for NR", 《HTTP://WWW.3GPP.ORG/FTP/TSG_RAN/WG1_RL1》 *
HUAWEI: "Multiplexing and channel coding", 《HTTP://WWW.3GPP.ORG/FTP/TSG_RAN/WG1_RL1》 *
LAN/MAN STANDARDS COMMITTEE: "Air Interface for Broadband Wireless Access Systems", 《IEEE STANDARD FOR LOCAL AND METROPOLITAN AREA NETWORKS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113131949A (zh) * 2021-03-11 2021-07-16 苏州华兴源创科技股份有限公司 数据预处理方法、装置、电子设备及计算机可读存储介质

Also Published As

Publication number Publication date
TWI652907B (zh) 2019-03-01
WO2018127196A1 (en) 2018-07-12
CN110192346B (zh) 2023-06-09
TW201832477A (zh) 2018-09-01
EP3549264A4 (en) 2020-01-22
EP3549264A1 (en) 2019-10-09

Similar Documents

Publication Publication Date Title
CN110192346A (zh) 用于新无线电低密度奇偶校验码的偏移系数和提升因子设计
US10164659B2 (en) QC-LDPC coding methods and apparatus
CN110113132B (zh) 一种编译码方法和终端
CN109716688A (zh) 用于有效码块扩展的组合编码设计
US10581457B2 (en) Shift coefficient and lifting factor design for NR LDPC code
CN108234081B (zh) 编码方法及装置
CN109328443A (zh) 具有较短处理延迟和较佳解码器吞吐量效率的使用qc-ldpc码码本的无线通信
CN108988869A (zh) 一种确定校验矩阵的方法及装置、计算机存储介质
US11025277B2 (en) Data processing method, data processing apparatus, and communications device
CN110192349B (zh) 用于基于向量的ldpc基础矩阵的使用和生成的方法和装置
US20190372600A1 (en) Location Of Interleaver With LDPC Code
CN114499758B (zh) 信道编码方法、装置、设备和计算机可读存储介质
CN108628698A (zh) 计算crc编码的方法和装置
WO2019029748A1 (zh) 极化码编码的方法和装置
CN115085740A (zh) 一种编码和译码方法及装置
CN111699643B (zh) 一种极化码译码方法及装置
CN107592958B (zh) 不同码长下使用一个多比率指数表和一个扩展因子的多比率的ldpc编码和解码
CN109644069A (zh) 具有交错功能的nr ldpc
CN111865487B (zh) 一种编码方法及通信设备
CN109150191A (zh) 信息处理的方法、装置和通信设备
US20230387939A1 (en) Encoding and decoding method and related apparatus
CN115913453A (zh) 通信方法及装置
CN110291721A (zh) 在移动通信中用于小码块尺寸的qc-ldpc码的移位系数表设计
TW202408185A (zh) 用於下一代ｗｌａｎ的ｂｃｃ低編碼率設計
CN114982162A (zh) 通信方法和通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant