CN105471547A - 通信设备及通过其执行的方法 - Google Patents

通信设备及通过其执行的方法 Download PDF

Info

Publication number
CN105471547A
CN105471547A CN201510642860.XA CN201510642860A CN105471547A CN 105471547 A CN105471547 A CN 105471547A CN 201510642860 A CN201510642860 A CN 201510642860A CN 105471547 A CN105471547 A CN 105471547A
Authority
CN
China
Prior art keywords
submatrix
matrix
sideline
ldpc
basic original
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510642860.XA
Other languages
English (en)
Other versions
CN105471547B (zh
Inventor
苏达尔桑·瓦西斯塔·斯里尼瓦桑·兰加纳坦
沈八中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/850,539 external-priority patent/US9692451B2/en
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN105471547A publication Critical patent/CN105471547A/zh
Application granted granted Critical
Publication of CN105471547B publication Critical patent/CN105471547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1174—Parity-check or generator matrices built from sub-matrices representing known block codes such as, e.g. Hamming codes, e.g. generalized LDPC codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6513—Support of multiple code types, e.g. unified decoder for LDPC and turbo codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

提供一种通信设备及通过其执行的方法。通信设备(可替换地，设备)包括：处理器，被配置为支持与其他通信设备的通信并且生成和处理这样的通信的信号。在一些实例中，设备包括连同其它可能的电路、组件、元件等一起的通信接口和处理器以支持与其他通信设备的通信并且生成和处理这样的通信的信号。设备接收非二进制的低密度奇偶校验(NB-LDPC)编码信号。然后设备使用NB-LDPC矩阵解码NB-LDPC编码信号以生成其中编码的信息位的估计。NB-LDPC矩阵的特征在于基础原始矩阵，该基础原始矩阵具有表示子矩阵的元素，并且该元素选自包括符号的有限伽罗瓦域。在另一个实例中，设备使用生成矩阵编码其他信息位以生成另一个NB-LDPC编码信号并且然后发送这个其他NB-LDPC编码信号。

Description

通信设备及通过其执行的方法
优先权专利申请
本发明专利申请要求于2014年9月30日提交的题为"Non-binaryLDPCcodesforwirelessandwiredcommunications"的美国临时申请No.62/057，438；以及于2015年9月4日提交的题为“Non-binarylowdensityparitycheck(NB-LDPC)codesforcommunicationsystems”的美国临时申请No.62/214，692的优先权，为了所有目的其两者的全部内容在此通过引用结合在本文中并且构成本美国实用专利申请的部分。
技术领域
本公开总体涉及通信系统；并且，更具体地，涉及在这样的通信系统以内的编码和解码的错误校验和纠正(ECC)编码和/或前向错误纠正(FEC)编码。
背景技术
数据通信系统已连续连续发展多年。这样的通信系统以内的主要目标是使信息在设备之间成功传输。令人遗憾地，许多东西会有害地影响这样的系统以内传输的信号，导致通信的劣化乃至通信的完全失效。不利影响的实例包括会由各种来源所引起干扰和噪声，所述多个来源包括其他通信、低质量链路、劣化或者被破坏的接口和连接器等。
一些通信系统使用前向错误纠正(FEC)编码和/或错误校验和纠正(ECC)编码增加可以在设备之间传输的信息的可靠性和信息量。当传输期间信号发生一个或多个错误时，接收器设备可以采用FEC或者ECC编码来试图纠正那些一个或多个错误。
这个开发的区域中的连续和主要指示已经是尝试不断降低在通信系统以内实现给定的误码率(BER)或者误符号率(SER)的信号噪声比(SNR)。香农极限是对于给定的调制和编码率的信道容量的理论上的约束。理想的目标已经是试图在通信信道中达到香农的信道容量限制。香农的限制可以被视为通信信道中使用的每单位带宽的最大数据速率(即，频谱效率)，具有特定的SNR，其中通过具有任意低的BER或者SER的通信信道的传输是可实现的。传统和现有技术不足以提供最优的通信系统性能并且留下了许多改进的余地。
发明内容
根据本发明的一个方面，提供一种通信设备，包括：处理器，被配置为：接收非二进制的低密度奇偶校验NB-LDPC编码信号；并且使用NB-LDPC矩阵解码所述NB-LDPC编码信号以生成所述NB-LDPC编码信号中的编码信息位的估计，其中所述NB-LDPC矩阵的特征在于基础原始矩阵，所述基础原始矩阵具有表示多个子矩阵的多个元素，其中所述多个元素选自包括2位符号的有限伽罗瓦域，其中多个边线基于所述NB-LDPC矩阵指定多个校验节点和多个可变节点之间的连接性，并且所述多个边线的边线子集的每个边线具有共同的权重，其中所述多个边线对应于基于非零值2位符号的所述多个子矩阵的子矩阵。
优选地，所述基础原始矩阵内的零值2位符号表示所述多个子矩阵内的全零值子矩阵；所述基础原始矩阵内的第一零值2位符号表示所述多个子矩阵的第一子矩阵，即循环置换子矩阵；所述基础原始矩阵内的第二零值2位符号表示所述多个子矩阵的第二子矩阵，即两个循环置换子矩阵的第一总和；并且所述基础原始矩阵内的第三零值2位符号表示所述多个子矩阵的第三子矩阵，即三个循环置换子矩阵的第二总和。
优选地，对应于第一子矩阵的所述多个边线的第一边线子集的每个边线具有第一共同权重，其中所述第一子矩阵是基于第一非零值2位符号的所述多个子矩阵的第一子矩阵；并且对应于第二子矩阵的所述多个边线的第二边线子集的每个边线具有不同于所述第一共同权重的第二共同权重，其中所述第二子矩阵是基于第二非零值2位符号的所述多个子矩阵的第二子矩阵。
优选地，所述处理器进一步被配置为：执行所述基础原始矩阵的第一阶段提升以生成所述多个子矩阵；并且执行所述多个子矩阵的第二阶段提升以生成NB-LDPC矩阵。
优选地，所述处理器进一步被配置为：使用第一提升因数执行所述基础原始矩阵的第一阶段提升以生成所述多个子矩阵；并且使用不同于所述第一提升因数的第二提升因数执行所述多个子矩阵的第二阶段提升以生成所述NB-LDPC矩阵，其中从所述基础原始矩阵至所述NB-LDPC矩阵的总提升因数是所述第一提升因数和所述第二提升因数的乘积。
优选地，所述处理器进一步被配置为：生成具有另外的多个元素的初步基础原始矩阵，其中所述另外的多个元素选自包括1位符号的另一个有限伽罗瓦域；并且利用选自包括2位符号的有限伽罗瓦域的多个元素，代替所述初步基础原始矩阵内的所述另外的多个元素的非零值元素以生成所述基础原始矩阵。
优选地，所述处理器进一步被配置为：使用生成矩阵编码其他信息位以生成另外的NB-LDPC编码信号，其中所述生成矩阵对应于所述NB-LDPC矩阵。
优选地，所述处理器进一步被配置为：支持卫星通信系统、无线通信系统、有线通信系统、光纤通信系统、或者移动通信系统中的至少一个以内的通信。
根据本发明的另一个方面，提供一种通信设备，包括：处理器，被配置为：接收来自另外的通信设备的第一非二进制的低密度奇偶校验NB-LDPC编码信号；使用NB-LDPC矩阵解码第一NB-LDPC编码信号以生成所述第一NB-LDPC编码信号中的编码的第一信息位的估计，其中所述NB-LDPC矩阵的特征在于基础原始矩阵，所述基础原始矩阵具有代表多个子矩阵的多个元素，其中所述多个元素选自包括2位符号的有限伽罗瓦域，其中多个边线基于所述NB-LDPC矩阵指定多个校验节点和多个可变节点之间的连接性，其中所述多个边线的第一边线子集的每个边线具有第一共同的权重，其中所述多个边线对应于基于第一非零值2位符号的所述多个子矩阵的第一子矩阵，并且其中所述多个边线的第二边线子集的每个边线具有不同于第一共同权重的第二共同权重，其中所述多个边线对应于基于第二非零值2位符号的所述多个子矩阵的第二子矩阵；并且使用生成矩阵编码第二信息位以生成第二NB-LDPC编码信号，其中所述生成矩阵对应于所述NB-LDPC矩阵；并且将所述第二NB-LDPC编码信号发送至至少一个所述另外的通信设备或者至少一个其他通信设备中。
优选地，所述基础原始矩阵内的零值2位符号表示所述多个子矩阵内的全零值子矩阵；所述基础原始矩阵内的第一零值2位符号表示所述多个子矩阵的第一子矩阵，即循环置换子矩阵；所述基础原始矩阵内的第二零值2位符号表示所述多个子矩阵的第二子矩阵，即两个循环置换子矩阵的第一总和；并且所述基础原始矩阵内的第三零值2位符号表示所述多个子矩阵的第三子矩阵，即三个循环置换子矩阵的第二总和。
优选地，所述处理器进一步被配置为：使用第一提升因数执行所述基础原始矩阵的第一阶段提升以生成所述多个子矩阵；并且使用不同于所述第一提升因数的第二提升因数执行所述多个子矩阵的第二阶段提升以生成所述NB-LDPC矩阵，其中从所述基础原始矩阵至所述NB-LDPC矩阵的总提升因数是所述第一提升因数和所述第二提升因数的乘积。
优选地，所述处理器进一步被配置为：生成具有另外的多个元素的初步基础原始矩阵，其中所述另外的多个元素选自包括1位符号的另一个有限伽罗瓦域；并且利用选自包括2位符号的有限伽罗瓦域的多个元素，代替所述初步基础原始矩阵内的所述另外的多个元素的非零值元素以生成所述基础原始矩阵。
优选地，所述处理器进一步被配置为：支持卫星通信系统、无线通信系统、有线通信系统、光纤通信系统、或者移动通信系统中的至少一个以内的通信。
根据本发明的有一个方面，提供一种通过通信设备执行的方法，所述方法包括：经由所述通信设备的通信接口接收非二进制的低密度奇偶校验NB-LDPC编码信号；并且使用NB-LDPC矩阵解码所述NB-LDPC编码信号以生成所述NB-LDPC编码信号中的编码信息位的估计，其中所述NB-LDPC矩阵的特征在于基础原始矩阵，所述基础原始矩阵具有代表多个子矩阵的多个元素，其中所述多个元素选自包括2位符号的有限伽罗瓦域，其中多个边线基于所述NB-LDPC矩阵指定多个校验节点和多个可变节点之间的连接性，并且所述多个边线的边线子集的每个边线具有共同的权重，其中其中所述多个边线对应于基于非零值2位符号的所述多个子矩阵的子矩阵。
优选地，所述基础原始矩阵内的零值2位符号表示所述多个子矩阵内的全零值子矩阵；所述基础原始矩阵内的第一零值2位符号表示所述多个子矩阵的第一子矩阵，即循环置换子矩阵；所述基础原始矩阵内的第二零值2位符号表示所述多个子矩阵的第二子矩阵，即两个循环置换子矩阵的第一总和；并且所述基础原始矩阵内的第三零值2位符号表示所述多个子矩阵的第三子矩阵，即三个循环置换子矩阵的第二总和。
优选地，对应于第一子矩阵的所述多个边线的第一边线子集的每个边线具有第一共同权重，其中所述第一子矩阵是基于第一非零值2位符号的所述多个子矩阵的第一子矩阵；并且对应于第二子矩阵的所述多个边线的第二边线子集的每个边线具有不同于所述第一共同权重的第二共同权重，其中所述第二子矩阵是对基于第二非零值2位符号的所述多个子矩阵的第二子矩阵的。
优选地，进一步包括：使用第一提升因数执行所述基础原始矩阵的第一阶段提升以生成所述多个子矩阵；并且使用不同于所述第一提升因数的第二提升因数执行所述多个子矩阵的第二阶段提升以生成所述NB-LDPC矩阵，其中从所述基础原始矩阵至所述NB-LDPC矩阵的总提升因数是所述第一提升因数和所述第二提升因数的乘积。
优选地，进一步包括：生成具有另外的多个元素的初步基础原始矩阵，其中所述另外的多个元素选自包括1位符号的另一个有限伽罗瓦域；并且利用选自包括2位符号的有限伽罗瓦域的多个元素，代替所述初步基础原始矩阵内的所述另外的多个元素的非零值元素以生成所述基础原始矩阵。
优选地，进一步包括：使用生成矩阵编码其他信息位以生成另外的NB-LDPC编码信号，其中所述生成矩阵对应于所述NB-LDPC矩阵。
优选地，进一步包括：将所述通信设备的所述通信接口操作为支持卫星通信系统、无线通信系统、有线通信系统、光纤通信系统、或者移动通信系统中的至少一个以内的通信。
附图说明
图1A是示出一个或多个通信系统的实施方式的示图。
图1B是示出在一个或多个通信系统内操作的通信设备的实例的示图。
图1C是示出在一个或多个通信系统内操作的通信设备的另一实例的示图。
图2是示出无线通信系统的实施方式的示图。
图3A是示出在一个或多个通信系统内操作的通信设备的实例的示图。
图3B是示出在一个或多个通信系统内操作的通信设备的另一实例的示图。
图3C是示出在一个或多个通信系统内操作的通信设备的另一实例的示图。
图4A示出LDPC(低密度奇偶校验)编码二分图的实例。
图4B示出LDPC编码信号的解码的实例。
图4C示出划分成子矩阵的LDPC矩阵的实例。
图5A是示出划分成左手侧矩阵和右手侧矩阵的LDPC矩阵的实例的示图。
图5B是示出LDPC矩阵的右手侧矩阵的实例的示图。
图5C是示出生成非二进制的低密度奇偶校验(NB-LDPC)矩阵的实例的示图。
图6A是示出在至少一个可变节点和至少一个校验节点之间具有多个边线的原始图(proto-graph)和相应的矩阵的实例示图。
图6B是示出生成基础原始矩阵的实例的示图。
图6C是示出生成NB-LDPC矩阵的另一实例的示图。
图7A是从子矩阵生成NB-LDPC矩阵的实例的示图。
图7B是从子矩阵生成NB-LDPC矩阵的另一实例的示图。
图8A是示出由一个或多个无线通信设备执行的方法的实施方式的示图。
图8B是示出由一个或多个无线通信设备执行的方法的另一实施方式的示图。
具体实施方式
图1A是示出一个或多个通信系统的实施方式101的示图。一个或多个网络段116为至少两个通信设备110和112(在示图中也指代特定位置中的通信设备)提供通信相互连接性(inter-connectivity)。应注意，对于通信设备的通用引用在本文中通常可以使用术语“设备”完成(例如，当指代通信设备110时的设备110或者CD110，或者当指代通信设备110和112时的设备110和112或者CD110和112；应注意，为了简便起见，CD被用于某些示图)。一般来说，任何期望数量的通信设备包括在一个或多个通信系统以内(例如，如通过通信设备114示出的)。
一个或多个网络段116以内的各种通信链路可以使用各种通信介质中任意一种实现，通信介质包括实现为无线、有线、光的、卫星、微波、和/或其任意组合的通信链路等的通信链路。另外，在有些情况下，不同类型的通信链路可以共同形成任意两个通信设备之间的连接路径。考虑一个可能的实例，设备110和112之间的通信路径可以包括一些有线通信链路段和其他光通信链路段。还应该注意，设备110-114可以是各种类型的设备，包括固定设备、移动设备、便携式设备等并且可以支持许多服务或者服务流程中的任意一个的通信，所述服务或者服务流程包括数据、电话、电视、因特网、媒体、同步等。
在实施方式的实例中，设备110包括通信接口以支持与一个或多个其他设备112-114的通信。这个通信可以是双向的/往返于一个或多个其他设备112-114或者从一个或多个其他设备112-114的单向的(或者主要单向的)。
在实施方式的另一个实例中，设备110包括通信接口和/或处理器(并且可能包括其他可能的电路、组件、元件等)以支持与其他一个或多个设备的通信并且生成和处理这样的通信的信号。通信接口和/或处理器操作为执行各种操作和功能以实现这样的通信。
在操作的实例中，诸如设备110的设备中的一个包括操作为支持与在系统以内的其它设备之中的另一个设备通信(诸如设备112)的通信接口和/或处理器。例如，处理器可操作为生成和解释传输至其他设备的和从其他设备接收的不同的信号、帧、数据包、符号等。
在操作的实例中，设备110从设备112接收非二进制的低密度奇偶校验(NB-LDPC)编码信号。然后设备110使用NB-LDPC矩阵解码NB-LDPC编码信号以生成在其中编码的信息位的估计。NB-LDPC矩阵的特征在于基础原始矩阵，其具有表示子矩阵的元素，并且元素选自包括2位符号的有限伽罗瓦域(例如，包括4个元素的伽罗瓦域)。在其他实例中，元素可以选自包括n-位符号的任何大小的有限伽罗瓦域(例如，包括2n个n-位符号的伽罗瓦域)。考虑有限域(伽罗瓦域)GF(q)，其中q＝pm并且p是质数，以及整数m>0。让α是这个域的素元。然后，伽罗瓦域可以被限定如下：GF(q)＝{0,α,…,αq-1}。在通信设备的数字实现中使用有限精确度数学(例如，使用某些位数表示编号)进行操作，那么某些计算可以使用同样通过根据伽罗瓦域计算对应于这些编号的比特组表示的值数字地执行(例如，这些比特组可以称为符号)。
NB-LDPC矩阵的特征可以在于二分图，二分图包括校验节点和可变节点，以及指定校验节点和可变节点之间的连接性的边线。在实施方式的一个实例中，边线的子集的每个边线具有共同的权重，并且其中所述子集对应于基于非零值2位符号的子矩阵的给定子矩阵。
在操作的另一个实例中，设备110使用生成矩阵以编码其他信息位从而生成另一个NB-LDPC编码信号。然后设备110将这个其他NB-LDPC编码信号传输至设备112和/或114。生成矩阵对应于所述NB-LDPC矩阵。应注意，设备110可被配置为在不同的时间或者不同的时间期间基于不同的NB-LDPC矩阵和相应的生成矩阵执行不同的NB-LDPC编码信号的解码和/或编码。例如，设备110可被配置为基于诸如根据各种通信标准、通信协议、和/或推荐标准的不同的NB-LDPC编码信号支持通信。
图1B是示出在一个或多个通信系统以内操作的通信设备110-1的实例102的示图。设备110-1包括通信接口120和处理器130。通信接口120包括发射器122和接收器124的功能模块以支持与通信系统以内的一个或多个其他设备的通信。设备110-1还可以包括存储器140以存储信息，该信息包括由设备110-1生成的一个或多个信号或者经由一个或多个通信信道从其他设备(例如，设备112)接收的这样的信息。存储器140还可以包括和存储由处理器130使用的各种操作指令，所述操作指令是关于消息和/或其他接收信号的处理以及包括本文中描述的那些的其他消息和/或其他信号的生成。存储器140还可以存储包括以下内容的信息，即：如可以由设备110-1生成的一个或多个类型的编码、一个或多个类型的符号映射、各种调制编码方案的级联等；或者经由一个或多个通信信道从其他设备接收的这样的信息。通信接口120支持往返于一个或多个其他设备(例如，CD112和/或其他通信设备)的通信。通信接口120的操作可以由处理器130引导使得处理器130经由通信接口120传输和接收信号(TX和RX)。
一般而言，通信接口120被实现为执行模拟前端(AFE)和/或物理层(PHY)发送器、接收器和/或收发器的任何这种操作。这种操作的实例可以包括以下各种操作中的任何一个或多个，包括：在频率和模拟或者连续时域之间的转换(例如，诸如通过数模转换器(DAC)和/或模数转换器(ADC)执行的操作)、包括缩放的增益调整、滤波(例如，在数字或者模拟域的任何一个中)、频率转换(例如，对诸如设备110-1的一个或多个组件运行的基带频率，进行诸如频率放大和/或频率缩小)、均衡化、预均衡化、度量生成、符号映射和/或解映射、自动增益控制(AGC)操作、和/或可以通过通信设备内的AFE和/或PHY组件执行的任何其它操作。
应注意，设备110可以被实现操作为卫星通信设备、无线通信设备、有线通信设备、光纤通信设备、或者移动通信设备中的任意一个或多个，并且在包括卫星通信系统、无线通信系统、有线通信系统、光纤通信系统、或者移动通信系统的通信系统中的任意一个或多个以内实现和/或操作。
另外，在一些实例中，应注意，处理器130、通信接口120(包括它的TX122和/或RX124)、和/或存储器140中的一个或多个可以在一个或多个“处理模块”、“处理电路”、“处理器”、和/或“处理单元”中实现。考虑一个实例，一个处理器130a可以实现为包括处理器130、通信接口120(包括它的TX122和/或RX124)、以及存储器140。考虑另一实例，两个或多个处理器可以实现为包括处理器130、通信接口120(包括它的TX122和/或RX124)、以及存储器140。在这样的实例中，这样的“处理器”或者“多个处理器”被配置为执行如本文中描述的各种操作、功能、通信等。通常，设备110以内示出的各种元件、组件等可以在任意数量的“处理模块”、“处理电路”、“处理器”、和/或“处理单元”中实现(例如，1、2、……、并且通常使用N个这样的“处理模块”、“处理电路”、“处理器”和/或“处理单元”，其中N是大于或等于1的正整数)。
图1C是示出在一个或多个通信系统以内操作的通信设备110-2的另一实例103的示图。无线通信设备110(例如，其可以是如参考图2的设备118—132中的任意一个)经由传输介质与另一无线通信设备190通信。所述无线通信设备110包括通信接口120以执行至少一个信号、符号、数据包、帧等的发送和接收(例如，使用发送器122和接收器124)(对数据包或帧的一般性引用可以可交换的使用)。
一般来说，通信接口120被实现为执行模拟前端(AFE)和/或物理层(PHY)发送器、接收器和/或收发器的任何这样的操作。这种操作的实例可以包括以下任何一个或多个各种操作，包括在频率和模拟或者连续时域之间的转换(例如，诸如通过数模转换器(DAC)和/或模数转换器(ADC)执行的操作)、包括缩放的增益调整、滤波(例如，在数字或者模拟域的任何一个中)、频率转换(例如，对诸如设备110的一个或多个组件运行的基带频率，进行诸如频率放大和/或频率缩小)、均衡化、预均衡化、度量生成、符号映射和/或解映射、自动增益控制(AGC)操作和/或可以通过无线通信设备内的AFE和/或PHY组件执行的任何其它操作。
在一些实施方式中，无线通信设备110还包括处理器130和关联存储器140以执行以下各种操作，包括：解释被发送到无线通信设备190的和/或从无线通信设备190和/或无线通信设备191接收的至少一个信号、符号、数据包、和/或帧。无线通信设备110和190(和/或191)可以根据至少一个集成电路以内的组件、模块等的任何期望的配置或组合使用至少一个集成电路来实现。另外，无线通信设备110、190和191可以各自包括一个或多个天线，用于至少一个数据包或者帧的发送和/或接收(例如，WDEV190可以包括m个天线，并且WDEV191可以包括n个天线)。
另外，在一些实例中，应注意，处理器130、通信接口120(包括其的TX122和/或RX124)、和/或存储器140中的一个或多个可以在一个或多个“处理模块”、“处理电路”、“处理器”、和/或“处理单元”中实现。考虑一个实例，一个处理器130a可以实现为包括处理器130、通信接口120(包括它的TX122和/或RX124)、以及存储器140。考虑另一实例，两个或多个处理器可以实现为包括处理器130、通信接口120(包括它的TX122和/或RX124)、以及存储器140。在这样的实例中，这样的“处理器”或者“多个处理器”被配置为执行如本文中描述的各种操作、功能、通信等。通常，设备110以内示出的各种元件、组件等可以在任意数量的“处理模块”、“处理电路”、“处理器”、和/或“处理单元”中实现(例如，1、2、……、并且通常使用N个这样的“处理模块”、“处理电路”、“处理器”和/或“处理单元”，其中N是大于或等于1的正整数)。
应注意，设备110-1和110-2可以包括相同的、相似的、或者不同的组件。设备110-1包括被配置为支持基于有线、光的等类型的通信介质的通信的组件，然而设备110-2包括被配置为支持基于无线、卫星、微波等类型的通信介质的通信的组件。
在一些实例中，设备110包括被配置为执行各种操作的处理器130和通信接口120两者。在其他实例中，设备110包括被配置为执行各种操作的处理器130a。
在操作的实例中，设备110-1的(或者设备110-2的)处理器130和/或通信接口120(或者，可替换地，处理器130a)接收来自设备112(或者设备190)的NB-LDPC编码信号。然后处理器130和/或通信接口120(或者，可替换地，处理器130a)使用NB-LDPC矩阵解码NB-LDPC编码信号以生成在其中编码的信息位的估计。NB-LDPC矩阵的特征在于具有表示子矩阵的元素的基础原始矩阵，并且元素选自包括2位符号的有限伽罗瓦域(例如，包括4个元素的伽罗瓦域)。NB-LDPC矩阵的特征可以在于二分图，二分图包括校验节点和可变节点，以及指定校验节点和可变节点之间的连接性的边线。在实施方式的一个实例中，边线的子集的每个边线具有共同的权重，并且其中所述子集对应于基于非零值2位符号的子矩阵中的给定子矩阵。
在操作的另一实例中，处理器130和/或通信接口120(或者，可替换地，处理器130a)使用生成矩阵编码其他信息位以生成另一个NB-LDPC编码信号。生成矩阵对应于NB-LDPC矩阵。应注意，处理器130和/或通信接口120(或者，可替换地，处理器130a)可被配置为在不同的时间或者在不同的时间期间基于不同的NB-LDPC矩阵和相应的生成矩阵执行不同的NB-LDPC编码信号的解码和/或编码。例如，处理器130和/或通信接口120(或者，可替换地，处理器130a)可被配置为支持基于诸如根据各种通信标准、通信协议、和/或推荐标准的不同的NB-LDPC编码信号的通信。
在一些实例中，基础原始矩阵内的零值2位符号表示多个子矩阵内的全零值子矩阵，基础原始矩阵内的第一零值2位符号表示子矩阵的第一子矩阵，即循环置换子矩阵(例如，单位子矩阵、CSI(循环移位单位)子矩阵等)，基础原始矩阵内的第二零值2位符号表示多个子矩阵的第二子矩阵，即两个循环置换子矩阵的第一总合，并且基础原始矩阵内的第三零值2位符号表示多个子矩阵的第三子矩阵，即三个循环置换子矩阵的第二总合。
在一些实例中，NB-LDPC矩阵的特征可以在于二分图，二分图包括校验节点和可变节点，以及指定校验节点和可变节点之间的连接性的边线。在实施方式的一个实例中，边线的第一子集的每个边线具有第一共同权重(commonweight)，其中所述第一子集对应于基于第一非零值2位符号的子矩阵的第一子矩阵。并且边线的第二子集的每个边线具有不同于第一共同权重的第二共同权重，其中所述第二子集对应于基于第二非零值2位符号的子矩阵的第二子矩阵。在实施方式的一些实例中，与对应于给定子矩阵的边线相关联的所有权重具有相同的或者共同的权重。
在操作的另一个实例中，处理器130和/或通信接口120(或者，可替换地，处理器130a)执行基础原始矩阵的第一阶段提升(firststagelifting)以生成子矩阵并且然后执行子矩阵的第二阶段提升(secondstagelifting)以生成NB-LDPC矩阵。
在操作的另一个实例中，处理器130和/或通信接口120(或者，可替换地，处理器130a)使用第一提升因数执行基础原始矩阵的第一阶段提升以生成子矩阵并且然后使用不同于第一提升因数的第二提升因数执行子矩阵的第二阶段提升以生成NB-LDPC矩阵。从基础原始矩阵至NB-LDPC矩阵的总提升因数是第一提升因数和第二提升因数的乘积(例如，第一提升因数倍的第二提升因数)。
在操作的另一个实例中，处理器130和/或通信接口120(或者，可替换地，处理器130a)生成具有选自包括1位符号的另一个有限伽罗瓦域(例如，包括诸如0和1的两个元素的伽罗瓦域)的元素的初步基础原始矩阵并且然后利用选自包括2位符号的另一个有限伽罗瓦域(例如，包括诸如0、1、2、3的4个元素的伽罗瓦域)的元素代替初步基础原始矩阵内的其他元素的非零值元素(例如，初步基础原始矩阵的1s)，以生成基础原始矩阵。
在其他实例中，处理器130和/或通信接口120(或者，可替换地，处理器130a)生成具有选自包括1位符号的另一个有限伽罗瓦域(例如，包括诸如0和1的两个元素的伽罗瓦域)的元素的初步基础原始矩阵并且然后利用选自另一个有限伽罗瓦域的元素(包括诸如0、α、β和γ的4个元素的伽罗瓦域)代替初步基础原始矩阵内的其他元素的非零值元素(例如，初步基础原始矩阵的1s)，以生成基础原始矩阵。在其它实例中，元素可以选自在其中具有任何相应的期望位数的符号的任何期望大小的伽罗瓦域。
图2是示出无线通信系统200的实施方式的示图。无线通信系统200包括基站和/或接入点212-216、无线通信设备218-232(例如，无线站(STA))以及网络硬件组件234。基站和/或接入点212-216经由局域网(LAN)连接236、238和240与网络硬件组件234通信。网络硬件组件234还经由广域网(WAN)连接242与一个或多个其他通信设备通信。无线通信设备218-232可以是便携式计算机、或者平板电脑218和226、个人数字助理220和230、个人计算机224和232和/或蜂窝电话222和228。这样的无线通信设备218-232的其他实例还可以或者可替换地包括具有无线通信能力的其他类型的设备。
可以实现为根据本文中描述的各种实例、实施方式、选择、和/或他们的等同物等中的任何一个操作的可能的设备的一些实例可以包括，但不是限于，住宅、企业等以内的设备，诸如电冰箱、微波炉、加热器、加热系统、空调、空调系统、照明控制系统、和/或任何其他类型的设备等；计量器，例如天然气服务、电的服务、供水服务、因特网服务、有线电视和/或卫星电视服务和/或任何其他类型的计量目的等；用户或者个人可佩带的设备，包括手表、诸如那些检测诸如心跳、呼吸、身体活动、身体运动或者身体运动缺乏的活动水平、身体功能的监测器等；医疗设备，包括静脉内(IV)给药检测和/或控制设备、血液监测设备(例如，葡萄糖监测设备)和/或任何其他类型的医疗设备等；房屋监测设备，诸如移动检测/监控设备、门关闭/微开检测/监测设备、安全/警报系统监测设备、和/或任何其他类型的房屋监测设备；多媒体设备，包括电视、计算机、音频播放设备、视频播放设备、和/或任何其他类型的多媒体设备等；和/或通常包括无线通信能力、功能模块、电路等的任何其他类型的设备等。通常，实现为支持无线通信的任何设备可以被实现为根据本文中描述的各种实例、实施方式、选择、和/或他们的等同物等中的任何一个操作。参照图1C连同其它附图一起更详细地描述这种无线通信设备的实施方式的细节。通常，这个示图中的任何设备(例如，BS和/或AP212-216、无线通信设备218-232)可被配置为支持基于本如本文中描述的一个或多个非二进制的低密度奇偶校验(NB-LDPC)编码的通信。
图3A是示出在一个或多个通信系统内操作的通信设备的实例301的示图。在这个实例中，一个通信设备110的发送器(TX)122-1经由通信信道199将信号发送至另一个通信设备120的接收器(RX)124-1。发送器(TX)122-1包括处理模块/处理器380a(例如，实现为一个或多个处理模块、处理器、电路等)和发送驱动器330。处理模块/处理器380a被配置为包括编码器322(例如，可操作为执行低密度奇偶校验(LDPC)编码，和/或任何其他期望的错误校验和纠正(ECC)编码或者前向错误纠正(FEC)编码，诸如涡轮编码、卷积编码、涡轮网格编码调制(TTCM)编码、里德所罗门(RS)编码、BCH(Bose和Ray-Chaudhuri以及Hocquenghem)编码等，和/或未编码的调制)和符号映射器(SM)324或者被配置为包括结合的编码器和符号映射器320。
单独实现的编码器322和SM324还可以基于级联编码执行处理。这样的级联编码可以视为以任何这样的期望的级联方案执行以下各项中的一个以上：前向错误纠正(FEC)编码、错误校验和纠正(ECC)编码等。例如，一个FEC编码、ECC编码等可以实现为具有实现为外部编码的一个或多个其他FEC编码、ECC编码等的内部编码，或者反之亦然。任何期望数量的级联编码阶段(例如，2、3或者任何更高的数量)可以在某些实施方式中实现。
发送驱动器330包括数字模拟转换器(DAC)332和发送滤波器334。接收器(RX)124-1包括处理模块/处理器380b(例如，实现为一个或多个处理模块、处理器、电路等)和模拟前端(AFE)360。处理模块/处理器380b被配置为包括解码器380和度量生成器或符号解映射器370。AFE360包括生成过滤的RX信号307的接收滤波器362和模数转换器(DAC)364。
在操作的实例中，发送器(TX)122-1的编码器322接收数据(例如，视频数据、音频数据、文本、图形、语音数据等)的信息位301。编码器322将许多信息位(根据一个或多个ECC编码函数、FEC编码函数或者其他编码函数)编码成多个编码位302。例如，编码器322将数据折断为n位数据块并且单独编码每个n位数据块以产生多个编码位(例如，编码数据块)，其包括比数据块更多的位(例如，n+1或更多位)。因此，编码器输出编码位的序列；每个数据块一个序列。
符号映射器324将(一个编码的据块的)编码位映射至星座图的星座点。符号映射器324将符号303(例如，对应于映射的编码数据块的星座点)的序列输出至发送驱动器330。
DAC332将符号的序列转换成连续时间发送信号304。发送滤波器334(例如，信道滤波器、带通滤波器、陷波滤波器、低通滤波器、高通滤波器等)过滤信号304以产生过滤的连续时间发送(TX)信号305。发送器(TX)122-1经由通信信道199将过滤的TX信号305发送至其他通信设备120的接收器112。
在接收器(RX)124-1以内，接收滤波器362(例如，信道滤波器、带通滤波器、陷波滤波器、低通滤波器、高通滤波器等)过滤连续时间接收信号306。ADC364将连续时间接收信号306转换成离散时间接收信号308。度量生成器或符号解映射器370计算度量309(例如，基于符号和/或位，其可以是对数似然比(LLR)或者其他类型的度量)。例如，度量309可以被视为星座图上的估计星座点。解码器380(基本执行编码器的逆过程)解释度量309以生成信息位310的估计。
发送器(TX)122-1和接收器(RX)124-1内的编码和符号映射以及度量生成和解码可以分别使用本文中描述的各种FEC、ECC等中的任何一种执行。与度量生成和解码有关系的接收器(RX)124-1内执行的操作将基于与编码符号映射有关系的发送器(TX)122-1内执行的操作的类型来执行。例如，接收器(RX)124-1内的度量生成和解码可以基于用于在发送器(TX)122-1内执行的编码符号映射的FEC、ECC等的类型来执行。
图3B是示出在一个或多个通信系统以内操作的通信设备的另一实例302的示图。前向错误纠正(FEC)编码器322处理信息位以生成编码位。在非二进制的低密度奇偶校验(NB-LDPC)编码的情况下，编码器322采用基于给定NB-LDPC编码的生成矩阵，所述给定NB-LDPC其特征可以在于相应的NB-LDPC矩阵。NB-LDPC矩阵可以具有诸如参考本文中描述的各种示图、实例、实施方式等描述的特征和形式。
在一些实例中，编码器322输出提供至TX驱动器330的编码位或者码字。在一些实例中，删截器322a(可选择的)从由FEC编码器322生成的编码位删截一个或多个子集的信息位和一个或多个子集的奇偶校验位以生成一个或多个码字。应注意，这样的编码位或者码字可以经受编码器322和/或TX驱动器330中的符号映射。这些信息位和奇偶校验位的子集可以是编码位内的连续位的组。例如，第一连续子集的信息位(例如，具有第一周期)可以被删截，并且连续子集的奇偶校验位可以被删截(例如，具有第一周期或者第二周期)。在其他实例中，多于一个连续子集可以从编码位中删截(例如，可以删截两个或多个连续子集的信息位，并且可以删截两个或多个连续子集的奇偶校验位)。甚至在其他实例中，不同数量的子集的位可以从信息位和奇偶校验位中删截(例如，从信息位删截一个子集的位，并且从奇偶校验位删截子集的位)。这样的删截可以使用不同的周期的位，和/或在编码位以内的不同的起始位置执行
发送(TX)驱动器330处理一个或多个码字以生成经由一个或多个通信信道发送至一个或多个其他设备的一个或多个连续时间信号。TX驱动器330可以执行诸如通信设备的模拟前端(AFE)的那些的操作(例如，数模转换、频率转换，诸如转换、缩放、过滤等)。通常，TX驱动器330操作为生成适合于从通信设备发送的信号。在其他实例中，在图3B中示出的全部操作可以由设备110-1或110-2的处理器130a执行。
图3C是示出在一个或多个通信系统以内操作的通信设备的另一实例303的示图。模拟前端(AFE)/解调器360从一个或多个通信信道接收一个或多个信号(RX信号)并且基于其生成一个或多个解调信号。对数似然比(LLR)计算器360a处理一个或多个解调信号以生成LLR，并且解码器380使用LLR解码信号解码以生成信号内编码的信息的估计。通常，AFE/解调器360操作为接收并处理从通信信道接收的信号。在其他实例中，在图3C中示出的全部操作可以由设备110-1或110-2的处理器130a执行。
通常，这些示图中的任何设备可被配置为支持基于如本文中描述的一个或多个NB-LDPC编码的通信。
图4A示出LDPC(低密度奇偶校验)编码二分图的实例401。LDPC二分图有时称为“Tanner”图。LDPC二分图是相应的LDPC编码的LDPC矩阵的图示表示，并且其示出执行位或者可变边线消息更新(基于LDPC矩阵的列)和校验消息更新(基于LDPC矩阵的行)的LDPC矩阵的非零元素的关系。LDPC编码的特征在于稀疏的二进制奇偶校验矩阵(即，LDPC矩阵)，使得矩阵的几乎所有的元素具有零的值(“0”)。例如，H＝(hi,j)M×N是具有块长度N的LDPC编码的奇偶校验矩阵。LDPC二分图，或者“Tanner”图是LDPC矩阵的图示示意图。
LDPC编码是线性块编码和因此所有码字x∈C的集合跨越奇偶校验矩阵，H，的零空间，如下：
对于LDPC编码，矩阵，H，是大小m×n的稀疏的二进制矩阵。H的每行对应于奇偶校验，并且集合元素hij指出用于奇偶校验i的数据符号j。H的每列对应于码字符号。
对于每个码字x，存在其中具有m个奇偶校验符号的n个符号。因此LDPC编码的编码率，r，被提供如下：r＝(n-m)/n(2)
行和列的权重被分别限定为H的给定行或者列中的集合元素的数量。H的集合元素被选择为满足编码的性能要求。奇偶校验矩阵，H，的第i列中的1的数量可以表示为dv(i)，并且奇偶校验矩阵的第j行中的1的数量可以表示为dc(j)。如果对于所有i满足dv(i)＝dv，并且对于所有j满足dc(j)＝dc，则LDPC编码称为(dv,dc)规则LDPC编码，否则LDPC编码称为不规则LDPC编码。
规则LDPC编码可以通过其奇偶校验矩阵表示为二分图，该二分图具有表示编码位的可变的左侧节点(或者可替换地表示为LDPC编码信号的基于位的解码中的“可变节点”(位节点)461)，和表示校验方程的右侧节点(或者可替换地为“校验节点”462)。由H限定的LDPC编码的二分图(或者Tanner图)可以由N个可变节点(例如，N个位节点)和M个校验节点限定。N个可变节点461的每个可变节点恰好具有dv(i)边线。举例来说，边线467将位节点，vi465连接至一个或多个校验节点(M个校验节点内的)。边线467具体示出为从位节点，vi465，至校验节点，cj466的连接。dv边线(示出为dv463)的数量可以称为可变节点i的程度(degree)。类似地，M个校验节点462的校验节点具有将这个节点连接至一个或多个可变节点(或者位节点)461的dc(j)个边线(示出为dc464)。边线，dc464的数量可以称为校验节点j的程度。
可变节点vi(或者位节点bi)465和校验节点cj466之间的边线467可以由e＝(i,j)限定。可替换地，给定边线e＝(i,j)，边线的节点可以可替换地由e＝(v(e),c(e))(或e＝(b(e),c(e)))表示。图中的边线对应于H的集合元素，其中集合元素hji指出边线将位(例如，变量)节点i与奇偶校验节点j相连接。
给定可变节点vi(或者位节点bi)，可以通过Ev(i)＝{e|v(e)＝i}(或者通过Eb(i)＝{e|b(e)＝i})限定从节点vi(或者位节点bi)发出的边线的集合；这些边线称为位边线，并且对应于这些位边线的消息称为位边线消息。
给定校验节点cj，可以通过Ec(j)＝{e|c(e)＝j}限定从节点cj发出的边线的集合；这些边线称为校验边线，并且对应于这些校验边线的消息称为校验边线消息。继续，推导结果将是|Ev(i)|＝dv(或|Eb(i)|＝db)和|Ec(j)|＝dc。
一般来说，可以由二分图表示的任何这样的编码(例如，LDPC编码)可以称为图编码。还应该注意，不规则LDPC编码也可以使用二分图描述。然而，不规则的LDPC编码内的每个集合的节点的程度可以根据一些分布选择。因此，对于不规则LDPC编码的两个不同的可变节点，和|Ev(i1)|可不等于|Ev(i2)|。这个关系也可以对多于一个(例如，两个)校验节点适用。
应注意，诸如“位节点”和“位边线消息”或者其等同物的技术名词可以使用在LDPC解码的技术中。对于LDPC解码，应注意，“位节点”和“位边线消息”分别可替换地称为“可变节点”和“可变边线消息”。应注意，LDPC解码操作为使位值(或者可变值)的一个或多个估计在LDPC编码信号内编码。
图4B示出LDPC编码信号的解码的实例402。在通信设备(例如，通信设备110)内，从通信信道接收的信号经受合适解调(例如，在模拟前端以内的处理，包括数字取样、数模转换、滤波、频率转换(向上或者向下)、增益调整和/或缩放等)从而生成接收位序列。然后，度量生成器471计算所接收的位序列内的每个位的位置的对数似然比(LLR)。这些LLR最初对应于LDPC编码的位节点461以及其对应的表示用于解码信号的LDPC矩阵的LDPC二分图。
在LDPC解码的实例中，初始化期间，对于从各个位/可变节点延伸的边线的位边线消息(例如，外部信息)采用LLR。此后，一个或多个解码循环或者迭代可以基于校验节点处理和位节点处理而执行(反复解码472)。校验节点处理或者校验节点更新诸如通过校验节点处理器474使用原始位边线消息(例如，计算的LLR)来执行。位/可变节点处理器473然后使用这些更新的校验边线消息执行位节点处理或者位节点更新以更新下一个解码迭代中使用的可变节点软信息。最近更新的变量位/节点软信息然后用于计算这个下一个解码迭代的可变节点边线消息(外部信息)。校验节点处理器474执行校验消息更新(基于LDPC矩阵的行)以生成更新的检验边线消息，并且位/可变节点处理器473执行位或者可变边线消息的更新(基于LDPC矩阵的列)，同样如参考图4A描述的。
当执行多于一个解码迭代时，这些可变节点边线消息然后由校验节点处理器474用于后续检验节点处理或者校验节点更新以计算更新的校验边线消息。然后，位/可变节点处理器473使用最近更新的校验边线消息执行位节点处理或者位节点更新以再一次更新可变节点软信息。在可以基于一些参数来确定的(例如，解码迭代的预定数量或者当LDPC编码的所有校正子等于零时，如通过校正子计算器476确定的)最后的解码迭代之后，最后计算的可变节点软信息可以经受硬限制(例如，在切片器或者硬限制器475中)以生成LDPC编码信号内编码的一个或多个位的一个或多个估计。
一般来说，LDPC编码信号的解码的方法可以是称为消息传递方法(或者迭代消息传递方法)。应注意，LDPC解码可以在包括平行解码架构、层解码架构等的各种架构中的任何一个中执行。设备110可以实现为使用任何期望的方法或者架构执行LDPC编码信号的编码和/或解码。
应注意，在图1B中描述的各种功能块和组件可以通过通信设备110的处理器130(和存储器140)(或者可替换地，处理器130a)实现或者执行。例如，处理器130可以实现为执行这样的解码操作并且存储器140可以实现为存储和执行用于解码操作的各种位/可变的以及校验边线消息、可变位/节点软信息、外部信息等的存储器管理。
图4C示出划分成子矩阵的LDPC矩阵的实例403。这个示图示出整个LDPC矩阵和其中的单独子矩阵之间的关系，所述单独子矩阵可以是全零值子矩阵和/或CSI(循环移位单位)子矩阵，并且示图示出对应于LDPC矩阵的子矩阵布置的LDPC矩阵的子矩阵行和子矩阵列。还应该注意可以采用对应于LDPC矩阵的生成矩阵编码至少一个信息位，以生成多个LDPC编码位和/或LDPC码字(例如，诸如使用如下所述的后替换(back-substitution))。LDPC编码的生成矩阵，G，具有与LDPC矩阵的以下关系，H:GHT＝0。LDPC编码可以由其LDPC矩阵，H，和/或其生成矩阵，G来限定或者特征表示。
通信设备的处理器(例如，通信设备110的处理器330)可被配置为编码至少一个信息位以生成多个LDPC编码位和/或LDPC码字。然后处理器经由通信接口(例如，通信设备110的通信接口120)发送LDPC编码信号内的多个LDPC编码位和/或LDPC码字。处理器可被配置为通过多个LDPC编码位和/或LDPC码字的合适调制生成LDPC编码信号(例如，模拟前端以内处理包括数模转换、滤波、频率转换(向上或者向下)、增益调整等)。
二进制LDPC编码可以由其奇偶校验矩阵(即，其LDPC矩阵)充分描述。在示图的顶部，LDPC矩阵，H，的单独元素被示出：
H = h 0 , 0 h 0 , 1 ... h 0 , n - 1 h 1 , 0 h 1 , 1 ... h 1 , n - 1 ... ... ... ... h m - 1 , 0 h m - 1 , 1 ... h m - 1 , n - 1
其中n是码字中的位的数量，m是LDPC编码的奇偶校验方程的数量，并且hi,j是或者0或者1。当且仅当HcT＝0时，n位向量c(例如，c＝(c1、c2、……、cN))是码字(即，LDPC编码的)。
对于这样的LDPC编码，奇偶校验矩阵H还由如示图的底部以及如下所示的多个q乘q(即，q×q)的方形子矩阵组成：
H = S 0 , 0 S 0 , 1 ... S 0 , N - 1 S 1 , 0 S 1 , 1 ... S 1 , N - 1 ... ... ... ... S M - 1 , 0 S M - 1 , 1 ... S M - 1 , N - 1
其中M＝m/q，N＝n/q，并且其的每个子矩阵，SI,J，是q乘q子矩阵，即或者是全零值子矩阵(即，其中其全部元素是零值“0”，在相关联的示图中由在其中的空白或者空的子矩阵或者具有“-1”的值的子矩阵描述)或者是CSI(循环移位单位)子矩阵。CSI子矩阵S由移位值，λ(S)(例如，右移位值)表示使得S的分量被限定如下：
对于任何i和j，0≤i<q并且0≤j<q。例如，q乘q单位矩阵它本身是具有移位值λ(S)＝0的CSI矩阵(即，具有零“0”的循环移位的CSI子矩阵)。
可以看出，LDPC矩阵(如示图的下部分所描述的)包括各种子矩阵行和子矩阵列。这些子矩阵行和列是基于LDPC矩阵的子矩阵结构的(例如，示出为0至M-1的子矩阵行和0至N-1的子矩阵列)。本公开呈现LDPC编码的各种新的设计。
还应该注意关于这样的LDPC编码矩阵构建的以下内容。给定的LDPC编码可以是QC(准循环的)-LDPC编码。这样的(n,k)QC-LDPC编码的限定被提供如下：
1.(n-k)乘n的奇偶校验矩阵H
2.H从大小v乘u的二进制基础矩阵Hb的扩展
3.基础矩阵Hb通过利用大小为z的置换矩阵代替基础矩阵中的每个子矩阵来扩展，并且利用大小z的零矩阵(例如，具有全部零值元素)代替每个空白、0、或者“-1”。使用的置换是如上所述的循环右移位，并且置换子矩阵的集合包含大小为z的单位矩阵和循环右移位版本的单位矩阵(即，CSI子矩阵)。
因为每个置换矩阵由单独的循环右移位指定，所以二进制基础矩阵信息和置换代替信息可以结合成单独的紧凑模型矩阵Hbm。模型矩阵Hbm和二进制基础矩阵Hb大小一样，代替基础矩阵Hb的每个二进制条目(i，j)以建立模型矩阵Hbm。Hb中的每个0由空白或者“-1”代替以表示大小z的全零矩阵，并且Hb中的每个其他子矩阵由大小为p(i,j)≥0的循环移位代替(例如，“-1”的条目指示全零值的子矩阵，并且诸如0、1、2等的任何其他条目指示单位子矩阵(如果条目是0)，基于移位值1的CSI子矩阵(如果条目是1)，基于移位值2的子矩阵(如果条目是2)等针对任何期望的循环移位值的子矩阵)。模型矩阵Hbm然后可以直接扩展至全部LDPC矩阵，H。
应注意，这个二进制基础矩阵Hb生成奇偶校验矩阵，H，的过程可以称为提升。提升因数对应于方形矩阵子矩阵的大小(例如，当基础矩阵中的每个子矩阵具有大小z的置换矩阵时提升因数是z)。通常，应注意，置换矩阵(或者子矩阵)、循环置换子矩阵(或者子矩阵)、循环置换矩阵(或者子矩阵)等可用于识别这样的方形矩阵(或者子矩阵)(即任何期望尺寸的单位矩阵(或者子矩阵)或者CSI矩阵(或者子矩阵))。
图5A是示出划分成左手侧矩阵和右手侧矩阵的LDPC矩阵的实例501的示图。图4C的底部的奇偶校验矩阵H可以划分成左手侧矩阵，HLHS，和右手侧矩阵，HRHS。划分将在两个子矩阵列之间。这个示图示出子矩阵列x1和子矩阵列x之间的划分。左手侧矩阵，HLHS，和右手侧矩阵，HRHS包括相同数量的子矩阵行。在一个实施方式中，右手侧矩阵，HRHS，是包括相同数量的子矩阵行和子矩阵列的方形矩阵(例如，右手侧矩阵，HRHS，通常可以是诸如z乘z的任何大小，其中z是任何期望数量，诸如2、3、4、5、6、7、乃至更高的数字等)。
图5B是示出LDPC矩阵的右手侧矩阵的实例502的示图。具有这个形式的右手侧矩阵，HRHS，是下三角形和包括全部零值子矩阵，除了位于右手侧矩阵的主对角线的CSI(循环移位单位)子矩阵和位于右手侧矩阵的主对角线以下和左边的某一个或多个子矩阵。右手侧矩阵是下三角形并且包括位于右手侧矩阵的主对角线以上和右边的第一全零值子矩阵。第一CSI(循环移位单位)子矩阵位于右手侧矩阵的主对角线，并且第二CSI子矩阵和/或第二全零值子矩阵位于右手侧矩阵的主对角线以下和左边。位于右手侧矩阵的主对角线以下和左边的那些子矩阵在示图中描述为“C/-1”，因为它们中的每个或者是CSI子矩阵或者是全零值子矩阵。
还应该注意这样的CSI子矩阵可基于不同的CSI值。零的CSI值指示单位子矩阵(例如，在其中没有执行循环移位)。CSI值1指示以经历了进行1次循环移位的单位子矩阵。如果考虑大小z乘z的子矩阵，可以采用任何期望CSI值，直到子矩阵大小，z。一般来说，CSI值x指示经历了x次循环移位的单位子矩阵。
尽管已提供了示出LDPC解码的实例，但设备110-1或110-2的处理器130和/或通信接口120(或者处理器130a)也可以被配置为执行位的编码以生成LDPC编码位和/或LDPC码字。这样的编码可使用后替换执行。LDPC矩阵可以划分成左手侧矩阵，HLHS，和右手侧矩阵，HRHS，诸如在图5A中示出的。右手侧矩阵，HRHS，可以具有图5B的右手侧矩阵的任何形式，并且可以是诸如3乘3、4乘4、5乘5、或者通常的诸如z乘z的任何大小的任何期望的大小，其中z是诸如2、3、4、5、6、7等的任何期望的数值。
考虑具有图5B的那些形式的右手侧矩阵，HRHS，CSI子矩阵可以各个单位矩阵，所述单位矩阵没有被循环移位(并且保持单位矩阵)的或者如上所述已循环移位一些量。对于L乘L大小的子矩阵，输入(信息)位，cin(k位＝L(n-m)位)可以表示如下：cin＝(c0、c1、……、ck1)。
处理器130和/或通信接口120(或者处理器130a)然后编码输入(信息)位并且计算L·m奇偶校验位，cpar(例如，LDPC编码位)如下：cpar＝(ck、ck+1、……、cLn1)。
处理器130和/或通信接口120(或者处理器130a)然后输出以下内容：
c P T = C 0 C 1 C 2 C 3 C 4 , 其中Ci＝(cL(n-m+i),cL(n-m+i)+1,…,cL(n-m+i)+L-1)T.
对于右手侧矩阵，HRHS，以大小5乘5的图5B的那些形式(例如，其中i按照0、1、2、3、4的次序从0至4变化)。
编码程序可以描述如下：
输入：cI＝(c0,c1,…,ck-1)
步骤1：计算使得i＝0,…,4.
步骤2：后替换(back-substitution)
C0＝V0(L-u0,0)
C1＝V1(L-u1,1)+C0((L-u1,1+u1,0)modL)
C2＝V2(L-u2,2)+C1((L-u2,2+u2,1)modL)
C3＝V3(L-u3,3)+C2((L-u3,3+u3,2)modL)
C4＝V4(L-u4,4)+C3((L-u4,4+u4,3)modL)
输出： c P T = C 0 C 1 C 2 C 3 C 4
应注意，这个方法仅示出可以执行的基于LDPC编码的编码的一个可能的实例。通常，本文中描述的解码操作可以对使用任何LDPC编码方法生成的LDPC编码信号执行。
本公开呈现了2位符号非二进制的低密度奇偶校验(NB-LDPC)编码的实例。本公开还呈现了通信系统应用中的非二进制的低密度奇偶校验(NB-LDPC)编码的第一应用。本公开呈现了开发这样的编码的优化的或者启发式的优化方法。迄今，用于有线和/或无线通信应用的LDPC编码已经是二进制的。然而，对于小的至中等的大小的前向错误纠正(FEC)或者错误校验和纠正(ECC)编码，二进制LDPC编码具有有限的性能。改善FEC性能的一种方法是应用诸如本文中描述的NB-LDPC编码。这个新颖的类型的LDPC编码与当前用于通信的现有技术FEC或ECC编码相比提供了FEC编码增益。这个新颖的类型的LDPC编码可以应用于任何类型的通信系统。
图5C是示出生成非二进制的低密度奇偶校验(NB-LDPC)矩阵的实例503的示图。初步基础原始矩阵包括1s和0s的元素(例如，选自包括0、1的伽罗瓦域)。然后，初步基础原始矩阵内的非零值元素(例如，1s)由来自另一个伽罗瓦域的符号代替以生成基础原始矩阵。在一个实例中，1s的初步基础原始矩阵利用来自另一个有限伽罗瓦域的元素代替(例如，包括诸如0、α、β和γ的4个元素的伽罗瓦域)以生成基础原始矩阵。在另一个实例中，1s的初步基础原始矩阵利用来自另一个有限伽罗瓦域的元素代替(例如，包括诸如0、1、2和3的4个元素的伽罗瓦域)以生成基础原始矩阵。在另一个实例中，1s的初步基础原始矩阵利用来自另一个有限伽罗瓦域的元素代替(例如，包括诸如0、1、2、3、4、5、6、7和8的8个元素的伽罗瓦域)以生成基础原始矩阵。在其他实例中，元素可以选自在其中具有任何相应的期望的位数的符号，且任何期望大小的伽罗瓦域(例如，通常示出为示图中的“sym”)。
然后，基础原始矩阵经历了2个阶段的提升处理以生成NB-LDPC矩阵。根据这个示图的操作生成这样的NB-LDPC矩阵的这样的操作可以由诸如本文中描述的任何通信设备内的一个或多个组件执行。这样的2个阶段的提升处理的一些实例诸如根据图6B、图6C、图7A、图7B和图7C而描述如下。
图6A是示出在至少一个可变节点和至少一个检查节点之间具有多个边线的原始图和的相应的矩阵的实例601示图。如示出的具有相应的奇偶校验矩阵，Hp，的原始图可以具有在可变节点和校验节点之间连接的多于一个边线。在一些实例中，对应于基于非零值符号的给定的子矩阵的边线的子集的每个边线具有共同的权重。例如，对应于整个NB-LDPC矩阵的给定的子矩阵的2个或更多个边线可以全部具有相同的权重。通常,将图4A的LDPC编码二分图与NB-LDPC编码二分图比较，LDPC编码二分图通常至多具有在给定可变节点和校验节点之间连接的1个边线，而NB-LDPC编码二分图可以包括在给定可变节点和校验节点之间连接的多于1个边线(例如，诸如在这个示图中的2个边线，或者通常地，基于包括在对应于NB-LDPC矩阵的基础原始矩阵内的非二进制符号，在给定可变节点和校验节点之间连接的任意数量的边线)。
这个示图示出可以由原始图表示的2×3矩阵，使得顶部可变节点利用2个边线被连接至顶部校验节点并且利用2个边线被连接至底部校验节点。中间可变节点利用2个边线被连接至顶部校验节点并且不连接至底部校验，并且底部可变节点不连接至顶部校验节点而是利用2个边线被连接至底部校验。应注意，这样的2×3矩阵可以是NB-LDPC矩阵的子部分。这个示图提供示出多个边线可以怎样在给定可变节点和给定校验节点之间连接的实例的示意图。这些原理可以延伸至各种应用中期望的任何形状或者大小的矩阵。
图6B是示出生成基础原始矩阵的实例602的示图。初步基础原始矩阵包括1s和0s的元素(例如，选自包括0、1的伽罗瓦域)。然后，初步基础原始矩阵内的非零值元素(例如，1s)由来自另一个伽罗瓦域的符号代替以生成基础原始矩阵。在一个实例中，1s的初步基础原始矩阵利用来自另一个有限伽罗瓦域的元素代替(例如，包括诸如0、alpha、β和γ的4个元素的伽罗瓦域)以生成基础原始矩阵。应注意，任何数量的不同的方法可以用于利用来自另一个有限伽罗瓦域的元素(或符号)代替初步基础原始矩阵内的非零值元素以生成基础原始矩阵。实例可以包括用户选择、考虑全部可能变化并且选择提供期望(例如，相对最好的)性能的一个的强制方法、贪婪搜索方法、和/或从其他有限伽罗瓦域选择哪些元素用于代替初步基础原始矩阵内的1s的特定位置的任何其他期望的方法。
图6C是示出生成NB-LDPC矩阵的另一实例603的示图。初步基础原始矩阵包括1s和0s的元素(例如，选自包括0、1的伽罗瓦域)。然后，初步基础原始矩阵内的非零值元素(例如，1s)由来自另一个伽罗瓦域的符号代替以生成基础原始矩阵。在另一个实例中，1s的初步基础原始矩阵利用来自另一个有限伽罗瓦域的元素代替(例如，包括诸如0、1、2和3的4个元素的伽罗瓦域)以生成基础原始矩阵。在这个实例中，初步基础原始矩阵中的两个1s利用元素1代替，初步基础原始矩阵中的一个1s利用元素2代替，并且初步基础原始矩阵中的一个1s利用元素3代替。初步基础原始矩阵内的零值元素(例如，0s)继续作为基础原始矩阵中的零值元素(例如，0s)。
基础原始矩阵经历了2个阶段的提升处理以生成NB-LDPC矩阵。基础原始矩阵经历了使用第一提升因数的第一阶段的提升处理以生成子矩阵。在这个处理中，基础原始矩阵内的零值2位符号(例如，二进制中的0或00)表示多个子矩阵内的全零值子矩阵。基础原始矩阵内的第一零值2位符号(例如，二进制中的1或01)表示第一子矩阵，即循环置换子矩阵(例如，CSI子矩阵)。基础原始矩阵内的第二零值2位符号(例如，二进制中的2或10)表示第二子矩阵，即两个循环置换子矩阵的总合(例如，2个循环置换子矩阵的总合，例如，2个CSI子矩阵的总合)。基础原始矩阵内的第三零值2位符号(例如，二进制中的3或11)表示第三子矩阵，即三个循环置换子矩阵的另一个总合(例如，包括使用来自包括诸如0、1、2和3的4个元素的伽罗瓦域的符号的环境中的1s的全部元素的子矩阵)。使用来自包括诸如0、1、2和3的4个元素的伽罗瓦域的符号，这个第一阶段的提升处理对应于提升因数3。通常，使用包括更多元素的更大的伽罗瓦域将产生更高的提升因素。
然后，子矩阵经历了使用第二提升因数的第二阶段的提升处理以生成NB-LDPC矩阵。
图7A是从子矩阵生成NB-LDPC矩阵的实例701的示图。子矩阵经历了第二阶段的提升处理，并且在这个示图中示出基于基础原始矩阵的上部中间子矩阵的实例。提升处理操作为基于第二提升因素生成各个子矩阵。这个示图示出第二提升因数5，使得基础原始矩阵的上部中间子矩阵内的每个1表示各个5×5循环置换子矩阵(例如，各个5×5单位子矩阵或者各个5×5CSI子矩阵)。应注意，基础原始矩阵的上部中间子矩阵内的0表示各个5×5全零值子矩阵(例如，具有其全部元素是0的/零的各个5×5子矩阵)。当基于基础原始矩阵的上部中间子矩阵的非零值元素产生NB-LDPC矩阵，关于使用什么循环移位(如果有的话)的选择，可以使用任何期望的装置做出(例如，通过用户选择、通过使用考虑全部可能的变化并且选择提供期望(例如，相对最佳的)性能的一个强制方法、贪婪搜索方法、和/或任何其他期望方法以选择什么循环移位(如果有的话)被用于生成NB-LDPC矩阵)。应注意，这个示图示出整个NB-LDPC矩阵的部分。
应注意，一些实例可以操作为第一提升因数与第二提升因数相同，而其他实例可以操作为第一提升因数不同于第二提升因数。
图7B是从子矩阵生成NB-LDPC矩阵的另一实例702的示图。尽管图7A示出由子矩阵的特定子矩阵生成的整个NB-LDPC矩阵的部分，但应注意，通常，对子矩阵中的每一个执行相应的处理以生成NB-LDPC矩阵。例如，考虑示出为顶部行：sm1,1、sm1,2、sm1,3以及底部行：sm2,1、sm2,2、sm2,3的子矩阵，然后那些子矩阵经历第二阶段的提升处理(例如，基于第二提升因数)以生成示出为顶部行：SM1,1、SM1,2、SM1,3以及底部行：SM2,1、SM2,2、SM2,3的NB-LDPC矩阵的各个部分使得每个SMn,m是各个z×z(例如，各个z×z单位子矩阵或者各个z×zCSI子矩阵，其中z是正整数)。例如，根据第二阶段提升处理，子矩阵sm1,1被用于生成NB-LDPC矩阵的部分SM1,1，并且子矩阵sm1,2被用于生成NB-LDPC矩阵的部分SM1,2等。
应注意，矩阵、子矩阵、基础原始矩阵、LDPC矩阵、NB-LDPC矩阵的许多实例的特定大小和形状可以与本文中示出的和说明中使用的实例不同。通常，第一提升因数和第二提升因数可以是任何期望的大小和形状的。
图8A是示出由一个或多个无线通信设备执行的方法800的实施方式的示图。方法800通过接收(例如，经由通信设备的通信接口)NB-LDPC编码信号开始(块810)。方法800通过使用NB-LDPC矩阵解码NB-LDPC编码信号以生成其中编码的信息位的估计来继续(块820)。
图8B是示出由一个或多个无线通信设备执行的方法801的另一实施方式的示图。方法801通过识别基于NB-LDPC矩阵的生成矩阵开始(块811)。如本文中描述的，相应的生成矩阵可以基于诸如NB-LDPC矩阵的LDPC矩阵来识别。方法801通过使用生成矩阵编码信息位以生成NB-LDPC编码信号来继续(块821)。在一些实例中，方法801可以通过发送NB-LDPC编码信号操作(例如，经由通信设备的通信接口)。
应注意，图8A和图8B的NB-LDPC矩阵可以是任何期望的大小、形状形式等，如根据本文中的任何实例、实施方式、变形、和/或他们的等同物构造的。
如可在本文中所使用的，术语“基本上”或“大约”提供了对于其对应的术语和/或相对于各项之间的业内可接受的公差。这种业内可接受的公差范围从小于1％至50％，并且对应于但不限于组件值、集成电路处理波动、温度波动、上升和下降时间和/或热噪声。项目之间的相对范围从百分之几的差异到巨大的差异。如还可以在本文中所使用的，术语“配置为”、“可操作地耦接至”、“耦接至”和/或“耦接”包括直接在项目之间进行耦接和/或经由插入项在项目之间间接耦接(例如，项目包括但不限于组件、元件、电路和/或模块)，其中，对于间接耦接的示例，插入项并不改变信号的信息，但可以调整其电流电平、电压电平和/或功率电平。如可以进一步在本文中使用的，推断出的耦接(即，其中一个元件根据推论耦接至另一个元件)包括以相同的方式两个项目之间的直接和间接耦接的“耦接至”。作为可能会进一步在本文中使用的，术语“配置为”、“可操作地”、“耦接至”或“可操作地耦接至”指示项目包括一个或多个电源连接、输入(一个或多个)、输出(一个或多个)等，以在激活时执行一个或多个相应的功能并且可以进一步包括推断耦接至一个或多个其他项目。如可以进一步在本文中使用的，术语“相关联”包括单独的项目和/或一个项目嵌入在另一项目的直接和/或间接耦接。
如可在本文中使用的，术语“比较有利地”或等价物指两个或多个项目、信号等之间进行比较，提供了期望的关系。例如，在期望的关系是信号1具有大于信号2的幅值的情况下，当信号1的幅值大于信号2时或者当信号2的幅值小于信号1时可以实现有利的比较结果。
如还可以在本文中所使用的，术语“处理模块”、“处理电路”、“处理器”和/或“处理单元”可以是单个处理装置或多个处理装置。这种处理装置可以是微处理器、微控制器、数字信号处理器、微型计算机、中央处理单元、现场可编程门阵列、可编程逻辑器件、状态机、逻辑电路、模拟电路、数字电路和/或基于电路和/或操作指令的硬编码操纵信号(模拟和/或数字)的任何装置。处理模块、模块、处理电路和/或处理单元可以是或进一步包括存储器和/或集成的存储元件，其可以是另一处理模块、模块、处理电路和/或处理单元的单个存储装置、多个存储装置和/或嵌入式电路。此种存储装置可以是只读存储器、随机存取存储器、易失存储器、非易失存储器、静态存储器、动态存储器、闪存、高速缓冲存储器和/或存储数字信息的任何装置。注意，如果处理模块、模块、处理电路和/或处理单元包括多个处理装置，则该处理装置可以位于中心(例如，经由有线和/或无线总线结构直接耦接在一起)，也可以被分散定位(例如，通过经由局域网和/或广域网络间接耦接的云计算)。还要注意如果处理模块、模块、处理电路和/或处理单元经由状态机、模拟电路、数字电路和/或逻辑电路实施一个或多个功能、存储相应的操作指令的存储器和/或存储单元可以嵌入其中或与其外接，该电路包括所述状态机、模拟电路、数字电路和/或逻辑电路。仍然进一步注意的是存储器元件可进行存储并且处理模块、模块、处理电路和/或处理单元执行的硬编码和/或对应于至少一些在一个示出的步骤和/或功能的操作指令或更多的附图。这样的存储装置或存储元件可以被包括在生产的物品。
借助说明特定功能的执行及其关系的方法步骤，已经描述了本发明的一个或多个实施方式。为了说明的方便，在本文中的这些功能构建块与方法步骤的边界和顺序是任意定义的。可以定义备选的边界和顺序，只要能适当的执行特定功能和关系即可。因此，任一这些备选边界或顺序在权利要求书的范围和精神之内。此外，为了描述之方便而任意定义了这些功能构建块。可以定义备选边界，只要能适当地执行某些有效功能即可。在本文中，为了示出某个有效功能，流程图框也是任意定义的。某种程度上，使用另外定义的流程图框的边界和顺序，仍然能执行某些有效功能。因此，功能构建块和流程图框与顺序的这些备选定义也在所要求保护的发明的范围和精神内。本领域的普通技术人员也将认识到，本文中的功能构建块和其他示例块、模块和组件能够如所示出般的实施或者通过分立组件、专用集成电路、执行适当软件的处理器等或者它们的组合来实施。
本文使用一个或多个实施方式来说明本发明的一个或多个方面、一个或多个特征、一个或多个原理和/或一个或多个实施例。装置、制造物、机器和/或方法的物理实施方式可包括：参照本文所讨论的一个或多个实施方式所描述的一个或多个方面、特征、原理、实施例等。此外，从图到另一图，实施方式可包含使用相同或不同参考标号的相同或类似命名的功能、步骤、模块等，并因此，功能、步骤、模块等额可以是相同或类似的功能、步骤、模块等或者不同的功能、步骤、模块等。
除非另有相反说明，否则向、从和/或本文所呈现的各图的任何一个图中的元件发送的信号可以使模拟的或数字的、连续时间或离散时间的、以及单端的或差分的信号。例如，如果信号路径示出为单端路径，那么它也可以示出为差分信号路径。类似地，如果信号路径示出为差分信号路径，那么它也可以示出为单端信号路径。当在本文描述一个或多个特定结构时，同样能够实施本领域的普通技术人员所认识到的使用一个或多个未明确示出的数据总线、元件之间的直接连接和/或其他元件之间的间接耦接的其他架构。
在本说明书中，术语“模块”用在一个或多个实施方式的描述中。模块包括处理模块、处理器、功能块、硬件和/或存储用于能够本文中描述的一个或多个功能的运行指令的存储器。注意，如果通过硬件来实施模块，则可以独立地操作硬件和/或结合软件和/或固件来操作硬件。如本文所另外适用的，模块可包含一个或多个子模块，各个子模块可以是一个模块或多个模块。
虽然已经在本文中明确描述了一个或多个实施方式的各种功能和特征的特定组合，但这些特征和功能的其他组合同样是可行的。本发明的公开内容不限于本文所披露的特定实例且明确包含那些其他的组合。

Claims (10)

1.一种通信设备，包括：
处理器，被配置为：
接收非二进制的低密度奇偶校验NB-LDPC编码信号；并且
使用NB-LDPC矩阵解码所述NB-LDPC编码信号以生成所述NB-LDPC编码信号中的编码信息位的估计，其中所述NB-LDPC矩阵的特征在于基础原始矩阵，所述基础原始矩阵具有表示多个子矩阵的多个元素，其中所述多个元素选自包括2位符号的有限伽罗瓦域，其中多个边线基于所述NB-LDPC矩阵指定多个校验节点和多个可变节点之间的连接性，并且所述多个边线的边线子集的每个边线具有共同的权重，其中所述多个边线对应于基于非零值2位符号的所述多个子矩阵的子矩阵。
2.根据权利要求1所述的通信设备，其中：
所述基础原始矩阵内的零值2位符号表示所述多个子矩阵内的全零值子矩阵；
所述基础原始矩阵内的第一零值2位符号表示所述多个子矩阵的第一子矩阵，即循环置换子矩阵；
所述基础原始矩阵内的第二零值2位符号表示所述多个子矩阵的第二子矩阵，即两个循环置换子矩阵的第一总和；并且
所述基础原始矩阵内的第三零值2位符号表示所述多个子矩阵的第三子矩阵，即三个循环置换子矩阵的第二总和。
3.根据权利要求1所述的通信设备，其中：
对应于第一子矩阵的所述多个边线的第一边线子集的每个边线具有第一共同权重，其中所述第一子矩阵是基于第一非零值2位符号的所述多个子矩阵的第一子矩阵；并且
对应于第二子矩阵的所述多个边线的第二边线子集的每个边线具有不同于所述第一共同权重的第二共同权重，其中所述第二子矩阵是基于第二非零值2位符号的所述多个子矩阵的第二子矩阵。
4.根据权利要求1所述的通信设备，其中，所述处理器进一步被配置为：
执行所述基础原始矩阵的第一阶段提升以生成所述多个子矩阵；并且
执行所述多个子矩阵的第二阶段提升以生成NB-LDPC矩阵。
5.一种通信设备，包括：
处理器，被配置为：
接收来自另外的通信设备的第一非二进制的低密度奇偶校验NB-LDPC编码信号；
使用NB-LDPC矩阵解码第一NB-LDPC编码信号以生成所述第一NB-LDPC编码信号中的编码的第一信息位的估计，其中所述NB-LDPC矩阵的特征在于基础原始矩阵，所述基础原始矩阵具有代表多个子矩阵的多个元素，其中所述多个元素选自包括2位符号的有限伽罗瓦域，其中多个边线基于所述NB-LDPC矩阵指定多个校验节点和多个可变节点之间的连接性，其中所述多个边线的第一边线子集的每个边线具有第一共同的权重，其中所述多个边线对应于基于第一非零值2位符号的所述多个子矩阵的第一子矩阵，并且其中所述多个边线的第二边线子集的每个边线具有不同于第一共同权重的第二共同权重，其中所述多个边线对应于基于第二非零值2位符号的所述多个子矩阵的第二子矩阵；并且
使用生成矩阵编码第二信息位以生成第二NB-LDPC编码信号，其中所述生成矩阵对应于所述NB-LDPC矩阵；并且
将所述第二NB-LDPC编码信号发送至至少一个所述另外的通信设备或者至少一个其他通信设备中。
6.根据权利要求5所述的通信设备，其中：
所述基础原始矩阵内的零值2位符号表示所述多个子矩阵内的全零值子矩阵；
所述基础原始矩阵内的第一零值2位符号表示所述多个子矩阵的第一子矩阵，即循环置换子矩阵；
所述基础原始矩阵内的第二零值2位符号表示所述多个子矩阵的第二子矩阵，即两个循环置换子矩阵的第一总和；并且
所述基础原始矩阵内的第三零值2位符号表示所述多个子矩阵的第三子矩阵，即三个循环置换子矩阵的第二总和。
7.根据权利要求5所述的通信设备，其中，所述处理器进一步被配置为：
使用第一提升因数执行所述基础原始矩阵的第一阶段提升以生成所述多个子矩阵；并且
使用不同于所述第一提升因数的第二提升因数执行所述多个子矩阵的第二阶段提升以生成所述NB-LDPC矩阵，其中从所述基础原始矩阵至所述NB-LDPC矩阵的总提升因数是所述第一提升因数和所述第二提升因数的乘积。
8.一种通过通信设备执行的方法，所述方法包括：
经由所述通信设备的通信接口接收非二进制的低密度奇偶校验NB-LDPC编码信号；并且
使用NB-LDPC矩阵解码所述NB-LDPC编码信号以生成所述NB-LDPC编码信号中的编码信息位的估计，其中所述NB-LDPC矩阵的特征在于基础原始矩阵，所述基础原始矩阵具有代表多个子矩阵的多个元素，其中所述多个元素选自包括2位符号的有限伽罗瓦域，其中多个边线基于所述NB-LDPC矩阵指定多个校验节点和多个可变节点之间的连接性，并且所述多个边线的边线子集的每个边线具有共同的权重，其中其中所述多个边线对应于基于非零值2位符号的所述多个子矩阵的子矩阵。
9.根据权利要求8所述的方法，其中：
所述基础原始矩阵内的零值2位符号表示所述多个子矩阵内的全零值子矩阵；
所述基础原始矩阵内的第一零值2位符号表示所述多个子矩阵的第一子矩阵，即循环置换子矩阵；
所述基础原始矩阵内的第二零值2位符号表示所述多个子矩阵的第二子矩阵，即两个循环置换子矩阵的第一总和；并且
所述基础原始矩阵内的第三零值2位符号表示所述多个子矩阵的第三子矩阵，即三个循环置换子矩阵的第二总和。
10.根据权利要求8所述的方法，其中：
对应于第一子矩阵的所述多个边线的第一边线子集的每个边线具有第一共同权重，其中所述第一子矩阵是基于第一非零值2位符号的所述多个子矩阵的第一子矩阵；并且
对应于第二子矩阵的所述多个边线的第二边线子集的每个边线具有不同于所述第一共同权重的第二共同权重，其中所述第二子矩阵是对基于第二非零值2位符号的所述多个子矩阵的第二子矩阵的。
CN201510642860.XA 2014-09-30 2015-09-30 通信设备及通过其执行的方法 Active CN105471547B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462057438P 2014-09-30 2014-09-30
US62/057,438 2014-09-30
US14/850,539 US9692451B2 (en) 2014-09-30 2015-09-10 Non-binary low density parity check (NB-LDPC) codes for communication systems
US14/850,539 2015-09-10

Publications (2)

Publication Number Publication Date
CN105471547A true CN105471547A (zh) 2016-04-06
CN105471547B CN105471547B (zh) 2019-06-07

Family

ID=55608896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510642860.XA Active CN105471547B (zh) 2014-09-30 2015-09-30 通信设备及通过其执行的方法

Country Status (2)

Country Link
CN (1) CN105471547B (zh)
HK (1) HK1217840A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107094026A (zh) * 2017-04-10 2017-08-25 东南大学 Nb‑ldpc编码的图合并检测译码方法
CN107733442A (zh) * 2016-08-12 2018-02-23 中兴通讯股份有限公司 结构化ldpc码的处理方法及装置
CN107919874A (zh) * 2016-09-09 2018-04-17 南布列塔尼大学 用于非二进制ldpc码解码的校验子计算的基本校验节点处理
WO2018127196A1 (en) * 2017-01-09 2018-07-12 Mediatek Inc. Shift coefficient and lifting factor design for nr ldpc code
US10164659B2 (en) 2016-05-12 2018-12-25 Mediatek Inc. QC-LDPC coding methods and apparatus
US10432227B2 (en) 2017-01-24 2019-10-01 Mediatek Inc. Location of interleaver with LDPC code
US10484013B2 (en) 2017-05-12 2019-11-19 Mediatek Inc. Shift-coefficient table design of QC-LDPC code for smaller code block sizes in mobile communications
US10484011B2 (en) 2017-05-12 2019-11-19 Mediatek Inc. Shift-coefficient table design of QC-LDPC code for larger code block sizes in mobile communications
CN110557125A (zh) * 2018-06-04 2019-12-10 爱思开海力士有限公司 奇偶校验矩阵生成器、其操作方法和错误校正电路
US10567116B2 (en) 2017-05-12 2020-02-18 Mediatek Inc. Wireless communication using codebooks from a QC-LDPC code for shorter processing latency and improved decoder throughput efficiency
US10581457B2 (en) 2017-01-09 2020-03-03 Mediatek Inc. Shift coefficient and lifting factor design for NR LDPC code
US10630319B2 (en) 2017-01-24 2020-04-21 Mediatek Inc. Structure of interleaver with LDPC code

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079646A (zh) * 2006-02-22 2007-11-28 三星电子株式会社 用于在通信系统中接收信号的装置和方法
US20130139024A1 (en) * 2011-11-29 2013-05-30 Thuy V. NGUYEN High order modulation protograph codes
CN103338091A (zh) * 2013-06-07 2013-10-02 天津大学 一种基于分布式非二进制ldpc码的协作传输方法
CN104052496A (zh) * 2013-03-15 2014-09-17 Lsi公司 基于最小和的混合非二进制低密度奇偶校验解码器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079646A (zh) * 2006-02-22 2007-11-28 三星电子株式会社 用于在通信系统中接收信号的装置和方法
US20130139024A1 (en) * 2011-11-29 2013-05-30 Thuy V. NGUYEN High order modulation protograph codes
CN104052496A (zh) * 2013-03-15 2014-09-17 Lsi公司 基于最小和的混合非二进制低密度奇偶校验解码器
CN103338091A (zh) * 2013-06-07 2013-10-02 天津大学 一种基于分布式非二进制ldpc码的协作传输方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164659B2 (en) 2016-05-12 2018-12-25 Mediatek Inc. QC-LDPC coding methods and apparatus
US10790853B2 (en) 2016-05-12 2020-09-29 Mediatek Inc. QC-LDPC coding methods and apparatus
CN107733442A (zh) * 2016-08-12 2018-02-23 中兴通讯股份有限公司 结构化ldpc码的处理方法及装置
CN107733442B (zh) * 2016-08-12 2022-12-02 中兴通讯股份有限公司 结构化ldpc码的处理方法及装置
CN107919874A (zh) * 2016-09-09 2018-04-17 南布列塔尼大学 用于非二进制ldpc码解码的校验子计算的基本校验节点处理
CN107919874B (zh) * 2016-09-09 2021-08-31 南布列塔尼大学 校验子计算基本校验节点处理单元、方法及其计算机程序
US10581457B2 (en) 2017-01-09 2020-03-03 Mediatek Inc. Shift coefficient and lifting factor design for NR LDPC code
WO2018127196A1 (en) * 2017-01-09 2018-07-12 Mediatek Inc. Shift coefficient and lifting factor design for nr ldpc code
CN110192346A (zh) * 2017-01-09 2019-08-30 联发科技股份有限公司 用于新无线电低密度奇偶校验码的偏移系数和提升因子设计
CN110192346B (zh) * 2017-01-09 2023-06-09 联发科技股份有限公司 低密度奇偶校验码的偏移系数和提升因子设计方法
US10630319B2 (en) 2017-01-24 2020-04-21 Mediatek Inc. Structure of interleaver with LDPC code
US10432227B2 (en) 2017-01-24 2019-10-01 Mediatek Inc. Location of interleaver with LDPC code
CN107094026A (zh) * 2017-04-10 2017-08-25 东南大学 Nb‑ldpc编码的图合并检测译码方法
CN107094026B (zh) * 2017-04-10 2020-11-03 东南大学 Nb-ldpc编码的图合并检测译码方法
US10567116B2 (en) 2017-05-12 2020-02-18 Mediatek Inc. Wireless communication using codebooks from a QC-LDPC code for shorter processing latency and improved decoder throughput efficiency
US10484011B2 (en) 2017-05-12 2019-11-19 Mediatek Inc. Shift-coefficient table design of QC-LDPC code for larger code block sizes in mobile communications
US10484013B2 (en) 2017-05-12 2019-11-19 Mediatek Inc. Shift-coefficient table design of QC-LDPC code for smaller code block sizes in mobile communications
CN110557125A (zh) * 2018-06-04 2019-12-10 爱思开海力士有限公司 奇偶校验矩阵生成器、其操作方法和错误校正电路
CN110557125B (zh) * 2018-06-04 2022-12-02 爱思开海力士有限公司 奇偶校验矩阵生成器、其操作方法和错误校正电路

Also Published As

Publication number Publication date
HK1217840A1 (zh) 2017-01-20
CN105471547B (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
US9692451B2 (en) Non-binary low density parity check (NB-LDPC) codes for communication systems
CN105471547B (zh) 通信设备及通过其执行的方法
KR102151739B1 (ko) Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
US9432052B2 (en) Puncture-aware low density parity check (LDPC) decoding
US9325350B2 (en) Multiple size and rate forward error correction (FEC) code combination with minimum shortening and maximum combined code rate
CN1866751B (zh) 一种低密度奇偶校验码的构造方法及装置
JP4602418B2 (ja) 検査行列生成方法、符号化方法、復号方法、通信装置、符号化器および復号器
US7536629B2 (en) Construction of LDPC (Low Density Parity Check) codes using GRS (Generalized Reed-Solomon) code
WO2008034289A1 (en) Bit mapping scheme for an ldpc coded 32apsk system
US8386906B2 (en) Multi-CSI (cyclic shifted identity) sub-matrix based LDPC (low density parity check) codes
JP2012239241A (ja) 低密度パリティ検査符号を使用する通信システムのチャネル復号化装置及び方法
US7549105B2 (en) Construction of irregular LDPC (low density parity check) codes using RS (Reed-Solomon) codes or GRS (generalized Reed-Solomon) code
US11791845B2 (en) Method and apparatus for channel encoding and decoding in communication or broadcasting system
KR102075946B1 (ko) 비이진 패리티 검사 부호의 복호 방법 및 장치
US8190977B2 (en) Decoder of error correction codes
US7559010B2 (en) Short length LDPC (Low Density Parity Check) code and modulation adapted for high speed Ethernet applications
KR102146803B1 (ko) 패리티 검사 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
CN110663190B (zh) 在通信或广播系统中进行信道编码和解码的方法和装置
US9154261B2 (en) Low density parity check (LDPC) coding in communication systems
US9553743B2 (en) Two-dimensional (2D) decision feedback equalizer (DFE) slicer within communication systems
WO2008034288A1 (en) Bit mapping scheme for an ldpc coded 16apsk system
Lau et al. Future Design of Channel Codes: A Complex Network Perspective

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1217840

Country of ref document: HK

TA01 Transfer of patent application right

Effective date of registration: 20170309

Address after: Singapore Singapore

Applicant after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: American California

Applicant before: Zyray Wireless Inc.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181019

Address after: Singapore Singapore

Applicant after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Applicant before: Avago Technologies Fiber IP Singapore Pte. Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1217840

Country of ref document: HK