CN110189776B - 读取超时管理器及包括读取超时管理器的存储系统 - Google Patents

读取超时管理器及包括读取超时管理器的存储系统 Download PDF

Info

Publication number
CN110189776B
CN110189776B CN201811473205.6A CN201811473205A CN110189776B CN 110189776 B CN110189776 B CN 110189776B CN 201811473205 A CN201811473205 A CN 201811473205A CN 110189776 B CN110189776 B CN 110189776B
Authority
CN
China
Prior art keywords
read
data
output
timeout
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811473205.6A
Other languages
English (en)
Other versions
CN110189776A (zh
Inventor
郑承奎
权正贤
申原圭
洪道善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110189776A publication Critical patent/CN110189776A/zh
Application granted granted Critical
Publication of CN110189776B publication Critical patent/CN110189776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

本发明公开一种读取超时管理器和包括该读取超时管理器的存储系统。读取超时管理器可以包括计数器和多个计时器。计数器可以基于第一周期时间来产生计数器输出信号。多个计时器可以各自被配置为被指派读取标识以测量与读取标识相对应的超时时段。多个计时器中的每个计时器可以与计数器输出信号同步地操作，以基于与第一周期时间不同的第二周期时间来产生超时信号。

Description

读取超时管理器及包括读取超时管理器的存储系统
相关申请的交叉引用
本申请要求于2018年2月23日提交的申请号为10-2018-0022154的韩国申请的优先权，其通过引用整体并入本文。
技术领域
本公开的各种实施例总体而言涉及存储系统，以及更具体地，涉及读取超时管理器和包括读取超时管理器的存储系统。
背景技术
在一些情况下，在存储系统的读取模式下不会流畅地执行数据的读取操作。在这种情况下，如果没有执行读取操作或在预定时段内没有完成读取操作，则存储系统的存储器控制器可以执行超时操作以防止存储系统的资源被不必要地浪费。在读取操作期间，超时操作可以通过被分配以对应于读取数据的计时器来执行。例如，在超时操作的预定时段被设置为1000秒的情况下，如果在读取数据的读取命令发生后计时器过去1000秒的时段，则可以出现超时信号以产生通知对应的读取数据的读取操作失败的消息。为了执行超时操作，计时器应该具有至少测量预定时间的容量，该预定时间被设置为针对超时操作的时段。即，如果超时操作的时段被设置为1000秒，则计时器应被配置为具有至少10比特位。另外，由于针对各种读取数据中的每个读取数据的读取命令实时发生，因此所需计时器的数量必须和与读取命令一起提供的读取数据的数量一致。
发明内容
根据一个实施例，读取超时管理器可以包括计数器和多个计时器。所述计数器可以基于第一周期时间来产生计数器输出信号。所述多个计时器可以各自被配置为被指派读取标识以测量与所述读取标识相对应的超时时段。所述多个计时器中的每个计时器可以与所述计数器输出信号同步地操作，以基于与所述第一周期时间不同的第二周期时间来产生超时信号。
根据一个实施例，存储系统可以包括存储介质和存储器控制器。所述存储器控制器可以被配置为控制用于访问所述存储介质的操作。所述存储器控制器可以包括读取超时管理器。所述读取超时管理器可以被配置为对读取数据的多个读取标识执行超时操作，基于读取命令而从所述存储介质读出所述读取数据。所述读取超时管理器可以包括计数器和多个计时器。所述计数器可以被配置为基于第一周期时间来产生计数器输出信号。所述多个计时器可以各自被配置为被指派来自所述多个读取标识的读取标识，以测量与所述读取标识相对应的超时时段。所述多个计时器中的每个计时器可以与所述计数器输出信号同步地操作，以基于与所述第一周期时间不同的第二周期时间来产生超时信号。
根据一个实施例，可以提供一种管理读取超时操作的方法。所述方法可以包括与时钟信号同步地执行计数操作以基于第一周期时间来产生计数器输出信号，以及当输入读取标识时与所述计数器输出信号同步地执行计时器操作以基于与所述第一周期时间不同的第二周期时间来产生超时信号。当对应于所述读取标识的读取操作终止时，所述计时器操作可以终止，并且当产生所述超时信号时，与所述读取标识相对应的所述读取操作的所述读取超时操作可以终止。
根据一个实施例，可以提供另一种管理读取超时操作的方法。所述方法可以包括基于第一周期时间而利用计数器来产生计数器输出信号。所述方法还可以包括将第一读取标识指派给第一计时器并将第二读取标识指派给第二计时器，以测量对应于所述第一读取标识的第一超时时段和测量对应于所述第二读取标识的第二超时时段。所述方法还可以包括与所述计数器输出信号同步地基于与所述第一周期时间不同的第二周期时间而利用所述第一计时器来产生第一超时信号。所述方法还可以包括与所述计数器输出信号同步地基于所述第二周期时间而利用所述第二计时器来产生第二超时信号。
附图说明
图1是示出根据本公开的一个实施例的包括读取超时管理器的存储系统的框图。
图2是示出在图1的存储系统中包括的读取超时管理器的框图。
图3是示出在图2的读取超时管理器中包括的计数器的框图。
图4是示出图3中所示的计数器的操作的流程图。
图5是示出在图2的读取超时管理器中包括的多个计时器的第一计时器的配置的框图。
图6是示出图5中所示的第一计时器的操作的流程图。
图7是示出根据本公开的一个实施例的读取超时管理器的操作的流程图。
图8示出了在根据本公开的一个实施例的读取超时管理器中包括的计数器、第一计时器和第二计时器的输出信号。
具体实施方式
在以下对实施例的描述中，应理解，术语“第一”和“第二”旨在标识元件，但不用于仅定义元件本身或表示特定序列。另外，当一个元件被称为位于另一个元件的“上”、“之上”、“上方”、“下”或“之下”时，它意在表示相对位置关系，但不用于限制该元件直接接触另一元件或者在它们之间存在至少一个中间元件的某些情况。因此，本文使用的诸如“在......上”、“在......之上”、“在......上方”、“在......下”、“在......之下”、“在......下方”等的术语仅用于描述特定实施例的目的而不是旨在限制本公开的范围。此外，当一个元件被称为“连接”或“耦接”到另一个元件时，该元件可以直接电地或机械地连接或耦接到另一个元件，或者可以通过替换其间的另一个元件来形成连接关系或耦接关系。
各种实施例可以涉及读取超时管理器以及包括读取超时管理器的存储系统。
图1是示出根据本公开的一个实施例的包括读取超时管理器320的存储系统100的框图。参考图1，存储系统100可以包括存储介质200和存储器控制器300。存储介质200可以具有数据储存空间。数据可以通过由存储器控制器300控制的写入操作来写入到存储介质200的数据储存空间中。另外，在存储介质200的数据储存空间中储存的数据可以通过由存储器控制器300控制的读取操作来读出。在一个实施例中，存储介质200可以包括诸如动态随机存取存储(DRAM)器件的易失性存储器件。可替换地，存储介质200可以包括诸如快闪存储器件、相变随机存取存储(PCRAM)器件、电阻式随机存取存储(ReRAM)器件、铁电随机存取存储(FeRAM)器件、磁性随机存取存储(MRAM)器件等的非易失性存储器件。
存储器控制器300可以响应于从主机输出的读取命令或写入命令来控制用于访问存储介质200的操作。存储器控制器300可以被配置为包括命令/数据处理器310(即，命令和数据处理器310)和读取超时管理器320。命令/数据处理器310可以处理由主机产生的命令和写入数据以及由存储介质200产生的读取数据。如果写入命令和写入数据从主机传输到命令/数据处理器310，则命令/数据处理器310可以执行用于将写入数据储存到存储介质200的预定位置中的写入操作。如果读取命令从主机传输到命令/数据处理器310，则命令/数据处理器310可以执行用于读出储存在存储介质200的预定位置中的读取数据的读取操作。如果读取命令传输到命令/数据处理器310，则命令/数据处理器310可以将读取标识RID传输到读取超时管理器320。在本申请中，读取标识RID可以被定义为给予要通过读取命令读取的读取数据的唯一标识。
读取超时管理器320可以响应于从命令/数据处理器310输出的读取标识RID来测量时间。可以执行读取超时管理器320的时间测量直到超时操作的预定时段过去或读取数据的读操作终止为止。如果读取操作在用于超时操作的预定时段内没有终止，则读取超时管理器320可以产生超时信号TM_OUT并可以将超时信号TM_OUT传输到命令/数据处理器310。如果超时信号TM_OUT被传输到命令/数据处理器310，则命令/数据处理器310可以通知主机读取操作超过了用于超时操作的预定时段。在一个实施例中，读取超时管理器320可以接收通知读取操作终止的标志信号。如果标志信号被输入到读取超时管理器320，则读取超时管理器320可以停止对相应的读取标识RID的时间测量操作并且可以从超时操作列表中去除相应的读取标识RID。在一个实施例中，读取超时管理器320可以直接从存储介质200接收标志信号。在这种情况下，存储介质200可以将读取数据传输到命令/数据处理器310并且可以将读取标识RID和相应的标志信号传输到读取超时管理器320。在另一个实施例中，标志信号可以从命令/数据处理器310传输到读取超时管理器320。在这种情况下，如果命令/数据处理器310从存储介质200接收读取数据，则命令/数据处理器310可以将读取标识RID和相应的标志信号传输到读取超时管理器320。
图2是示出在图1的存储系统100中包括的读取超时管理器320的框图。参考图2，读取超时管理器320可以被配置为包括读取标识(RID)分配器321、标志信号处理器322、计数器400和计时器部分500。计时器部分500可以包括多个计时器，例如，第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)(其中，“n”表示自然数)。在一个实施例中，可以假设由读取超时管理器320执行的超时操作的超时时段被设置为与时钟信号的1024个周期时间相对应的时段。时钟信号可以是存储系统(图1的100)的系统时钟信号。通常，每当时钟信号的脉冲被输入到计时器时，计时器可以操作以逐比特位地递增计数。因此，计时器应被配置为具有能够计数210次的10比特位的容量，以便测量与时钟信号的1024个周期时间相对应的时段。然而，根据一个实施例，第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器可以被配置为具有与10比特位的一半相对应的5比特位。也就是说，由于根据一个实施例的读取超时管理器320可以包括用作公共计数器的5比特位计数器400，该5比特位计数器400向所有第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)提供信号，因此即使第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器被配置为仅具有5个比特位，每个计时器也可以测量与时钟信号的1024个周期时间相对应的时段。
RID分配器321可以将从命令/数据处理器310输出的RID指派给在构成计时器部分500的第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)之中的未使用的计时器。被指派RID的计时器可以开始测量与RID相对应的读取操作的超时时段。如果用于特定RID的标志信号FLG从存储介质200或命令/数据处理器310输入到标志信号处理器322，则标志信号处理器322可以将标志信号FLG传输到在构成计时器部分500的第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)之中的测量与特定RID相对应的超时时段的计时器，从而终止针对读取操作的超时操作。
计数器400的可计数容量可以由超时时段和第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器的可计数容量来确定。在一个实施例中，计数器400的可计数容量可以被设置为等于第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器的可计数容量。在另一个实施例中，计数器400的可计数容量可以被设置为与第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器的可计数容量不同。如果超时时段被设置为与时钟信号的2m周期时间(其中，“m”表示自然数)相对应的时段并且计数器400和计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器分别被配置为具有“a”比特位和“b”比特位，则“a”和“b”的值可以被确定为满足等式“a+b＝M”。在根据一个实施例的“m”的值为10的情况下，超时时段可以被设置为与时钟信号的210个周期时间相对应的时段。因此，如果计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器被配置为具有5比特位的可计数容量，则计数器400可以被配置为具有5比特位的可计数容量。也就是说，计数器400的可计数容量(例如，5比特位)与计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器的可计数容量(例如，5比特位)之和可以对应于测量超时时段所需的可计数容量。在一些其他实施例中，如果计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器被配置为具有4比特位的可计数容量，则计数器400可以被配置为具有6比特位的可计数容量。在一个实施例中，第一周期时间可以被设置为与时钟信号的2a周期时间相对应的时段，并且第二周期时间可以被设置为与时钟信号的2m周期时间相对应的时段，其中“a+b＝M”。
计数器400可以接收复位信号RESET和时钟信号CLK以产生计数器输出信号CNT_OUT。计数器400可以与时钟信号CLK同步地执行计数操作。如果复位信号RESET被使能，则计数器400可以被初始化。从计数器400输出的计数器输出信号CNT_OUT的周期时间可以通过计数器400的可计数容量来确定。如果计数器400被配置为具有“a”比特位的可计数容量，则计数器输出信号CNT_OUT的周期时间可以被设置为与时钟信号CLK的2a周期时间相对应的时段。在一个实施例中，因为计数器400被配置为具有5比特位，所以在从计数器400开始操作的时间点起创建25个时钟脉冲(即，32个时钟脉冲)之后，计数器输出信号CNT_OUT可以首先被从计数器400输出。根据一个实施例，具有5比特位的可计数容量的计数器400可以在与时钟信号CLK的25个或32个周期时间相对应的第一周期时间产生计数器输出信号CNT_OUT(例如，计数器400可以在时钟信号CLK的每32个周期时间产生计数器输出信号CNT_OUT)。随后，每当创建32个时钟脉冲时，可以由计数器400周期性地产生计数器输出信号CNT_OUT。从计数器400输出的计数器输出信号CNT_OUT可以被输入到构成计时器部分500的所有第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)中。
第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器可以与计数器输出信号CNT_OUT同步地操作。第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)可以分别被指派各种RID。在一个实施例中，第一计时器500-1可以被指派第一读取标识RID-0并且可以用于测量针对第一读取标识RID-0的超时时段，以及第二计时器500-2可以被指派第二读取标识RID-1并且可以用于测量针对第二读取标识RID-1的超时时段。类似地，第(n-1)计时器500-(n-1)可以被指派第(n-1)读取标识RID-(n-2)并且可以用于测量针对第(n-1)读取标识RID-(n-2)的超时时段，以及第(n)计时器500-(n)可以被指派第n读取标识RID-(n-1)并且可以用于测量针对第n读取标识RID-(n-1)的超时时段。第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器可以将通知针对指派给其的RID的超时时段过去的超时信号输出并传输到命令/数据处理器310。例如，第一计时器500-1可以将通知针对指派给其的第一读取标识RID-0的超时时段过去的第一超时信号TM_OUT-0输出并传输到命令/数据处理器310，以及第二计时器500-2可以将通知针对指派给其的第二读取标识RID-1的超时时段过去的第二超时信号TM_OUT-1输出并传输到命令/数据处理器310。类似地，第(n-1)计时器500-(n-1)可以将通知针对指派给其的第(n-1)读取标识RID-(n-2)的超时时段过去的第(n-1)超时信号TM_OUT-(n-2)输出并传输到命令/数据处理器310，以及第n计时器500-(n)可以将通知针对指派给其的第n读取标识RID-(n-1)的超时时段过去的第n超时信号TM_OUT-(n-1)输出并传输到命令/数据处理器310。在一个实施例中，第一计时器至第n个计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器可以基于与时钟信号CLK的210或1024个周期时间相对应的第二周期时间来产生各自的超时信号[即，TM_OUT-0至TM_OUT-(n-1)]，其中超时时段被设置为与时钟信号CLK的210或1024个周期时间相对应的时段。例如，在一些实施例中，第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)中的每个计时器可以与时钟信号CLK的210或1024个周期时间相对应的第二周期时间同步地产生各自的超时信号[即，TM_OUT-0至TM_OUT-(n-1)]，其中超时时段被设置为与时钟信号CLK的210或1024个周期时间相对应的时段。
图3是示出在图2的读取超时管理器320中包括的5比特位计数器400的示例的配置的框图。参考图3，5比特位计数器400可以被配置为包括多路复用器410、5比特位寄存器420、5比特位加法器430和比较器440。多路复用器410可以接收作为初始数据的5比特位数据“00000”和从5比特位加法器430输出的5比特位加法数据。多路复用器410可以响应于复位信号RESET而首先输出5比特位初始数据“00000”作为初始输出数据。在从多路复用器410输出5比特位初始数据“00000”之后，多路复用器410可以输出由5比特位加法器430产生的5比特位加法数据。5比特位初始数据“00000”或从多路复用器410输出的5比特位加法数据可以被输入到5比特位寄存器420。
5比特位寄存器420可以使用五个D触发器来实现。五个D触发器中的每个D触发器可以提供一个比特位。从多路复用器410输出的5比特位初始数据或5比特位加法数据可以分别输入到五个D触发器的“D”输入端子。五个D触发器的输出信号可以分别通过五个D触发器的“Q”输出端子来输出。5比特位寄存器420可以与时钟信号CLK同步以产生5比特位输出数据。由5比特位寄存器420产生的5比特位输出数据可以与输入到构成5比特位寄存器420的5个D触发器的“D”输入端子的数据相同。因此，5比特位寄存器420可以最初输出数据“00000”，然后可以与时钟信号CLK同步地输出5比特位加法数据。5比特位寄存器420的输出数据可以被输入到5比特位加法器430和比较器440两者。
5比特位加法器430可以执行将从5比特位寄存器420输出的输出数据加上二进制数“1”的加法运算，然后可以输出加法运算的结果作为5比特位加法数据。例如，如果数据“00001”从5比特位寄存器420输入到5比特位加法器430，则5比特位加法器430可以输出5比特位加法数据“00010”。比较器440可以将5比特位寄存器420的输出数据与参考数据进行比较，以根据比较结果产生计数器输出信号CNT_OUT。在一个实施例中，参考数据可以被设置为“11111”。在这种情况下，如果5比特位寄存器420的输出数据小于参考数据“11111”，则比较器440不产生计数器输出信号CNT_OUT。相反，如果5比特位寄存器420的输出数据与参考数据“11111”相同，则比较器440可以产生计数器输出信号CNT_OUT。
图4是示出图3中所示的5比特位计数器400的操作的流程图。参考图3和图4，多路复用器410可以响应于复位信号RESET来输出初始数据“00000”，并且可以将初始数据“00000”施加到5比特位寄存器420(参见步骤610)。5比特位寄存器420可以与时钟信号CLK同步以输出初始数据“00000”(参见步骤620)。比较器440可以将初始数据“00000”与目标数据(即，参考数据)“11111”进行比较，以辨别初始数据是否与目标数据一致(参见步骤630)。由于初始数据“00000”与目标数据“11111”不同，因此比较器440不产生计数器输出信号CNT_OUT。5比特位加法器430可以对从5比特位寄存器420输出的初始数据“00000”执行加法运算，以产生加法数据“00001”，并将加法数据“00001”施加到多路复用器410(参见步骤640)。多路复用器410可以将加法数据“00001”传输到5比特位寄存器420(参见步骤650)。5比特位寄存器420可以与时钟信号CLK同步以输出加法数据“00001”(参见步骤660)。
比较器440可以将加法数据“00001”与目标数据“11111”进行比较，以辨别加法数据“00001”是否与目标数据一致(参见步骤630)。由于加法数据“00001”与目标数据“11111”不同，因此5比特位加法器430可以对从5比特位寄存器420输出的加法数据“00001”执行加法运算以产生加法数据“00010”，并将加法数据“00010”施加到多路复用器410(参见步骤640)。步骤630至步骤660可以迭代地执行，直到在步骤630中5比特位寄存器420的输出数据与目标数据“11111”一致。如果在步骤630中5比特位寄存器420的输出数据与目标数据“11111”一致，则比较器440可以产生计数器输出信号CNT_OUT，并且多路复用器410可以响应于复位信号RESET而被初始化(参见步骤670)。这样，计数器输出信号CNT_OUT可以通过上述各种步骤来产生。由于在步骤670中复位信号RESET被输入到多路复用器410，因此也可以以相同的方式执行用于产生计数器输出信号CNT_OUT的另一个周期。
图5是示出在图2的读取超时管理器320中包括的多个计时器之中的第一计时器500-1的配置的框图。第二计时器至第n计时器500-2、......、500-(n-1)和500-(n)中的每个计时器可以被实现为具有与第一计时器500-1基本相同的配置。参考图5，第一5比特位计时器500-1可以被配置为包括多路复用器511、5比特位寄存器512、5比特位减法器513和比较器514。多路复用器511可以接收作为初始数据的5比特位数据“11111”和从5比特位减法器513输出的5比特位减法数据。多路复用器511可以响应于第一初始化控制信号INIT-0而首先输出5比特位初始数据“11111”作为初始输出数据。在从多路复用器511输出5比特位初始数据“11111”之后，多路复用器511可以输出由5比特位减法器513产生的5比特位减法数据。从多路复用器511输出的5比特位初始数据“11111”或5比特位减法数据可以被输入到5比特位寄存器512。
5比特位寄存器512可以使用五个D触发器来实现。五个D触发器中的每个D触发器可以提供一个比特位。从多路复用器511输出的5比特位初始数据或5比特位减法数据可以分别被输入到五个D触发器的“D”输入端子。五个D触发器的输出信号可以分别通过五个D触发器的“Q”输出端子来输出。5比特位寄存器512可以与从计数器400输出的计数器输出信号CNT_OUT同步，以产生5比特位输出数据。由5比特位寄存器512产生的5比特位输出数据可以与输入到构成5比特位寄存器512的五个D触发器的“D”输入端子的数据相同。因此，5比特位寄存器512可以最初输出数据“11111”，然后可以与计数器输出信号CNT_OUT同步地输出5比特位减法数据。5比特位寄存器512的输出数据可以被输入到5比特位减法器513和比较器514两者。
5比特位减法器513可以执行将从5比特位寄存器512输出的输出数据减去二进制数“1”的减法运算，然后可以输出减法运算的结果作为5比特位减法数据。例如，如果数据“11110”从5比特位寄存器512输入到5比特位减法器513，则5比特位减法器513可以输出5比特位减法数据“11101”。比较器514可以将5比特位寄存器512的输出数据与参考数据进行比较，以根据比较结果产生第一超时信号TM_OUT-0。在一个实施例中，参考数据可以被设置为“00000”。在这种情况下，如果5比特位寄存器512的输出数据大于参考数据“00000”，则比较器514不产生第一超时信号TM_OUT-0。相反，如果5比特位寄存器512的输出数据与参考数据“00000”相同，则比较器514可以产生第一超时信号TM_OUT-0。
图6是示出图5中所示的第一计时器500-1的操作的流程图。在一个实施例中，第二计时器至第n计时器500-2、......、500-(n-1)和500-(n)中的每个计时器的操作可以与第一计时器500-1的操作基本相同。参考图5和图6，多路复用器511可以响应于第一初始化控制信号INIT-0来输出初始数据“11111”，并且可以将初始数据“11111”施加到5比特位寄存器512(参见步骤710)。初始数据“11111”可以被储存在构成5比特位寄存器512的D触发器中，并且5比特位寄存器512可以与计数器输出信号CNT_OUT同步以输出初始数据“11111”(参见步骤720)。比较器514可以将初始数据“11111”与目标数据(即，参考数据)“00000”进行比较，以辨别初始数据是否与目标数据一致(参见步骤730)。由于初始数据“11111”与目标数据“00000”不同，因此比较器514不产生超时信号TM_OUT。5比特位减法器513可以对从5比特位寄存器512输出的初始数据“11111”执行减法运算以产生减法数据“11110”，并将减法数据“11110”施加到多路复用器511(参见步骤740)。多路复用器511可以将减法数据“11110”传输到5比特位寄存器512(参见步骤750)。5比特位寄存器512可以与计数器输出信号CNT_OUT同步以输出减法数据“11110”(参见步骤760)。
比较器514可以将减法数据“11110”与目标数据“00000”进行比较，以辨别减法数据是否与目标数据一致(参见步骤730)。由于减法数据“11110”与目标数据“00000”不同，因此比较器514不产生超时信号TM_OUT。5比特位减法器513可以对从5比特位寄存器512输出的减法数据“11110”执行减法运算，以产生减法数据“11101”，并将减法数据“11101”施加到多路复用器511(参见步骤740)。也就是说，步骤730至步骤760可以迭代地执行，直到在步骤730中5比特位寄存器512的输出数据与目标数据“00000”一致。如果在步骤730中5比特位寄存器512的输出数据与目标数据“00000”一致，则比较器514可以产生第一超时信号TM_OUT-0(参见步骤770)。
图7是示出根据本公开的一个实施例的读取超时管理器320的操作的流程图。参考图2、图3、图5和图7，复位信号RESET可以被输入到5比特位计数器400(参见步骤810)。如果复位信号RESET被输入到5比特位计数器400，则如参考图4所述，计数器400可以与时钟信号CLK同步地执行计数操作。在计数操作期间，计数器400可以在与时钟信号CLK的32个周期时间相对应的第一周期时间将计数器输出信号CNT_OUT输出到所有第一计时器至第n计时器500-1、500-2、......、500-(n-1)和500-(n)。例如，对于每个第一周期时间，计数器输出信号CNT_OUT可以由计数器400产生。例如，对于每个第一周期时间，计数器输出信号CNT_OUT可以由计数器400输出。例如，计数器输出信号CNT_OUT可以与第一周期时间同步地由计数器400产生。例如，计数器400可以与第一周期时间同步地输出计数器输出信号CNT_OUT。当计数器400执行计数操作时，如果第k读取标识RID-(k-1)从命令/数据处理器310输入到读取超时管理器320[例如，输入到读取超时管理器320的RID分配器321]，则可以将第k初始化控制信号INIT-(k-1)输入到第k计时器500-(k)[例如，输入到第k计时器500-(k)的多路复用器](参见步骤820)，其中，“k”是“1”至“n”的自然数之一。如果第k读取标识RID-(k-1)被输入到读取超时管理器320，则如参考图6所述，第k计时器500-(k)可以与计数器输出信号CNT_OUT同步地操作。第k计时器500-(k)可以操作直到产生第k超时信号TM_OUT-(k-1)(在步骤850确定)或执行由第k读取标识RID-(k-1)限定的读取操作(在步骤830确定)。
具体地，当第k计时器500-(k)操作时，读取超时管理器320可以辨别与第k读取标识RID-(k-1)相对应的读取数据是否从存储介质200输出(参见步骤830)。如参考图2所述，可以根据标志信号FLAG是否被输入到读取超时管理器320来执行步骤830。如果与第k读取标识RID-(k-1)相对应的读取数据从存储介质200传输到命令/数据处理器310(在步骤830确定)，则因为不再需要针对第k读取标识RID-(k-1)的超时操作，所以第k计时器500-(k)的操作可以终止(参见步骤840)。如果不执行与第k读取标识RID-(k-1)相对应的读取数据的读取操作(在步骤830确定)，则读取超时管理器320可以辨别是否产生针对第k读取标识RID-(k-1)的第k超时信号TM_OUT-(k-1)(参见步骤850)。如果不产生第k超时信号TM_OUT-(k-1)(在步骤850确定)，则可以再次执行步骤830。如果产生第k超时信号TM_OUT-(k-1)(在步骤850确定)，则因为产生第k超时信号TM_OUT-(k-1)表示经过针对第k读取标识RID-(k-1)的超时时段，所以可以针对第k读取标识RID-(k-1)执行超时操作(参见步骤860)。随后，第k计时器500-(k)的操作可以终止(参见步骤840)。在一个实施例中，当第k计时器500-(k)的操作终止时，针对第k读取标识RID-(k-1)的超时操作(即，读取超时操作)也可以终止。在一个实施例中，例如，命令/数据处理器310可以响应于从读取超时管理器320输出的第k超时信号TM_OUT-(k-1)来执行用于终止针对第k读取标识RID-(k-1)的超时操作的操作[例如，通过执行终止第k计时器500-(k)操作的操作]。
如上所述，根据一个实施例的读取超时管理器320可以仅使用单个5比特位计数器400和仅“n”个5比特位计时器500-1、500-2、......、500-(n-1)和500-(n)来测量或计数与时钟信号CLK的1024个周期时间(即，210个周期时间)相对应的超时时段。通常，一个10比特位计时器可以被指派一个读取标识RID，以测量或计数与时钟信号CLK的1024个周期时间(即，210个周期时间)相对应的超时时段。也就是说，如果与一个读取标识相对应的最大超时时段被设置为时钟信号CLK的1024个周期时间(即，210个周期时间)，则可能需要“n”个10比特位计时器来测量或计算针对“n”个读数标识的“n”个超时时段。然而，与通常情况不同，根据一个实施例的读取超时管理器320可以被配置为包括一个5比特位计数器400和“n”个5比特位计时器500-1、500-2、......、500-(n-1)和500-(n)而不是“n”个10比特位计时器。因此，与包括“n”个10比特位计时器的通用读取超时管理器相比，可以减小读取超时管理器320的体积和/或大小。在一些实施例中，在读取超时管理器320的情况下，正确地计数或测量预定超时时段。因此，可以在预定超时时段期间执行读取超时操作。在其他实施例中，在读取超时管理器320的情况下，可能无法正确地计数或测量预定超时时段。然而，由于读取超时操作的性质，因此可以允许超时时段的某种变化而不会对读取超时操作造成任何损害。下面将参考图8更详细地描述读取超时操作。
图8示出了在根据本公开的一个实施例的读取超时管理器320中包括的计数器400、第一计时器500-1和第二计时器500-2的输出信号。参考图8，计数器400可以每时钟信号CLK的32个时钟脉冲(即，每32个时钟周期)产生计数器输出信号CNT_OUT。在图8中，可以假设在从产生第二计数器输出信号CNT_OUT的时间点起的8个时钟周期时间之前输入第一读取标识RID-0。另外，还可以假设在从产生第三计数器输出信号CNT_OUT的时间点起的30个时钟周期时间之前输入第二读取标识RID-1。在第一计时器500-1的情况下，第一计时器500-1的5比特位寄存器512可以在输入第一读取标识RID-0之后产生第二计数器输出信号CNT_OUT的时间点处产生输出数据“11111”。此时，可能不产生第一超时信号TM_OUT-0。随后，第一计时器500-1的5比特位寄存器512可以在从第一计时器500-1的5比特位寄存器512产生输出数据“11111”的时间点起经过32个时钟周期时间之后产生第三计数器输出信号CNT_OUT的时间点处产生输出数据“11110”。即使在此时，也可能不产生第一超时信号TM_OUT-0。接下来，第一计时器500-1的5比特位寄存器512可以在从第一计时器500-1的5比特位寄存器512产生输出数据“11110”时间点起经过32个时钟周期时间之后产生第四计数器输出信号CNT_OUT的时间点处产生输出数据“11101”。即使在此时，也可能不产生第一超时信号TM_OUT-0。这些过程可以迭代地执行，直到产生“32”个计数器输出信号CNT_OUT。第一计时器500-1的5比特位寄存器512可以在产生第三十四计数器输出信号CNT_OUT的时间点处产生输出数据“00000”，并且也可以在产生第三十四计数器输出信号CNT_OUT的时间点处产生第一超时信号TM_OUT-0。
在第二计时器500-2的情况下，第二计时器500-2的5比特位寄存器可以在输入第二读取标识RID-1之后产生第三计数器输出信号CNT_OUT的时间点处产生输出数据“11111”。此时，可能不产生第二超时信号TM_OUT-1。随后，第二计时器500-2的5比特位寄存器可以在从第二计时器500-2的5比特位寄存器产生输出数据“11111”的时间点起经过32个时钟周期时间之后产生第四计数器输出信号CNT_OUT的时间点处产生输出数据“11110”。这些过程可以迭代地执行，直到产生第三十四计数器输出信号CNT_OUT。第二计时器500-2的5比特位寄存器可以在产生第三十四计数器输出信号CNT_OUT的时间点处产生输出数据“00001”。即使在此时，也可能不产生第二超时信号TM_OUT-1。接下来，第二计时器500-2的5比特位寄存器可以在产生第三十五计数器输出信号CNT_OUT的时间点处产生输出数据“00000”，并且也可以在产生第三十五计数器输出信号CNT_OUT的时间点处产生第二超时信号TM_OUT-1。
在被指派第一读取标识RID-0的第一计时器500-1的情况下，可以在1032个时钟周期时间的时段期间执行超时操作，所述1032个时钟周期时间与在输入第一读取标识RID-0之后产生第二计数器输出信号CNT_OUT所需的8个时钟周期时间和在产生第二计数器输出信号CNT_OUT之后产生第一超时信号TM_OUT-0所需的1024个时钟周期时间的总和相对应。虽然在实际超时时段(即，1032个时钟周期时间)与1024个时钟周期时间的预定超时时段之间存在8个时钟周期时间的时间差，但是超时操作不会在预定超时时段过去前终止。因此，超时操作不会受到实际超时时段的变化的影响。类似地，即使在被指派第二读取标识RID-1的第二计时器500-2的情况下，也可以在1054个时钟周期时间的时段期间执行超时操作，所述1054个时钟周期时间与在输入第二读取标识RID-1之后产生第三计数器输出信号CNT_OUT所需的30个时钟周期时间和在产生第三计数器输出信号CNT_OUT之后产生第二超时信号TM_OUT-1所需的1024个时钟周期时间的总和相对应。即使在这种情况下，在实际超时时段(即，1054个时钟周期时间)与1024个时钟周期时间的预定超时时段之间存在30个时钟周期时间的时间差，超时操作不会在预定超时时段过去之前终止。因此，超时操作不会受到实际超时时段的变化的影响。
以上已经出于说明性目的公开了本公开的实施例。本领域普通技术人员将理解，在不脱离所附权利要求中公开的本公开的范围和精神的情况下，可以进行各种修改、添加和替换。

Claims (19)

1.一种读取超时管理器，包括：
计数器，其被配置为基于第一周期时间来产生计数器输出信号；以及
多个计时器，每个计时器被配置为被指派读取标识以测量与所述读取标识相对应的超时时段，
其中，所述多个计时器中的每个计时器与所述计数器输出信号同步地操作，以基于与所述第一周期时间不同的第二周期时间来产生超时信号，
其中，当所述超时时段中的每个超时时段被设置为与时钟信号的2m周期时间相对应的时段时，所述计数器和所述计时器中的每个计时器分别被配置为具有“a”比特位和“b”比特位，其中“m”表示自然数，“a”的值和“b”的值之和等于“m”的值。
2.根据权利要求1所述的读取超时管理器，其中，所述第一周期时间被设置为与所述时钟信号的2a周期时间相对应的时段，并且所述第二周期时间被设置为与所述时钟信号的2(a +b)周期时间相对应的时段。
3.根据权利要求1所述的读取超时管理器，其中，所述计数器的可计数容量被设置为等于所述多个计时器中的每个计时器的可计数容量。
4.根据权利要求1所述的读取超时管理器，其中，所述计数器的可计数容量被设置为与所述多个计时器中的每个计时器的可计数容量不同。
5.根据权利要求1所述的读取超时管理器，其中，所述计数器包括：
多路复用器，其被配置为响应于复位信号来首先输出被输入到所述多路复用器的第一输入端子的初始数据作为输出数据，并且被配置为此后输出被输入到所述多路复用器的第二输入端子的数据作为输出数据；
寄存器，其被配置为与时钟信号同步地接收并输出所述多路复用器的所述输出数据；
加法器，其被配置为对所述寄存器的输出数据执行加法运算以产生加法数据，并被配置为将所述加法数据输出到所述多路复用器的所述第二输入端子；以及
比较器，其被配置为将所述寄存器的所述输出数据与参考数据进行比较，并且被配置为根据比较结果来产生所述计数器输出信号。
6.根据权利要求5所述的读取超时管理器，其中，所述寄存器使用D触发器来实现。
7.根据权利要求1所述的读取超时管理器，其中，所述多个计时器中的每个计时器包括：
多路复用器，其被配置为响应于初始化控制信号来首先输出被输入到所述多路复用器的第一输入端子的初始数据作为输出数据，并且被配置为此后输出被输入到所述多路复用器的第二输入端子的数据作为输出数据；
寄存器，其被配置为与所述计数器输出信号同步地接收并输出所述多路复用器的所述输出数据；
减法器，其被配置为对所述寄存器的输出数据执行减法运算以产生减法数据，并且被配置为将所述减法数据输出到所述多路复用器的所述第二输入端子；以及
比较器，其被配置为将所述寄存器的所述输出数据与参考数据进行比较，并且被配置为根据比较结果来产生所述超时信号。
8.根据权利要求7所述的读取超时管理器，其中，所述初始化控制信号基于被输入到所述读取超时管理器的读取标识而被输入到包括在来自所述多个计时器的计时器中的所述多路复用器。
9.根据权利要求7所述的读取超时管理器，其中，包括在所述多个计时器的每个计时器中的所述寄存器使用D触发器来实现。
10.一种存储系统，包括：
存储介质；以及
存储器控制器，其被配置为控制用于访问所述存储介质的操作，
其中，所述存储器控制器包括读取超时管理器，所述读取超时管理器被配置为针对如下读取数据的多个读取标识执行超时操作：所述读取数据基于读取命令而要从所述存储介质读出，以及
其中，所述读取超时管理器包括：
计数器，其被配置为基于第一周期时间来产生计数器输出信号；以及
多个计时器，每个计时器被配置为被指派来自所述多个读取标识中的读取标识，以测量与所述读取标识相对应的超时时段，
其中，所述多个计时器中的每个计时器与所述计数器输出信号同步地操作，以基于与所述第一周期时间不同的第二周期时间来产生超时信号，
其中，当所述超时时段中的每个超时时段被设置为与时钟信号的2m周期时间相对应的时段时，所述计数器和所述计时器中的每个计时器分别被配置成具有“a”比特位和“b”比特位，其中“m”表示自然数，“a”的值和“b”的值之和等于“m”的值。
11.根据权利要求10所述的存储系统，其中，所述第一周期时间被设置为与所述时钟信号的2a周期时间相对应的时段，并且所述第二周期时间被设置为与所述时钟信号的2(a+b)周期时间相对应的时段。
12.根据权利要求10所述的存储系统，其中，所述计数器的可计数容量被设置为等于所述多个计时器中的每个计时器的可计数容量。
13.根据权利要求10所述的存储系统，其中，所述计数器的可计数容量被设置为与所述多个计时器中的每个计时器的可计数容量不同。
14.根据权利要求10所述的存储系统，其中，所述计数器包括：
多路复用器，其被配置为响应于复位信号来首先输出被输入到所述多路复用器的第一输入端子的初始数据作为输出数据，并且被配置为此后输出被输入到所述多路复用器的第二输入端子的数据作为输出数据；
寄存器，其被配置为与时钟信号同步地接收并输出所述多路复用器的所述输出数据；
加法器，其被配置为对所述寄存器的输出数据执行加法运算以产生加法数据，并且被配置为将所述加法数据输出到所述多路复用器的所述第二输入端子；以及
比较器，其被配置为将所述寄存器的所述输出数据与参考数据进行比较，并且被配置为根据比较结果来产生所述计数器输出信号。
15.根据权利要求14所述的存储系统，其中，所述寄存器使用D触发器来实现。
16.根据权利要求10所述的存储系统，其中，所述多个计时器中的每个计时器包括：
多路复用器，其被配置为响应于初始化控制信号来首先输出被输入到所述多路复用器的第一输入端子的初始数据作为输出数据，并且被配置为此后输出被输入到所述多路复用器的第二输入端子的数据作为输出数据；
寄存器，其被配置为与所述计数器输出信号同步地接收并输出所述多路复用器的所述输出数据；
减法器，其被配置为对所述寄存器的输出数据执行减法运算以产生减法数据，并且被配置为将所述减法数据输出到所述多路复用器的所述第二输入端子；以及
比较器，其被配置为将所述寄存器的所述输出数据与参考数据进行比较，并且被配置为根据比较结果来产生所述超时信号。
17.根据权利要求16所述的存储系统，其中，所述初始化控制信号基于来自被输入到所述读取超时管理器的所述多个读取标识的读取标识而被输入到包括在来自所述多个计时器的计时器中的所述多路复用器。
18.根据权利要求16所述的存储系统，其中，包括在所述多个计时器的每个计时器中的所述寄存器使用D触发器来实现。
19.根据权利要求10所述的存储系统，其中，所述存储器控制器还包括：命令和数据处理器，其被配置为响应于所述读取命令来将所述多个读取标识传输到所述读取超时管理器，并且被配置为响应于从所述读取超时管理器输出的与所述读取标识相对应的所述超时信号而针对来自所述多个读取标识中的读取标识执行结束所述超时操作的操作。
CN201811473205.6A 2018-02-23 2018-12-04 读取超时管理器及包括读取超时管理器的存储系统 Active CN110189776B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0022154 2018-02-23
KR1020180022154A KR102491691B1 (ko) 2018-02-23 2018-02-23 읽기 타임아웃 관리부 및 이를 포함하는 메모리 시스템과, 읽기 타임아웃 관리방법

Publications (2)

Publication Number Publication Date
CN110189776A CN110189776A (zh) 2019-08-30
CN110189776B true CN110189776B (zh) 2023-02-24

Family

ID=67684033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811473205.6A Active CN110189776B (zh) 2018-02-23 2018-12-04 读取超时管理器及包括读取超时管理器的存储系统

Country Status (3)

Country Link
US (1) US11037610B2 (zh)
KR (1) KR102491691B1 (zh)
CN (1) CN110189776B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6101229A (en) * 1996-04-04 2000-08-08 Texas Instruments Incorporated Data synchronization method and circuit using a timeout counter
CN1788321A (zh) * 2003-03-18 2006-06-14 微米技术有限公司 在高速dram中建立并保持理想的读取等待时间的方法与装置
CN107133192A (zh) * 2017-05-11 2017-09-05 北方电子研究院安徽有限公司 一种SoC系统中的高速输入器和脉冲计数器电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471608A (en) * 1993-12-09 1995-11-28 Pitney Bowes Inc. Dynamically programmable timer-counter having enable mode for timer data load and monitoring circuit to allow enable mode only upon time-out
US7475271B2 (en) * 2003-10-14 2009-01-06 Broadcom Corporation Exponential channelized timer
US7065001B2 (en) * 2004-08-04 2006-06-20 Micron Technology, Inc. Method and apparatus for initialization of read latency tracking circuit in high-speed DRAM
KR100598010B1 (ko) * 2004-08-06 2006-07-06 삼성전자주식회사 클럭 분배기, 클럭 분배기를 포함한 시스템, 클럭 분배방법 및 클럭 분배를 이용한 데이터 읽기 및 쓰기 방법
KR100925393B1 (ko) * 2008-09-05 2009-11-09 주식회사 하이닉스반도체 반도체 메모리 장치의 도메인 크로싱 회로
KR101145784B1 (ko) * 2010-10-11 2012-05-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그를 포함하는 메모리 시스템
US8385354B2 (en) * 2011-07-18 2013-02-26 Telefonaktiebolaget L M Ericsson (Publ) Scalable hardware mechanism to implement time outs for pending POP requests to blocking work queues
US9318182B2 (en) * 2013-01-30 2016-04-19 Intel Corporation Apparatus, method and system to determine memory access command timing based on error detection
WO2015116813A1 (en) * 2014-01-31 2015-08-06 Microchip Technology Incorporated Digital period divider
US9881687B2 (en) * 2015-12-18 2018-01-30 Texas Instruments Incorporated Self-latch sense timing in a one-time-programmable memory architecture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6101229A (en) * 1996-04-04 2000-08-08 Texas Instruments Incorporated Data synchronization method and circuit using a timeout counter
CN1788321A (zh) * 2003-03-18 2006-06-14 微米技术有限公司 在高速dram中建立并保持理想的读取等待时间的方法与装置
CN107133192A (zh) * 2017-05-11 2017-09-05 北方电子研究院安徽有限公司 一种SoC系统中的高速输入器和脉冲计数器电路

Also Published As

Publication number Publication date
KR20190101776A (ko) 2019-09-02
US11037610B2 (en) 2021-06-15
KR102491691B1 (ko) 2023-01-27
CN110189776A (zh) 2019-08-30
US20190267055A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
US9830984B2 (en) Semiconductor memory system including semiconductor memory device for performing refresh operation
TW201025468A (en) Method of preventing data loss during a solder reflow process and memory device using the same
US9819820B2 (en) Chip, imaging cartridge, and communication method between the chip and imaging device
WO2016105858A1 (en) Tier mode for access operations to 3d memory
CN112992254B (zh) 刷新测试电路及方法
CN110765032A (zh) 基于系统管理总线接口对i2c存储器进行读写的方法
CN110189776B (zh) 读取超时管理器及包括读取超时管理器的存储系统
US11545207B2 (en) Semiconductor memory device
JP7053585B2 (ja) 不揮発性メモリのリフレッシュサイクルを制御する装置および方法
CN110364219B (zh) 半导体装置和电子设备
CN109633331A (zh) 一种数据存储方法和故障录波装置
CN105825898B (zh) 动态存储器测试装置及其测试方法
KR20090050378A (ko) 메모리 컨트롤러
CN101494083B (zh) 随机存取存储器及其执行资料重置方法
CN110880340B (zh) 控制器及其操作方法
US20160350023A1 (en) Re-initializing memory arrays
CN113741678A (zh) 从空闲模式到操作模式的功率管理和交错转换
CN106611619B (zh) 数据储存装置以及快闪存储器的检测方法
CN104598856B (zh) 一种设备定位装置及定位方法
US9613667B2 (en) Data storage device and operating method thereof
JP2006509279A (ja) 複数のメモリコントローラを持つメモリシステム及びその同期化方法。
CN115756331B (zh) 充电数据的高效存储方法、装置、存储介质以及电子设备
JP5907558B2 (ja) マルチインターバルタイマ並びにその制御装置、制御方法及び制御プログラム
CN117116319A (zh) 刷新电路及刷新方法、存储器及存储系统
CN114283862A (zh) 半导体存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea