CN110176497A - 碳化硅半导体器件和用于制造碳化硅半导体器件的方法 - Google Patents

碳化硅半导体器件和用于制造碳化硅半导体器件的方法 Download PDF

Info

Publication number
CN110176497A
CN110176497A CN201910129728.7A CN201910129728A CN110176497A CN 110176497 A CN110176497 A CN 110176497A CN 201910129728 A CN201910129728 A CN 201910129728A CN 110176497 A CN110176497 A CN 110176497A
Authority
CN
China
Prior art keywords
semiconductor devices
area
compensating basin
dopant
compensating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910129728.7A
Other languages
English (en)
Other versions
CN110176497B (zh
Inventor
A.迈泽
R.鲁普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110176497A publication Critical patent/CN110176497A/zh
Application granted granted Critical
Publication of CN110176497B publication Critical patent/CN110176497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种半导体器件，其具有用碳化硅形成的半导体本体（100），所述半导体本体具有源区（110）、电流分布区（137）和体区（120）。所述体区（120）沿着水平的第一方向（191）布置在所述源区（110）和所述电流分布区（137）之间并且与所述电流分布区（137）构成第一pn结（pn1）并且与所述源区（110）构成第二pn结（pn2）。栅极结构（150）从半导体本体（100）的第一表面（101）延伸到所述体区（120）中。在所述体区（120）和半导体本体（100）的与第一表面（101）相对的第二表面（102）之间构造有电荷补偿结构（180）。

Description

碳化硅半导体器件和用于制造碳化硅半导体器件的方法
技术领域
本申请涉及SiC（碳化硅）半导体器件，例如具有低导通电阻和高耐压强度的半导体开关。
背景技术
在碳化硅（SiC）中，击穿场强显著高于硅中的击穿场强，使得负载电流在半导体芯片的正面和背面之间流动的垂直SiC功率半导体器件可以比具有相同耐压强度的垂直硅器件明显更薄。 在具有垂直沟道的碳化硅半导体开关中，栅极结构的底部处的栅极电介质比硅半导体开关中的遭受更高的电压负荷，使得栅极电介质的击穿强度有时可以预先确定，通过漂移层的垂直范围可以将器件的耐压强度设定至多大的反向电压。
通常力求改善SiC器件的器件特性，如雪崩鲁棒性，击穿强度和导通电阻。
发明内容
本公开内容涉及一种半导体器件，其具有由碳化硅形成的半导体本体，该半导体本体具有源区，电流分布区和体区。体区沿水平的第一方向布置在源区和电流分布区之间并且与电流分布区构成第一pn结，并且与源区构成第二pn结。栅极结构从半导体本体的第一表面延伸到体区中。在体区和半导体本体的与第一表面相对的第二表面之间，半导体器件具有电荷补偿结构。
本公开内容还涉及一种用于制造半导体器件的方法。在碳化硅衬底的下衬底部分中，构造电荷补偿结构。在碳化硅衬底的在下衬底部分上构造的上衬底部分中，构造体区、电流分布区和源区，其中体区沿水平的第一方向构造在源区和电流分布区之间并且与电流分布区构成第一pn结，并且与源区构成第二pn结。构造栅极结构，该栅极结构从半导体衬底的主表面延伸到体区中，并且在体区中沿着与第一方向正交的第二方向来布置。
根据以下详细描述以及附图，所公开的主题的其他特征和优点对于本领域技术人员而言将变得显而易见。
附图说明
附图促成了对半导体器件和用于制造半导体器件的方法的实施例的更深入的理解，附图包括在本公开内容中并构成本公开内容的一部分。附图仅示出了实施例并与说明书一起用于解释实施例的原理。这里描述的半导体器件和这里描述的方法因此不受这些实施例的描述的限制。通过理解以下详细描述以及下面描述的实施例的组合得出其他实施例和预期优点，即使所述其他实施例和预期优点没有明确描述。附图中所示的元件和结构不一定彼此严格按比例示出。相同的附图标记表示相同或彼此相应的元件和结构。
图1A是根据一种实施方式的具有延伸到半导体本体中的栅极结构、横向晶体管沟道和经过电荷补偿结构的垂直电流流动的半导体器件的半导体本体的一部分的简化俯视图。
图1B是图1A的半导体本体的部分沿着线B-B的垂直横截面。
图2A是根据一种实施方式的具有栅极结构和横向晶体管沟道的半导体器件的一部分的示意性水平横截面。
图2B示出了图2A的放大片段。
图2C-2E示出了图2A的半导体器件的部分沿着线C-C，D-D和E-E的三个垂直横截面。
图3A-3B示出了根据一种实施方式的具有沟槽接触部的半导体器件的一部分的两个平行的垂直横截面。
图4A-4B示出了根据一种实施方式的半导体器件的一部分的两个平行的垂直横截面，该半导体器件具有在互补掺杂的第一和第二补偿区之间的轻掺杂区或半绝缘区。
图5A-5B示出了根据一种实施方式的半导体器件的一部分的两个平行的垂直横截面，该半导体器件具有补偿区，该补偿区的宽度随着到第一表面的距离而增加。
图6A-6B示出了根据一种实施方式的具有漂移层的半导体器件的一部分的两个平行的垂直横截面。
图7A-7C示出了根据一种实施方式的具有垂直于体区延伸的补偿区的半导体器件的部分的垂直横截面。
图8是用于示出根据另一实施方式的用于制造半导体器件的方法的简化示意流程图。
图9A-9E示出了碳化硅衬底的横截面，所述横截面用于示出根据一种实施方式的用于制造碳化硅半导体器件的方法，该方法具有通过能量过滤器的注入。
图10A-10E示出了碳化硅衬底的垂直横截面，所述垂直横截面用于示出根据一种实施方式的用于制造碳化硅半导体器件的方法，该碳化硅半导体器件具有在沟槽中沉积的掺杂的碳化硅。
具体实施方式
在以下详细描述中参考附图，所述附图构成公开内容的一部分，并且在所述附图中为了说明目的而示出半导体器件和用于制造半导体器件的方法的特定实施例。不言而喻，存在另外的实施例。同样不言而喻，可以对实施例进行结构或逻辑上的改变，而在此不违背由专利权利要求限定的范围。在这方面，实施例的描述不是限制性的。特别地，除非上下文另有说明，否则下面描述的实施例的特征可以与其他描述的实施例的特征组合。
术语“有”、“包含”、“包括”、“具有”等在下文中是开放式的术语，其一方面指示所述元素或特征的存在，另一方面不排除其他元素或特征的存在。除非上下文另有明确说明，否则不定冠词和定冠词均包括复数和单数。
一些附图除了掺杂类型之外通过说明“ - ”或“+”来表示相对掺杂物浓度。例如标记“n-”表示小于“n”掺杂区的掺杂物浓度的掺杂物浓度，而“n +”掺杂区具有比“n”掺杂区更高的掺杂物浓度。除非另有说明，否则相对掺杂物浓度的说明并不意味着具有相同相对掺杂物浓度说明的掺杂区必须具有相同的绝对掺杂物浓度。因此，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂物浓度。
术语或表述“电连接”描述了电连接元件之间的低电阻连接，例如相关元件之间的直接接触或经由金属和/或重掺杂半导体的连接。表述“电耦合”包括：在“电耦合”的元件之间可以存在一个或多个位于其间的和适合于信号传输的元件，例如以下元件，所述元件可控制成，使得所述元件在第一状态下可以暂时建立低电阻连接并且在第二状态下可以产生高电阻去耦。
如果针对物理量定义具有一个极限值或两个极限值的说明的值范围，则介词“从”和“到”一并包括相应的极限值。因此，“从......到”类型的说明被理解为“从至少......到最多”。
图1A和1B示出了基于由碳化硅形成的半导体本体100的半导体器件500。例如，半导体本体100具有碳化硅晶体或由这样的碳化硅晶体构成，其中除了主要成分、即硅和碳之外，碳化硅晶体还可以具有掺杂原子和/或杂质、例如氢和/或氧原子。碳化硅晶体的多型例如可以是2H，6H，15R或4H。
半导体本体100在正面具有第一表面101。平行于第一表面101的方向是水平方向。第一表面101的法线104规定垂直方向。
在半导体本体100中构造有源区110、电流分布区137和体区120，其中体区120沿着水平的第一方向191构造在源区110和电流分布区137之间并且与电流分布区137构成第一pn结pn1并且与源区110构成第二pn结pn2。
在附图中标记的pn结在此分别说明两个互补掺杂区之间的位置的状况，在所述位置处突出两个互补掺杂。
栅极结构150从第一表面101延伸到体区120中。栅极结构150的垂直范围v1小于体区120的垂直范围v2，使得栅极结构150在体区120内终止。在栅极结构150中构造有导电的栅电极155，该栅电极通过栅极电介质159与体区120分离，并且通过该栅电极的电位来控制经过体区120并且在源区110和电流分布区137之间的负载电流。
在体区120与半导体器件500的背面上半导体本体100的与第一表面101相对的第二表面102之间构造有电荷补偿结构180，该电荷补偿结构例如具有电流分布区137的导电类型的第一补偿区181和体区120的导电类型的第二补偿区182。
第一补偿区181与电流分布区137连接。例如，第一补偿区181直接邻接于电流分布区137，或者在电流分布区137和第一补偿区181之间构造有导电类型相同的一个或多个另外的掺杂区。
第二补偿区182连接到与源区110连接的负载电极的电位上。例如，第二补偿区182直接邻接于体区120，或者在体区120和第二补偿区182之间构造有体区的导电类型的一个或多个掺杂区。
在截止情况下，从第一和第二补偿区181，182之间的垂直pn结出发，空间电荷区在水平方向上扩展，使得即使在第一补偿区181中的相对高的净掺杂物浓度的情况下也可以实现高的耐压强度。另一方面，第一补偿区181中的高掺杂显著降低了导通电阻。
根据一种实施方式，电荷补偿结构180的垂直范围v4至少与栅极结构150的垂直范围v1一样大，使得由电荷补偿结构180引起的导通电阻下降在器件参数中显著地反映出来。
横向尺寸与第一和第二补偿区181、182中的掺杂物浓度可以安排成，使得第一和第二补偿区181、182在施加小于半导体器件500的标称反向电压的第一反向电压时被移动载流子完全耗尽。
特别地，在第一和第二补偿区181、182中，掺杂物浓度沿着平行于第一表面101的线的线积分小于碳化硅的击穿电荷。
根据另一种实施方式，在电荷补偿结构180的垂直范围v4的中间三分之一中沿着至少一个与第一表面101平行的线，第一和第二补偿区181、182中的掺杂可以完全补偿。在该线之上和之下，电荷补偿结构180可以失谐，以便稳定在雪崩击穿中的半导体器件的表现，其中两个补偿区中的分别在距第一表面101的相同距离处的掺杂并非完全补偿，而是一个补偿区181、182中的掺杂可以与另一个补偿区182、181中的掺杂的值相差高达5％。
例如，在电荷补偿结构180的面向第一表面101的第一部分中，体区120的导电类型的掺杂可以占优势，而在面向第二表面102的第二部分中，与体区的120导电类型互补的掺杂占优势。相较于在整个垂直范围内理想地补偿的电荷补偿结构，可以针对更宽的工艺窗口更精确地确定电压击穿距第一表面101的距离。
特别是，在击穿情况下在那里产生并且流出至两个负载电极的移动载流子可以分别部分补偿在第一和第二部分中的静止载流子的电荷，由此局部降低有效电场并且因此局部提高击穿场强。电压击穿倾向于转移到半导体本体的先前未受影响的区域中，由此整体上半导体器件获得电压击穿方面的稳定性。
第一和第二补偿区181、182可以条带状地构造，其中纵向范围可以至少是垂直于纵向范围的横向范围的十倍并且第一和第二补偿区181、182的相应的纵向轴线彼此平行地延伸。
根据一种实施方式，第一和第二补偿区181、182的纵向轴线平行于水平的第二方向192延伸，该第二方向与第一方向191倾斜地、例如正交地延伸。因此例如可能的是，第一补偿区181连续地连接到电流分布区137上并且在水平的横截面内在第一补偿区181的整个纵向范围上出现经过第一补偿区181的均匀的载流子流。
根据另一实施方式，第一和第二补偿区181、182的纵向轴线平行于第一方向191延伸。因此，相邻的第一补偿区181之间的中心到中心的距离可以与相邻的电流分布区137的中心到中心的距离解耦。例如，相邻的第二补偿区182之间的中心到中心的距离可以比相邻的电流分布区137之间的中心到中心的距离大至少50％，由此减小对用于构造电荷补偿结构180的方法的精度要求。
按照另一实施方式，相邻的第二补偿区182之间的中心到中心的距离可以小于相邻的电流分布区137之间的中心到中心的距离，使得掺杂物浓度在第一和第二补偿区中可以进一步提高，并可以因此降低了导通电阻。
第一补偿区181可以直接邻接于第二补偿区182。根据一种实施方式，在第一补偿区181和第二补偿区182之间可以构造有一个区域，在该区域中，掺杂物浓度至多是第一补偿区181中的掺杂物浓度的10％。
图2A至2E示出了具有晶体管单元TC的半导体器件500。半导体器件500可以是IGFET（绝缘栅场效应晶体管）或包括这样的IGFET，其中IGFET在通常的意义上可以是MOSFET（金属氧化物半导体FET），其不仅包括具有金属栅电极的FET而且包括具有由半导体材料构成的栅电极的FET。半导体器件500也可以实施为IGBT（绝缘栅双极晶体管）或MCD（MOS控制二极管）。
半导体器件500具有半导体本体100，其具有4H碳化硅晶体或由这样的4H碳化硅晶体组成。所示实施例涉及半导体本体100，其中<0001>晶向相对于垂直方向倾斜了2°和8°之间的角度偏差α。 <1-100>晶向平行于水平的第一方向191延伸。在垂直于图2A的横截面平面并且正交于第一方向191的平面中，<11-20>晶向与水平面倾斜了该角度偏差α。
晶体管单元TC沿着第一表面101构造在半导体本体100的正面上。晶体管单元TC在体区120中形成横向晶体管沟道，该横向晶体管沟道具有平行于第一表面101的主电流流动方向，其中体区120分别沿着水平第一方向191构造在源区110和电流分布区137之间。源区110、体区120和电流分布区137可以分别从第一表面101延伸到半导体本体100中。
体区120和电流分布区137之间的第一pn结pn1可以垂直于或几乎垂直于第一表面101延伸。电流分布区137可以沿着第一方向191构造在两个相邻晶体管单元TC的两个体区120之间。电流分布区137的垂直范围可以等于或小于体区120的垂直范围v2。
体区120和源区110之间的第二pn结pn2可以具有与第一表面101垂直或几乎垂直延伸的第一部分pn21。源区110中的掺杂物浓度足够高以与金属形成欧姆接触。源区110的垂直范围可以小于或等于体区120的垂直范围v2。源区110和体区120的水平纵向轴线可以平行于与第一方向191正交的水平第二方向192延伸。
根据示出的实施方式，源区110可以分别在体区120中延伸，其中源区110在体区120的面向第一表面101的部分中分别沿着第一方向191构造在体区120的两个子区域之间。在源区110的背向第一表面101的侧上，体区120和源区110之间的第二pn结pn2可以具有第二部分pn22，该第二部分平行于或近似平行于第一表面101延伸。
沿着半导体本体100的背面上的与第一表面101相对的第二表面102，构造有重掺杂的接触区139，其直接邻接于第二表面102并且足够高地掺杂以形成欧姆接触。对于MOSFET，接触区139的导电类型对应于源区110的导电类型。如果半导体器件500是IGBT，则接触区139与源区110互补地掺杂。
在一侧上的体区120和电流分布区137与另一侧上的接触区139之间，构造有电荷补偿结构180。在接触区139和电荷补偿结构180之间，可以构造有与晶体管单元TC的沟道类型对应的导电类型的漂移层131。例如，具有n沟道晶体管单元TC的半导体器件500的漂移层131被n型掺杂，其中第一补偿区181中的平均掺杂物浓度可以至少10倍于漂移层131中的平均掺杂物浓度。漂移层131中的掺杂物浓度例如可以在5×1015cm-3至5×1016cm-3的范围内。在漂移层131和重掺杂的接触区139之间可以构造有漂移层139的导电类型的其他掺杂区131，所述其他掺杂区的平均掺杂物浓度高于漂移层131的平均掺杂物浓度。
此外，半导体本体100还可以具有漂移层131的导电类型的另外的掺杂区、例如屏障区，其局部降低了体区和/或屏蔽区的发射效率。
栅极结构150从半导体本体100的第一表面101延伸到体区120中。栅极结构150可以分别具有相同的尺寸和相同的结构构造。栅极结构150可以布置成行450。每行450可以具有多个、尤其是彼此分离的栅极结构150，这些栅极结构可以沿着第二方向192、特别是具有相同的中心到中心的距离地来布置。例如，行450垂直于栅极结构150的主延伸方向和/或沿着第二方向192延伸。体区120的沟道部分121在分配给相同行450的相邻栅极结构150之间延伸。每个沟道部分121直接邻接于相邻栅极结构150之一的至少一个第一侧壁，并且也可以直接邻接于两个相邻栅极结构150中另一个栅极结构处的第二侧壁，其中至少所述第一侧壁平行于半导体本体100中的主晶面延伸。在栅极结构150下面，体区120的屏蔽部分122将分配给相同行450的沟道部分121连接。屏蔽部分122中的掺杂物浓度可以大于或等于沟道部分121中的掺杂物浓度。
栅极结构150沿第二方向192的栅极结构宽度w1等于或更小栅极结构150沿第一方向191的栅极结构长度l1。栅极结构150的主延伸方向可以沿着栅极结构150的栅极结构长度l1延伸。例如，栅极结构宽度w1至多为栅极结构长度l1的50％。相同行450的相邻栅极结构150之间的中心到中心的距离pt0可以在500nm至5μm的范围内。栅极结构长度l1可以在500nm至10μm的范围内，例如在1μm至5μm的范围内。
栅极结构150的垂直范围v1限定横向晶体管沟道的沟道宽度。通过提高栅极结构150的垂直范围v1，可以提高晶体管单元TC的沟道宽度，而不提高晶体管单元的水平面积需求。
栅极结构150的垂直范围v1和栅极结构150沿第二方向192的栅极结构宽度w1之间的纵横比可以大于1，例如大于2或大于5，使得得出高的面积效率，即每水平面积单位的大的沟道宽度。
在栅极结构150中构造有导电栅电极155和栅极电介质159，该栅极电介将栅电极155至少与体区120的活性部分分离，其中在活性部分中构造晶体管沟道。根据一种实施方式，栅极电介质159可以使栅电极155与半导体本体100完全绝缘。根据其他实施方式，在栅极结构150中可以构造有一个或多个分离电介质，其结构构造和/或其层厚可以与栅极电介质159不同，其中所述一个或多个分离电介质可以将栅电极155与源区110、电流分布区137和/或体区120的非活性部分分离。在体区120的非活性部分中，在运行半导体器件时，在绝对极限数据值（绝对最大额定值）内没有形成晶体管沟道。非活性部分例如在栅极结构150的底部处或沿着非活性侧壁延伸。
活性侧壁平行于主晶面。在所示实施例中，活性侧壁平行于（11-20）晶面定向，并且相对于垂直方向倾斜了角度偏差α。
根据另一实施例，其中<0001>晶向相对于垂直方向倾斜了2°和8°之间的角度偏差α，例如倾斜了4°，<1-100>晶向平行于水平的第二方向192延伸。于是，两个侧壁可以是与（0001）晶面平行并且与第一表面101垂直定向的活性侧壁。
第一pn结pn1的第一部分pn11和第二pn结pn2之间的距离限定晶体管单元TC的沟道长度l2，其中沟道长度l2可以小于栅极结构长度l1，使得栅极结构150横向上可以延伸到电流分布区137中，延伸到源区110中或延伸到电流分布区137以及源区110中。根据一种实施方式，沟道长度l2小于栅电极155沿第一水平方向191的栅极长度l3，使得栅电极155可以与电流分布区137、源区110重叠或与电流分布区137和源区110重叠。
栅极结构150和电流分布区137之间的第一重叠部d11可以是至少10nm，例如至少50nm。栅极结构150和源区110之间的第二个重叠部d12同样可以是至少10nm，例如至少50nm。
根据一种实施方式，第一和第二横向重叠部d11、d12中的至少一个重叠部大于栅极电介质159的厚度，使得栅电极155横向与电流分布区137、源区110重叠，或与两者重叠。足够的第一重叠部d11和/或足够的第二重叠部d12确保晶体管沟道的沿着栅极结构150的侧壁构造的部分的可靠和鲁棒的低电阻连接。
电荷补偿结构180可以具有电流分布区137的导电类型的第一补偿区181和体区120的导电类型的第二补偿区182。
第一补偿区181可以直接邻接于电流分布区137。根据另一实施方式，可以在电流分布区137和第一补偿区181之间构造相同导电类型的至少一个另外的区域。
第二补偿区182可以直接邻接于体区120。根据另一实施方式，可以在体区120和第二补偿区182之间构造至少一个相同导电类型的另外的掺杂区。第一和第二补偿区181、182中的尺寸和掺杂物浓度可以安排成，使得在小于半导体器件的标称反向电压的第一反向电压的情况下，第一和第二补偿区181、182被移动载流子完全耗尽。如果同时第一补偿区181中的平均掺杂物浓度超过常见半导体器件的漂移层的掺杂物浓度的典型值，则半导体器件500的导通电阻可以在无补偿结构的情况下相对于比较产品急剧下降。
对于具有较低的标称击穿电压的半导体器件，第一补偿区181中的平均掺杂物浓度可以选择得比具有较高的标称击穿电压的半导体器件高，并且在此高2到20倍，例如比具有相同的标称击穿电压和无电荷补偿结构180的可比较的半导体器件中的高3到10倍。根据一种实施方式，第一补偿区181中的平均掺杂物浓度是至少5×1015 cm-3，例如至少1017cm-3。
在第一和第二补偿区181、182中，掺杂物浓度沿着平行于第一表面101的线的线积分可以分别小于碳化硅的击穿电荷。
电荷补偿结构180的垂直范围v4可以至少是栅极结构150的垂直范围v1的两倍。
在半导体本体500的正面上，第一接触结构315可以从第一负载电极310通过层间电介质210中的开口延伸至半导体本体100或延伸到半导体本体100中，并在此直接邻接于源区110和体区120，并与两者形成欧姆接触。接触结构315可以具有至少一个由金属、金属化合物或金属合金构成的子层。
第一负载端子L1可以是MCD的阳极端子，IGFET的源极端子或IGBT的发射极端子。重掺杂的接触区139与第二负载端子L2连接或与其电耦合，其中第二负载端子L2可以是MCD的阴极端子，IGFET的漏极端子或IGBT的集电极端子。栅电极155可以通过低电阻路径与栅极端子连接或者与其电耦合。
图3A和3B示出了半导体器件500的沿着第一方向191的两个平行的垂直横截面，其中图3A示出栅极结构150的纵向截面并且图3B示出体区120的纵向截面。
半导体器件500具有n沟道晶体管单元TC，并且可以是SiC MOSFET或除了其他功能元件之外还具有这样的SiC MOSFET。第一负载电极310构成源极端子S或者与源极端子S电连接。第二负载电极320构成漏极端子D或与漏极端子D电连接。接触区139、源区110、电流分布区137和第一补偿区181是n掺杂的。体区120和第二补偿区182是p掺杂的。第二补偿区182可以直接邻接于第一补偿区181。
第一接触结构315从第一负载电极310穿过层间电介质210中的开口延伸到半导体本体100中。第一接触结构315的沟槽部分在半导体本体100中的垂直范围v3可以小于栅极结构150的垂直范围v1，可以等于栅极结构的垂直范围v1或可以大于垂直范围v1，其中接触结构315可以达到体区120的在栅极结构150的下边缘下方的部分中。接触结构315的沟槽部分可以具有至少一个由金属、金属合金或金属化合物构成的子层，并且在源区110的整个垂直范围上形成低电阻连接，使得沿着晶体管单元TC的整个沟道宽度可以出现通过体区120的均匀的电流密度。
在电流分布区137中，横向的晶体管电流610通过两个相邻的晶体管单元TC被偏转成经过第一补偿区181到达第二负载电极320的垂直负载电流620。
图4A和4B示出了具有第一补偿区181的电荷补偿结构180，该第一补偿区至少部分地与第二补偿区182间隔开。在第一和第二补偿区181、182之间，可以构造有区域183，其中掺杂物浓度为第一补偿区181中的掺杂物浓度的至多10％。电荷补偿结构180例如可以通过蚀刻沟槽并用掺杂材料填充沟槽来形成。
在图5A至5B中，电荷补偿结构180具有第一和第二补偿区181、182，其横向宽度w11、w12随着到第一表面101的距离增加而连续增加。在相邻的第一和第二补偿区181、182之间，可以构造有轻掺杂区或半绝缘区183。图5A至5B的第一和第二补偿区181、182例如可以通过使用能量过滤器的情况下注入掺杂物离子来形成。
在图6A至6B中，在电荷补偿结构180和接触区139之间，构造有轻n掺杂的漂移层131，其具有至少2μm的垂直范围v5。利用所说明的最小垂直范围，漂移层131可以改善器件背面区域中的电场分布。
在上述实施例中，第一和第二补偿区181、182的水平纵向轴线沿着水平的第二方向192延伸，使得电流分布区137沿第二方向192连续且不中断地连接到相同导电类型的第一补偿区181并且在水平横截面内可以出现沿着电流分布区域137的整个纵向范围的均匀的载流子流。第二补偿区182连续地并且在体区120的整个纵向范围上邻接于体区120，使得在雪崩击穿的情况下，总是可以直接在垂直方向上导走雪崩电流。
图7A至7C涉及具有第一和第二补偿区181、182的电荷补偿结构180，所述第一和第二补偿区的水平纵向轴线与电流分布区137和体区120的水平纵向轴线倾斜地、例如正交地延伸。对于这样的电荷补偿结构180，在构造电流分布区137和体区120时，可以省略对第一和第二补偿区181、182的调整。另外，相邻的第一补偿区181之间的中心到中心的距离可以与相邻的电流分布区137的中心到中心的距离解耦。
在图7B中，第二补偿区182的中心到中心的距离pt2小于相邻体区120之间的中心到中心的距离pt1，使得第一和第二补偿区181、182中的掺杂物浓度可以在无需进一步缩小晶体管单元的情况下进一步提高并且可以进一步减小导通电阻。
在图7C中，第二补偿区182的中心到中心的距离pt2大于相邻体区120之间的中心到中心的距离pt1，使得可以降低对用于构造第一和第二补偿区181、182的工艺的精度要求。
本公开内容还涉及一种用于制造半导体器件的方法。上述半导体器件例如可以利用这里描述的方法来制造。也就是说，结合该方法公开的所有特征和实施例也针对半导体器件公开，并且反之亦然。
根据图8，用于制造半导体器件的方法包括在碳化硅衬底的下衬底部分中构造电荷补偿结构（902）。电荷补偿结构可以具有第一导电类型的第一补偿区和第二导电类型的第二补偿区。在碳化硅衬底的在下衬底部分之上构造的上衬底部分中，构造体区、电流分布区和源区（904），其中体区沿水平的第一方向构造在源区和电流分布区之间并且与电流分布区构成第一pn结和与源区构成第二pn结。构造栅极结构（906），其从半导体衬底的主表面延伸到体区中并且在体区中分别沿着正交于第一方向的第二方向来布置。
该方法能够制造例如具有经过晶体管单元的横向电流流动和经过电荷补偿结构、特别是经过具有第一和第二补偿区的电荷补偿结构的垂直电流流动的SiC MOSFET。电荷补偿结构中的掺杂，特别是第一和第二补偿区中的掺杂可以相对高地选择。
特别是在具有相反掺杂的补偿区的电荷补偿结构的情况下，在补偿区之一中的高掺杂可导致SiC MOSFET的导通电阻（所谓的Rdson）的减小。在两个补偿区的另一个中的高掺杂可以实现低电阻导出雪崩电流，其中在雪崩击穿的情况下，在晶体管单元的体区和源区之间的电压降可以保持得足够小，以便抑制寄生双极晶体管的点火。通过电荷补偿结构中合适的垂直掺杂物分布，可以确定雪崩击穿的位置。
根据一种实施方式，可以通过外延方法在结晶起始衬底上生长下衬底部分，由此可以相对精确地设定下衬底部分的垂直范围。
电荷补偿结构的构造可以包括在下部衬底部分中注入掺杂物离子，其中掺杂物离子在进入碳化硅衬底中之前通过能量过滤器，该能量过滤器根据掺杂物离子在能量过滤器上的入射点来调制掺杂物离子的能量和散射角。
能量过滤器的使用能够实现借助相对少数量的注入、例如利用对于n导电类型和p导电类型的掺杂物离子分别一次的注入来构造电荷补偿结构、特别是第一和/或第二补偿区，其具有相对大的垂直范围和限定的均匀的垂直掺杂物分布。此外，可以相对精确地设定所注入的掺杂物离子的量，使得电荷补偿结构中的垂直掺杂物分布，特别是第一和/或第二补偿区中的垂直掺杂物分布可以以高的精度彼此协调。
电荷补偿结构的构造也可以包括例如借助蚀刻法在下衬底部分中构造沟槽，然后用掺杂的半导体材料填充所述沟槽。沟槽的构造和填充包括相对简单的方法步骤。
电荷补偿结构也可通过外延构造子层和将至少一个导电类型的掺杂物掩模注入到该子层中的序列的至少一次重复来构造。这样的所谓的多外延 /多注入方法实现能够在电荷补偿结构、特别是在第一和/或第二补偿区中的掺杂物浓度和垂直掺杂物分布的相对精确的设定以及在下衬底部分的确定子部分中的垂直掺杂物分布的局部修改，以确定雪崩击穿的位置。
电流分布区、体区和源区的构造可以包括在下衬底部分上外延生长上衬底部分，使得补偿结构的构造可以与晶体管单元的构造解耦。
图9A至图9E涉及一种用于基于起始衬底740制造半导体器件的方法，该起始衬底例如具有碳化硅晶体或由这样的碳化硅晶体构成，其中起始衬底740除了主要成分、硅和碳之外还可以具有掺杂原子和制造决定的杂质、例如氢和/或氧。
图9A示出了重n掺杂的起始衬底740。起始衬底740的晶体类型可以是4H多型。在起始衬底740的主表面741上，例如通过气相外延（vapour phase epitaxy）生长下衬底部分730。在此，硅和碳原子沉积在起始衬底740上，使得起始衬底740的晶体结构被接纳并继续。
图9B示出了下衬底部分730。下衬底部分730可以是轻n掺杂的。下衬底部分730的垂直范围v6可以在10μm至70μm的范围内，例如在15μm至35μm的范围内。
在下衬底部分730的主表面731上，可以施加第一掩模层并且通过光刻方法结构化第一掩模层。通过从第一掩模层得出的第一注入掩模410中的第一掩模开口415，第一导电类型的第一掺杂物离子被引入到下衬底部分730中，其中第一掺杂物离子491通过能量过滤器490，该能量过滤器根据掺杂物离子491在能量过滤器490上的入射点的位置来调制掺杂物离子491的能量和散射角。
图9C示出了具有第一掩模开口415的第一注入掩模410。第一掩模开口415可以是具有正交于横截面平面的纵向轴线的条带。相邻的第一掩模开口415可以以相同的中心到中心的距离来布置。第一掺杂物离子491通过能量过滤器490，在那里第一掺杂物离子根据通过能量过滤器490的路径长度而不同程度地失去能量并且被散射。在下衬底部分730中，第一掺杂物离子491停留在一定距离处，该距离与通过能量过滤器490之后的第一掺杂物离子的动能相对应。所注入的第一掺杂物离子491在下衬底部分730中形成第一补偿区181。
在通过能量过滤器490之后的第一掺杂物离子491的能量分布基本上由能量过滤器490的面向下衬底部分730的侧上的表面形态来确定。例如，对于具有规则的锯齿轮廓（该锯齿轮廓具有直的齿形）的表面，可以得出第一掺杂物离子491的大致均匀的能量分布，其中在能量过滤器490之后的第一掺杂物离子491的能量可以在最小值和最大值近似相同地分布。相应地，作为沿着经过第一补偿区181的线I-I'的垂直掺杂物ND，可以近似得出均匀分布，如图9C的右侧部分中所示。图9C被示出。第一补偿区181的横向宽度w11可以随着到下衬底部分730的主表面731的距离的增加而线性地增加。
根据一种实施方式，第一补偿区181是p掺杂的并且互补掺杂的第二补偿区通过下部衬底部分730的不受注入影响的部分来构造。根据另一实施方式，去除第一注入掩模410，施加第二掩模层，并通过光刻法结构化第二掩模层，其中构造具有第二掩模开口425的第二注入掩模420，并且其中第二掩模开口425暴露出下衬底部分730的在第一补偿区181之间的部分。通过第二掩模开口425，第二掺杂物离子492借助能量过滤器490以与上面参照图9C针对第一掺杂物离子491描述的类似的方式引入。第二掺杂物离子492的导电类型与第一掺杂物离子491的导电类型互补。
图9D示出了具有第二掩模开口425的第二注入掩模420。在第二掩模开口425的垂直延长上，第二掺杂物离子492构造第二补偿区182，其导电类型与第一补偿区181的导电类型互补。第二补偿区182的平行于下衬底部分730的主表面731的横向宽度w12可以随着到下衬底部分730的主表面731的距离增加而连续增加。沿着线II-II'的垂直掺杂物分布NA可以近似为均匀分布，如图9D的右侧部分中所示。
在相邻的第一和第二补偿区181、182之间，下衬底部分730的不受注入影响的部分可以形成轻掺杂区或半绝缘区183，所述轻掺杂区或半绝缘区具有下衬底部分730的原始掺杂。在第一和第二补偿区181、182（一方面）与起始衬底740之间，下衬底部分730的不受注入影响的子区可以形成漂移层131。去除第二注入掩模420，并且可以在下衬底部分730的主表面731上生长上衬底部分720。
在图9E中所示的上衬底部分720中，例如可以构造图5A和5B中所示的体区、源区、电流分布区和栅极结构。
图10A至10E示出了一种方法，其中通过填充沟槽来构造电荷补偿结构180的第一和第二补偿区181、182。
在起始衬底740上，下衬底部分730可以通过外延形成，例如参考图9A和9B所描述的那样。在下衬底部分730的第一主表面731上可以施加掩模层，并且通过光刻方法由掩模层来构造蚀刻掩模430。通过各向异性的蚀刻方法，例如通过离子束蚀刻，在第一蚀刻掩模430的第一开口435的垂直延长上，在下衬底部分730中构造第一沟槽781。
图10A示出了第一蚀刻掩模430和第一开口435的垂直延长（投影）上的第一沟槽781。第一沟槽781用掺杂的碳化硅来填充，例如通过气相或固相外延法，其中第一蚀刻掩模430可以用作外延掩模。可以去除第一蚀刻掩模430和必要时在第一沟槽781外构造的碳化硅。
图10B示出了利用第一导电类型的掺杂的碳化硅形成的第一补偿区181，该第一补偿区181由填充图10A的第一沟槽781产生。
施加另一掩模层并对其进行光刻结构化，其中构造具有第二开口445的第二蚀刻掩模440，下衬底部分730的主表面731的在相邻的第一补偿区181之间的部分暴露。各向异性的蚀刻方法在第二开口445的垂直延长上形成第二沟槽782。
图10C示出了第二沟槽782，其可以具有与第一补偿区181相同的垂直范围，并且可以与第一补偿区181间隔开或者可以直接邻接于第一补偿区181。
第二沟槽782用第二导电类型的碳化硅填充，例如以上面参照图10B针对第一导电类型的碳化硅所描述的方式。
图10D示出了通过填充图10C的第二沟槽782而形成的第二补偿区182。在下衬底部分730的主表面731上，例如可以通过碳化硅的气相外延法来构造上衬底部分720。
在图10E中示出的碳化硅衬底700的在下衬底部分730之上生长的上衬底部分720中，可以构造电流分布区、体区、源区和栅极结构，如其例如在图3A至图4B中所示那样，其中栅极结构从碳化硅衬底700的主表面701延伸到碳化硅衬底700中。

Claims (23)

1.一种半导体器件，具有：
用碳化硅形成的半导体本体（100），所述半导体本体具有源区（110）、电流分布区（137）和体区（120），其中所述体区（120）沿着水平的第一方向（191）布置在所述源区（110）和所述电流分布区（137）之间并且与所述电流分布区（137）构成第一pn结（pn1）并且与所述源区（110）构成第二pn结（pn2）;
栅极结构（150），其从半导体本体（100）的第一表面（101）延伸到所述体区（120）中;和
在所述体区（120）和半导体本体（100）的与第一表面（101）相对的第二表面（102）之间的电荷补偿结构（180）。
2.根据权利要求1所述的半导体器件，还具有：
多个栅极结构（150），其沿着与第一方向（191）正交的水平第二方向（192）布置并延伸到所述体区（120）中。
3.根据权利要求1或2所述的半导体器件，其中所述电荷补偿结构（180）具有第一导电类型的第一补偿区（181）和与第一导电类型相反的第二导电类型的第二补偿区（182）。
4.根据权利要求3所述的半导体器件，其中第一补偿区（181）邻接于所述电流分布区（137），并且第二补偿区（182）邻接于所述体区（120）。
5.根据权利要求3或4所述的半导体器件，其中所述电荷补偿结构（180）的垂直范围（v4）至少与所述栅极结构（150）的垂直范围（v1）一样大。
6.根据权利要求3至5中任一项所述的半导体器件，其中第一和第二补偿区（181、182）在小于所述半导体器件（500）的标称反向电压的第一反向电压的情况下能够被移动载流子完全耗尽。
7.根据权利要求3至6中任一项所述的半导体器件，其中在第一和第二补偿区（181、182）中，掺杂物浓度沿平行于第一表面（101）的线的线积分小于碳化硅的击穿电荷。
8.根据权利要求3至7中任一项所述的半导体器件，其中在电荷补偿结构（180）的垂直范围（v4）的中间三分之一中沿着至少一个平行于第一表面（101）的线，相邻的第一和第二补偿区（181、182）的掺杂完全补偿。
9.根据权利要求3至8中任一项所述的半导体器件，其中第一和第二补偿区（181、182）的水平纵向轴线平行于第二方向（192）延伸。
10.根据权利要求3至8中任一项所述的半导体器件，其中第一和第二补偿区（181、182）的水平纵向轴线平行于第一方向（191）延伸。
11.根据权利要求3至10中任一项所述的半导体器件，其中相邻的第二补偿区（182）之间的中心到中心的距离（pt2）比相邻的体区（120）之间的中心到中心的距离（pt1）大至少50％。
12.根据权利要求3至10中任一项所述的半导体器件，其中相邻的第二补偿区（182）之间的中心到中心的距离（pt2）等于相邻的体区（120）之间的中心到中心的距离（pt1）。
13.根据权利要求3至12中任一项所述的半导体器件，其中在第一补偿区（181）和第二补偿区（182）之间构造有一个区域（183），在所述区域中掺杂物浓度为第一补偿区（181）中掺杂物浓度的至多10％。
14.根据权利要求13所述的半导体器件，其中第一补偿区（181）的横向宽度（w11）和/或第二补偿区（182）的横向宽度（w12）随着到第一表面（101）的距离的增加而连续增加。
15.根据权利要求3至14中任一项所述的半导体器件，还具有：
从第一表面（101）延伸到所述源区（110）中的接触结构（315）。
16.根据权利要求3至15中任一项所述的半导体器件，还具有：
邻接于第二表面（102）的接触区（139）和在所述电荷补偿结构（180）与所述接触区（139）之间的第一导电类型的漂移层（131），其中第一补偿区（181）中的平均掺杂物浓度至少是所述漂移层（131）中的平均掺杂物浓度的十倍。
17.一种用于制造半导体器件的方法，具有：
在碳化硅衬底（700）的下衬底部分（730）中构造电荷补偿结构（180）;
在所述碳化硅衬底（700）的在所述下衬底部分（730）之上构造的上衬底部分（720）中构造体区（120），电流分布区（137）和源区（110），其中所述体区（120）沿着水平的第一方向（191）构造在所述源区（110）和所述电流分布区（137）之间并且与所述电流分布区（137）构成第一pn结（pn1）并且与所述源区（110）构成第二pn结（pn2）;以及
构造栅极结构（150），所述栅极结构（150）从所述碳化硅衬底（700）的主表面（701）延伸到所述体区（120）中。
18.根据权利要求17所述的方法，其中构造多个栅极结构（150），所述栅极结构沿正交于第一方向（191）的水平第二方向（192）布置并延伸到所述体区（120）中。
19.根据权利要求17或18所述的方法，其中所述电荷补偿结构（180）的构造包括将下衬底部分（730）外延生长到结晶起始衬底（740）上。
20.根据权利要求17至19中任一项所述的方法，其中所述电荷补偿结构（180）的构造包括将掺杂物离子注入到下衬底部分（730）中并且所述掺杂物离子在进入所述碳化硅衬底（700）之前通过能量过滤器（490），所述能量过滤器根据所述掺杂物离子在所述能量过滤器（490）上的入射点来调制所述掺杂物离子的能量和散射角。
21.根据权利要求17至20中任一项所述的方法，其中所述电荷补偿结构（180）的构造包括在下衬底部分（730）中构造沟槽（781、782），并且然后用掺杂的碳化硅填充所述沟槽（781、782）。
22.根据权利要求17至21中任一项所述的方法，其中，
所述电荷补偿结构（180）的构造包括外延构造子层和将至少一个导电类型的掺杂物掩模注入到该子层中的序列的至少一次重复。
23.根据权利要求17至22中任一项所述的方法，其中所述电流分布区（137）的构造包括在所述下衬底部分（730）上外延生长上衬底部分（720）。
CN201910129728.7A 2018-02-21 2019-02-21 碳化硅半导体器件和用于制造碳化硅半导体器件的方法 Active CN110176497B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018103836.4 2018-02-21
DE102018103836.4A DE102018103836B4 (de) 2018-02-21 2018-02-21 Siliziumcarbid-Halbleiterbauelement und Verfahren zur Herstellung eines Siliziumcarbid-Halbleiterbauelements

Publications (2)

Publication Number Publication Date
CN110176497A true CN110176497A (zh) 2019-08-27
CN110176497B CN110176497B (zh) 2022-09-06

Family

ID=67481626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910129728.7A Active CN110176497B (zh) 2018-02-21 2019-02-21 碳化硅半导体器件和用于制造碳化硅半导体器件的方法

Country Status (2)

Country Link
CN (1) CN110176497B (zh)
DE (1) DE102018103836B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023133704A1 (en) * 2022-01-11 2023-07-20 Huawei Technologies Co., Ltd. Field-effect transistor device comprising n-doped fet component and p-doped fet component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719495A (zh) * 2008-09-30 2010-06-02 英飞凌科技奥地利有限公司 半导体器件及其制造方法
CN102110716A (zh) * 2010-12-29 2011-06-29 电子科技大学 槽型半导体功率器件
JP2012199515A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置とその製造方法
JP2014017469A (ja) * 2012-06-13 2014-01-30 Denso Corp 炭化珪素半導体装置およびその製造方法
CN105826377A (zh) * 2015-01-07 2016-08-03 北大方正集团有限公司 沟槽型超结功率器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015105679B4 (de) * 2015-04-14 2017-11-30 Infineon Technologies Ag Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719495A (zh) * 2008-09-30 2010-06-02 英飞凌科技奥地利有限公司 半导体器件及其制造方法
CN102110716A (zh) * 2010-12-29 2011-06-29 电子科技大学 槽型半导体功率器件
JP2012199515A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置とその製造方法
JP2014017469A (ja) * 2012-06-13 2014-01-30 Denso Corp 炭化珪素半導体装置およびその製造方法
CN105826377A (zh) * 2015-01-07 2016-08-03 北大方正集团有限公司 沟槽型超结功率器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023133704A1 (en) * 2022-01-11 2023-07-20 Huawei Technologies Co., Ltd. Field-effect transistor device comprising n-doped fet component and p-doped fet component

Also Published As

Publication number Publication date
DE102018103836B4 (de) 2020-07-30
DE102018103836A1 (de) 2019-08-22
CN110176497B (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
JP5198030B2 (ja) 半導体素子
JP4125126B2 (ja) 半導体デバイス
US7479678B2 (en) Semiconductor element and method of manufacturing the same
CN104969357B (zh) 绝缘栅型碳化硅半导体装置及其制造方法
CN103855223B (zh) 半导体装置
JP5491723B2 (ja) 電力用半導体装置
JP4768259B2 (ja) 電力用半導体装置
US8829608B2 (en) Semiconductor device
JP2018186270A (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
TW201909419A (zh) 帶有改良fom的可擴展的sgt結構
US8716788B2 (en) Semiconductor device with self-charging field electrodes
JPH03289176A (ja) 半導体装置
JP2021040131A (ja) トレンチ・ゲートを有する炭化ケイ素デバイス
CN111799322B (zh) 面向高频应用的双沟槽型SiC MOSFET结构及制造方法
JPWO2003065459A1 (ja) 半導体装置
CN103996705A (zh) 带有具有竖直杂质分布的超级结结构的半导体器件
CN104835836B (zh) 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管
JP2020174175A (ja) トレンチ・ゲート構造を有する炭化ケイ素デバイス及び製造方法
JP2016225343A (ja) 半導体装置
CN110391302A (zh) 采用屏蔽栅的超结mosfet结构和制作方法
CN110176497A (zh) 碳化硅半导体器件和用于制造碳化硅半导体器件的方法
US20110169080A1 (en) Charge balance power device and manufacturing method thereof
CN110416309B (zh) 一种超结功率半导体器件及其制作方法
WO2023071308A1 (zh) 一种半导体器件及集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant