CN110176446A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110176446A
CN110176446A CN201910117423.4A CN201910117423A CN110176446A CN 110176446 A CN110176446 A CN 110176446A CN 201910117423 A CN201910117423 A CN 201910117423A CN 110176446 A CN110176446 A CN 110176446A
Authority
CN
China
Prior art keywords
conductor
semiconductor device
terminal
electrically connected
temperature detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910117423.4A
Other languages
English (en)
Other versions
CN110176446B (zh
Inventor
增田晃一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=67481688&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN110176446(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110176446A publication Critical patent/CN110176446A/zh
Application granted granted Critical
Publication of CN110176446B publication Critical patent/CN110176446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01KMEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01KMEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K2007/163Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements provided with specially adapted connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供如下半导体装置,即,能够不对主电路部的电气特性造成影响地实施是否需要使温度检测用元件相对于半导体装置内部的流过主电流的电路绝缘的设计变更。本发明涉及的半导体装置具有:绝缘基板,其在绝缘层的一个主面具有金属板,在另一个主面具有第一导体、第二导体、第三导体、第四导体;半导体元件,其背面电极与第一导体电连接,表面电极与第二导体电连接;温度检测用元件,其一个电极与第三导体电连接,另一个电极与第四导体电连接;第一端子,其与第三导体电连接;第二端子,其配置为能够与第四导体进行导线配线;以及第三端子,其与第二导体电连接,第四导体配置为能够与第二导体进行导线配线。

Description

半导体装置
技术领域
本发明涉及具有温度检测用元件的半导体装置。
背景技术
就逆变器等所使用的功率模块等半导体装置而言,出于半导体装置的过热保护的目的,在半导体装置内部搭载温度检测用元件,通过温度检测用元件对半导体装置内部的温度进行检测。
温度检测用元件例如使用的是在具有温度依赖性的电阻体的两端连接有电极这一结构的元件,各个电极电连接至在半导体装置外部为了与测量器连接而设置的2个端子。根据向由测量器和温度检测用元件构成的电路(以后,称为温度检测用电路)通电时的电阻值,求出半导体装置内部的温度。在温度大于或等于规定温度的情况下,通过半导体装置外部的控制电路,停止半导体装置的动作或对电流进行抑制,防止半导体装置的过热。
温度检测用元件的基准电位(电极的连接目标的电位)有时设为在半导体装置内部搭载的IGBT(Insulated Gate Bipolar Transistor)等开关元件的驱动电路的基准电位(发射极电位)(以后,称为发射极电位型),有时设为独立于发射极电位的电位(以后,称为独立型)。将温度检测用元件的基准电位设为上述哪一个是根据半导体装置使用者的控制电路的设计而决定的。
作为发射极电位型的半导体装置,存在日本特开2002-76236号公报的图3及图5所记载的半导体装置。作为独立型的半导体装置,例如,存在日本特开2011-086821号公报所记载的半导体装置。
专利文献1:日本特开2011-086821号公报
专利文献2:日本特开2002-076236号公报
半导体装置的使用者在对组装有半导体装置的产品进行设计时,有时会构成为无论使用多个半导体制造商的半导体装置的哪一者都能够进行产品的设计。在上述情况下,希望控制电路的设计在各个产品中也一致,为此,需要将各个半导体装置统一为独立型的半导体装置或者发射极电位型的半导体装置。因此,半导体装置需要从独立型的半导体装置向发射极电位型变更或者从发射极电位型的半导体装置向独立型的半导体装置变更。
但是,就当前的半导体装置而言,由于要应对小型化的要求、半导体元件的小尺寸化等,半导体装置内部的配线密集,因此在进行上述温度检测用电路型式的变更的情况下,有可能不仅是温度检测用电路的配线,还必须伴随着与主电路(逆变器电路部)相关的配线布局的变更而进行应对。主电路的配线布局的变更有可能如使主电路的电感变更,促进半导体装置内部的分流平衡的恶化、一部分半导体元件的发热这样导致电气特性的变动。根据以上理由,就当前的半导体装置而言,难以在不伴随电气特性的变动的状态下进行与温度检测用电路相关的设计变更,有可能无法满足使用者侧的要求。
发明内容
本发明就是为了解决上述问题而提出的,其目的在于提供无论应对于发射极电位型的半导体装置和独立型的半导体装置的哪一者,都能够在抑制电气特性的变动的同时进行温度检测用电路的变更的半导体装置。
本发明涉及的半导体装置具有:绝缘基板,其在绝缘层的一个主面具有金属板,在另一个主面具有第一导体、第二导体、第三导体、第四导体;半导体元件,其背面电极与第一导体电连接,表面电极与第二导体电连接;温度检测用元件,其一个电极与第三导体电连接,另一个电极与第四导体电连接;第一端子,其与第三导体电连接;第二端子,其配置为能够与第四导体进行导线配线;以及第三端子,其与第二导体电连接,第四导体配置为能够与第二导体进行导线配线。
或者具有:绝缘基板,其在绝缘层的一个主面具有金属板,在另一个主面具有第一导体、第二导体、第三导体;半导体元件,其背面电极与第一导体电连接,表面电极与第二导体电连接;温度检测用元件,其一个电极与第三导体电连接,另一个电极能够进行导线连接;第一端子,其与第三导体电连接;第二端子,其配置为能够与温度检测用元件的另一个电极进行导线配线;以及第三端子,其与第二导体电连接,温度检测用元件的另一个电极配置为能够与第二导体进行导线配线。
发明的效果
根据本发明涉及的半导体装置,能够提供无论应对于发射极电位型的半导体装置和独立型的半导体装置的哪一者,都能够在抑制电气特性的变动的同时进行温度检测用电路的变更的半导体装置。
附图说明
图1是本发明的实施方式1涉及的半导体装置的结构图。
图2是本发明的实施方式1涉及的半导体装置的剖视图。
图3是本发明的实施方式1涉及的半导体装置的电路图。
图4是本发明的实施方式1涉及的独立型的半导体装置的结构图。
图5是本发明的实施方式1涉及的独立型的半导体装置的电路图。
图6是本发明的实施方式1涉及的发射极电位型的半导体装置的结构图。
图7是本发明的实施方式1涉及的发射极电位型的半导体装置的电路图。
图8是本发明的实施方式1涉及的发射极电位型的半导体装置的电路图。
图9是本发明的实施方式2涉及的半导体装置的结构图。
图10是本发明的实施方式2涉及的半导体装置的剖视图。
图11是本发明的实施方式2涉及的半导体装置的电路图。
图12是本发明的实施方式2涉及的独立型的半导体装置的结构图。
图13是本发明的实施方式2涉及的独立型的半导体装置的电路图。
图14是本发明的实施方式2涉及的发射极电位型的半导体装置的结构图。
图15是本发明的实施方式2涉及的发射极电位型的半导体装置的电路图。
图16是本发明的实施方式2涉及的发射极电位型的半导体装置的电路图。
标号的说明
1 绝缘基板
1a 绝缘层
1b 金属板
1c 第一导体
1d 第二导体
1e 第三导体
1f 第四导体
2 半导体元件
2a 开关元件
2b 整流元件
3 温度检测用元件
3a 电阻部
3b 一个电极
3c 另一个电极
4 壳体
4a 壳体树脂
4b N端子
4c P端子
4d 第一端子
4e 第二端子
4f 第三端子
4g 第四端子
5 粘接材料
6 绝缘基板
6a 绝缘层
6b 金属板
6c 第一导体
6d 第二导体
6e 第三导体
7 温度检测用元件
7a 电阻部
7b 一个电极
7c 另一个电极
100 半导体装置
110 半导体装置
120 半导体装置
200 半导体装置
210 半导体装置
220 半导体装置
具体实施方式
实施方式1.
对本发明的实施方式1涉及的半导体装置100的结构进行说明。图1是本发明的实施方式1涉及的半导体装置100的结构图,图2是图1所记载的A-A线处的剖视图。另外,图3是半导体装置100的电路图。
使用图2对半导体装置100的结构进行说明。将半导体装置的内部和半导体装置外部绝缘的绝缘基板1具有绝缘层1a,在绝缘层1a的一个主面具有金属板1b,在另一个主面具有第一导体1c、第二导体1d、第三导体1e、第四导体1f。
在第一导体1c经由焊料搭载以硅作为材料的半导体元件2。这里,半导体元件2是指开关元件2a和整流元件2b的组合,例如,也能够仅由整流元件2b构成。
如图1所记载那样,就半导体装置100而言,开关元件2a由IGBT构成,整流元件2b由Di构成。但是,半导体元件2也能够由其它元件构成,例如,也可以是将开关元件2a设为MOSFET的结构、使用了具有开关元件2a和整流元件2b这两者的特征的称为RC(ReverseConducting)-IGBT的元件的结构。
返回到图2对结构进行说明。温度检测用元件3具有配置为夹着电阻部3a的一个电极3b和另一个电极3c,一个电极3b经由焊料与第三导体1e连接,另一个电极3c经由焊料与第四导体1f连接。
半导体装置100的侧面由壳体4的壳体树脂4a构成,通过粘接材料5将壳体树脂4a和绝缘基板1固定。
下面,使用图1进行说明。作为用于与半导体装置外部连接的连接用端子,壳体4具有通常称为主端子的N端子4b和P端子4c、以及通常称为主端子和信号端子的第一端子4d、第二端子4e、第三端子4f、第四端子4g。各端子具有用于与半导体装置外部电连接而从壳体树脂4a凸出的端子部、用于半导体装置内部的配线的导线键合部,端子部和导线键合部一体地形成为L字状。
对半导体装置100的主电路的结构进行说明。就半导体装置100而言,半导体元件2由2个作为开关元件2a的IGBT和2个作为整流元件2b的Di构成,开关元件2a的表面电极(发射极电极)、整流元件2b的表面电极(阳极电极)、N端子4b通过导线进行连接。另外,第一导体1c和P端子4c通过导线进行连接。通过上述配线构成半导体装置100的主电路,就该主电路而言,将N端子4b和P端子4c作为输入输出端子,通过半导体元件2进行通电控制,通过第一导体1c和导线构成电流路径。
使用图1来说明对主电路的通电进行控制的信号传送所涉及的电路结构。第三端子4f经由第二导体1d与开关元件2a的发射极电极连接,第四端子4g与开关元件2a的栅极电极连接。即,第三端子4f相当于称为发射极信号端子的端子,第四端子4g相当于称为栅极信号端子的端子。另外,通过上述配线,第二导体1d成为发射极电位。本实施方式涉及的半导体装置通常是称为IGBT模块的结构,但对于仅由整流元件2b构成的半导体装置,例如,称为Di模块的半导体装置而言,不需要第四端子4g。
接着,对温度检测用电路涉及的结构进行说明。第三导体1e通过导线与第一端子4d连接,但第四导体1f除了温度检测用元件3没有与其它导体及端子电连接,其中,在第三导体1e搭载有温度检测用元件3的一个电极3b,在第四导体1f搭载有温度检测用元件3的另一个电极3c。另外,就第二端子4e而言,也没有与其它导体及端子电连接。
第四导体1f配置为能够与发射极电位型的半导体装置和独立型的半导体装置这两种使用者侧的要求相匹配地对导线连接目标进行变更。具体而言,配置在能够向独立于主电路的第二端子4e和作为发射极电位的第二导体1d这两者进行导线配线的距离。在本发明中,具体而言,能够进行导线配线的距离是指以空间距离而言小于或等于30mm的距离。将导线长度设为小于或等于30mm的理由是为了防止由于导线的自重使导线弯曲而与不同电位部接触。
根据上述结构及配线,半导体装置100的电路为图3所记载的电路。
通过设为半导体装置100的结构、配线及配置,从而相对于发射极电位型的半导体装置及独立型的半导体装置这两者的要求,不管相对于哪个要求都能够提供同样电气特性的产品。
在存在来自使用者侧的独立型半导体装置的要求的情况下,能够通过图4所示的半导体装置110进行应对。这里,半导体装置110是利用半导体装置100构成的独立型的半导体装置,半导体装置110的电路是图5所记载的电路。
半导体装置110是对半导体装置100的第四导体1f和第二端子4e进行导线连接,通过绝缘材料(未图示)对壳体4的内部进行了封装的结构。
半导体装置110的温度检测用电路是将第一端子4d和第二端子4e作为输入输出端子,通过温度检测用元件3和输入输出端子之间的电流路径(第三导体1e、第四导体1f和导线)构成的独立于主电路的电路。
在存在来自使用者侧的发射极电位型半导体装置的要求的情况下,能够通过图6所示的半导体装置120进行应对。这里,半导体装置120是利用半导体装置100构成的发射极电位型的半导体装置,半导体装置120的电路是图7所记载的电路。
半导体装置120是对半导体装置100的第四导体1f和第二导体1d进行导线连接,通过绝缘材料(未图示)对壳体4的内部进行了封装的结构。此外,半导体装置120的第二端子4e没有与其它导体及端子电连接。
半导体装置120的温度检测用电路是将第一端子4d和第三端子4f作为输入输出端子,通过温度检测用元件3和输入输出端子之间的电流路径(第二导体1d、第三导体1e、第四导体1f和导线)构成的。由于第二导体1d为发射极电位,因此作为输入输出端子的第三端子4f也为发射极电位,能够构成发射极电位型的半导体装置。
针对温度检测用电路的设计变更进行说明。在需要进行从独立型的半导体装置110向发射极电位型的半导体装置120的设计变更的情况下,可以将连接第四导体1f和第二端子4e的导线除去,通过导线将第四导体1f和第二导体1d连接。另一方面,在需要从半导体装置120变更为半导体装置110的情况下,可以将连接第四导体1f和第二导体1d的导线除去,通过导线将第四导体1f和第二端子4e连接。这些切换能够通过如下方式实现,即,将第四导体1f和第二端子4e配置为可以进行导线连接,将第四导体1f和第二导体1d配置为可以进行导线连接。
就利用半导体装置100的结构及配置构成的半导体装置110和半导体装置120而言,由于主电路的输入输出端子即N端子4b和P端子4c、构成主电路的电流路径的第一导体1c和导线、以及进行主电路的通电控制的半导体元件2的配置相同,因此主电路的电感相同,所以电气特性也相同。即,半导体装置110和半导体装置120能够在抑制电气特性的变动的同时进行温度检测用电路的变更。
如上所述,通过利用本发明的半导体装置100的结构及配置,能够提供无论应对于发射极电位型的半导体装置和独立型的半导体装置的哪一者,都能够在抑制电气特性的变动的同时进行温度检测用电路的变更的半导体装置。
但是,就半导体装置110和半导体装置120而言,作为温度检测用电路的输入输出端子,共同地使用第一端子4d,但与第一端子4d组合而使用的端子不同。与第一端子4d组合地使用的端子在半导体装置110时为第二端子4e,相对于此,在半导体装置120时为第三端子4f。
对需要使半导体装置110和半导体装置120的温度检测用电路的输入输出端子一致的情况下的应对进行说明。
使温度检测用电路的输入输出端子一致能够有效地运用半导体装置120的第二端子4e。通过图6及图7可确认到,半导体装置120的第二端子4e没有与其它导体及端子电连接。通过将第二端子4e与第二导体1d、第三端子4f、第四导体1f的任意者或它们的组合进行导线配线,能够形成图8所记载的电路。即,就半导体装置120而言,通过追加上述导线配线,从而能够将第二端子4e和第三端子4f设为相同电位,与半导体装置110的情况同样地,能够将第一端子4d和第二端子4e设为温度检测用电路的输入输出端子。
如上所述,第四导体1f被配置在能够与第二端子4e、第二导体1d这两者进行导线连接的距离,但在半导体装置120时由于第二端子4e和第三端子4f用于导线配线,因此有时难以确保能够导线键合的空间。在这样的情况下,希望预先将第二端子4e和第三端子4f配置于能够进行导线连接的距离。
就本实施方式1涉及的半导体装置100的半导体元件2而言,配置有2个开关元件2a和2个整流元件2b,但各元件的数量能够自由地设计,例如,也可以将开关元件2a设为1个元件,将整流元件2b设为3个元件。
本实施方式1涉及的半导体装置100为称为1in1的接线的半导体装置,但对于其它接线的半导体装置也同样地,能够提供可以应对2种使用者侧的要求的半导体装置。在该情况下,通过将第一导体1c设为多个,将半导体元件2搭载于第一导体1c,进行导线配线以将它们串联或并联连接,从而构成主电路,通过由导线将第二导体1d与任意半导体元件2的表面电极连接,从而能够形成与半导体装置100相当的半导体装置的结构,通过选择将来自第三导体1e的导线配线位置设为第二端子4e还是设为第二导体1d,能够构成可以应对2种使用者侧的要求的半导体装置。
例如,就内置有半桥电路的半导体装置而言,通过将半导体元件2搭载于第一导体1c,将它们串联2个,将第二导体1d与半导体元件2的表面电极连接,从而能够实现与半导体装置100相当的半导体装置的结构。这里,将第二导体1d连接于高电位侧的半导体元件2还是连接于低电位侧的半导体元件2只要与控制电路的设计相匹配地决定即可,在构成了发射极电位型的半导体装置时,在想要构成以高电位侧的发射极电位为基准的温度检测用电路的情况下,将第二导体1d连接于高电位侧的半导体元件2的表面电极,在想要构成以低电位侧的发射极电位为基准的温度检测用电路的情况下,将第二导体1d连接于低电位侧的半导体元件2的表面电极即可。
实施方式2.
接着,对本发明的实施方式2涉及的半导体装置200的结构进行说明。在本发明的实施方式2中,温度检测用元件由芯片型的温度检测用元件7构成。此外,在本发明的实施方式2中,省略关于与本发明的实施方式1相同或对应的部分的说明。
图9是本发明的实施方式2涉及的半导体装置200的结构图,图10是图9所记载的B-B线处的剖视图。另外,图11是半导体装置100的电路图。
使用图10对本实施方式2涉及的半导体装置200的结构进行说明。绝缘基板6具有绝缘层6a,在绝缘层6a的一个主面具有金属板6b,在另一个主面具有第一导体6c、第二导体6d、第三导体6e。
温度检测用元件7具有配置为夹着电阻部7a的一个电极7b和另一个电极7c,温度检测用元件7的一个电极7b经由焊料与第三导体6e连接,温度检测用元件7的另一个电极7c以能够进行导线连接的方式露出。
温度检测用元件7的另一个电极7c配置为能够与发射极电位型的半导体装置和独立型的半导体装置这两种使用者侧的要求相匹配地对导线连接目标进行变更。具体而言,温度检测用元件7的另一个电极7c配置在能够与第二导体6d、第二端子4e这两者进行导线配线的距离。
关于半导体装置200的其它结构及导线配线,是与半导体装置100相同地构成的。
在存在来自使用者侧的独立型半导体装置的要求的情况下,能够通过图11所示的半导体装置210进行应对。这里,半导体装置210是利用半导体装置200构成的独立型的半导体装置,半导体装置210的电路是图13所记载的电路。
半导体装置210是对半导体装置200的温度检测用元件7的另一个电极7c和第二端子4e进行导线连接,通过绝缘材料(未图示)对壳体4的内部进行了封装的结构。
半导体装置210的温度检测用电路是将第一端子4d和第二端子4e作为输入输出端子,通过温度检测用元件7和输入输出端子之间的电流路径(第三导体6e、温度检测用元件7的另一个电极7c和导线)构成的独立于主电路的电路。
在存在来自使用者侧的发射极电位型半导体装置的要求的情况下,能够通过图14所示的半导体装置220进行应对。这里,半导体装置220是利用了半导体装置200的发射极电位型的半导体装置,半导体装置220的电路是图15所记载的电路。
半导体装置220是对半导体装置200的温度检测用元件7的另一个电极7c和第二导体6d进行导线连接,通过绝缘材料(未图示)对壳体4的内部进行了封装的结构。此外,半导体装置220的第二端子4e没有与其它导体及端子电连接。
半导体装置220的温度检测用电路是将第一端子4d和第三端子4f作为输入输出端子,通过温度检测用元件7和输入输出端子之间的电流路径(第二导体6d、第三导体6e和导线)构成的。由于第二导体6d为发射极电位,因此作为输入输出端子的第三端子4f也为发射极电位,能够构成发射极电位型的半导体装置。
下面,对设计变更进行说明。在需要进行从独立型的半导体装置210向发射极电位型的半导体装置220的设计变更的情况下,可以将连接温度检测用元件7的另一个电极7c和第二端子4e的导线除去,通过导线将温度检测用元件7的另一个电极7c和第二导体6d连接。另一方面,在需要进行从半导体装置220变更为半导体装置210的情况下,可以将连接温度检测用元件7的另一个电极7c和第二导体6d的导线除去,通过导线将温度检测用元件7的另一个电极7c和第二端子4e连接。这些切换能够通过如下方式实现,即,将温度检测用元件7的另一个电极7c和第二端子4e配置为可以进行导线连接,将温度检测用元件7的另一个电极7c和第二导体6d配置为可以进行导线连接。
就利用半导体装置200的结构及配置构成的半导体装置210和半导体装置220而言,由于主电路的输入输出端子即N端子4b和P端子4c、构成主电路的电流路径的第一导体6c和导线、以及进行主电路的通电控制的半导体元件2的配置相同,因此主电路的电感相同,所以电气特性也相同。即,半导体装置210和半导体装置220能够在抑制电气特性的变动的同时进行温度检测用电路的变更。
如上所述,通过利用本发明的半导体装置200的结构及配置,从而能够提供无论应对于发射极电位型的半导体装置和独立型的半导体装置的哪一者,都能够在抑制电气特性的变动的同时进行温度检测用电路的变更的半导体装置。
但是,就半导体装置210和半导体装置220而言,作为温度检测用电路的输入输出端子,共同地使用第一端子4d,但与第一端子4d组合而使用的端子不同。与第一端子4d组合地使用的端子在半导体装置210时为第二端子4e,相对于此,在半导体装置220时为第三端子4f。
对需要使半导体装置210和半导体装置220的温度检测用电路的输入输出端子一致的情况下的应对进行说明。
使温度检测用电路的输入输出端子一致能够有效地运用半导体装置220的第二端子4e。通过图14及图15可确认到,第二端子4e没有与其它导体及端子电连接。通过将第二端子4e与温度检测用元件7的另一个电极7c、第二导体6d和第三端子4f的任意者或它们的组合进行导线配线,能够形成图16所记载的电路。即,就半导体装置220而言,通过追加上述导线配线,从而能够将第二端子4e和第三端子4f设为相同电位,与半导体装置210的情况同样地,能够将第一端子4d和第二端子4e设为温度检测用电路的输入输出端子。
如上所述,温度检测用元件7的另一个电极7c被配置在能够与第二端子4e、第二导体6d这两者进行导线连接的距离,但在半导体装置220时由于第二端子4e和第三端子4f用于导线配线,因此有时难以确保能够导线键合的空间。在这样的情况下,希望预先将第二端子4e和第三端子4f配置于能够进行导线连接的距离。
另外,就本实施方式2涉及的半导体装置200而言,是由芯片型的温度检测用元件7构成的,但只要是另一个电极7c能够导线键合的温度检测用元件7即可,可以是任意结构。
就本实施方式2涉及的半导体装置200而言,通过将本实施方式1涉及的半导体装置的第四导体除去,与本实施方式1涉及的半导体装置100相比能够实现半导体装置的小型化。
在本实施方式1、2中示出开关元件2a及整流元件2b由硅形成,但也可以由比硅带隙大的宽带隙半导体形成。作为宽带隙半导体,例如存在碳化硅、氮化镓类材料、或金刚石。
就由这样的宽带隙半导体形成的开关元件2a、整流元件2b而言,由于耐压性高,容许电流密度也高,因此能够实现开关元件2a、整流元件2b的小型化,通过使用这些被小型化后的开关元件2a、整流元件2b,能够实现组装了这些元件的半导体模块的小型化。
但是,由于装置整体的小型化使装置内部的配线空间缩小,因此在进行温度检测用电路型式的变更时,不仅是温度检测用电路的配线,还需要伴随着与主电路(逆变器电路部)相关的配线布局的变更而进行应对的可能性提高。即,在抑制电气特性的变动的同时进行温度检测用电路的设计变更变得更加困难。即使是使用了这样的宽带隙半导体元件的半导体装置,也能够得到本实施方式1、2所记载的效果。

Claims (8)

1.一种半导体装置,其特征在于,具有:
绝缘基板,其在绝缘层的一个主面具有金属板,在另一个主面具有第一导体、第二导体、第三导体、第四导体;
半导体元件,其背面电极与所述第一导体电连接,表面电极与所述第二导体电连接;
温度检测用元件,其一个电极与所述第三导体电连接,另一个电极与所述第四导体电连接;
第一端子,其与所述第三导体电连接;
第二端子,其配置为能够与所述第四导体进行导线配线;以及
第三端子,其与所述第二导体电连接,
所述第四导体配置为能够与所述第二导体进行导线配线。
2.根据权利要求1所述的半导体装置,其特征在于,
所述第四导体和所述第二端子进行了电连接。
3.根据权利要求1所述的半导体装置,其特征在于,
所述第四导体和所述第二导体进行了电连接。
4.一种半导体装置,其特征在于,具有:
绝缘基板,其在绝缘层的一个主面具有金属板,在另一个主面具有第一导体、第二导体、第三导体;
半导体元件,其背面电极与所述第一导体电连接,表面电极与所述第二导体电连接;
温度检测用元件,其一个电极与所述第三导体电连接,另一个电极能够进行导线连接;
第一端子,其与所述第三导体电连接;
第二端子,其配置为能够与所述温度检测用元件的另一个电极进行导线配线;以及
第三端子,其与所述第二导体电连接,
所述温度检测用元件的另一个电极配置为能够与所述第二导体进行导线配线。
5.根据权利要求4所述的半导体装置,其特征在于,
所述温度检测用元件的另一个电极和所述第二端子进行了电连接。
6.根据权利要求4所述的半导体装置,其特征在于,
所述温度检测用元件的另一个电极和所述第二导体进行了电连接。
7.根据权利要求1至6中任一项所述的半导体装置,其特征在于,
所述第二端子和所述第三端子配置为能够进行导线配线。
8.根据权利要求1至7中任一项所述的半导体装置,其特征在于,
所述半导体元件是由宽带隙半导体形成的。
CN201910117423.4A 2018-02-20 2019-02-15 半导体装置 Active CN110176446B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-027780 2018-02-20
JP2018027780A JP7098953B2 (ja) 2018-02-20 2018-02-20 半導体装置

Publications (2)

Publication Number Publication Date
CN110176446A true CN110176446A (zh) 2019-08-27
CN110176446B CN110176446B (zh) 2023-10-03

Family

ID=67481688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910117423.4A Active CN110176446B (zh) 2018-02-20 2019-02-15 半导体装置

Country Status (4)

Country Link
US (1) US10930736B2 (zh)
JP (1) JP7098953B2 (zh)
CN (1) CN110176446B (zh)
DE (1) DE102018220949B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7396118B2 (ja) 2020-02-28 2023-12-12 富士電機株式会社 半導体モジュール
DE102022208171A1 (de) 2022-08-05 2024-02-08 Volkswagen Aktiengesellschaft Anordnung zur Temperaturmessung mindestens eines Bauteils

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210866A1 (en) * 2006-02-28 2007-09-13 Yusuke Sato Rf power module
JP2011086821A (ja) * 2009-10-16 2011-04-28 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
CN104347611A (zh) * 2013-08-09 2015-02-11 三菱电机株式会社 半导体装置
CN105474543A (zh) * 2013-08-23 2016-04-06 三菱电机株式会社 半导体装置
CN106856669A (zh) * 2015-05-29 2017-06-16 新电元工业株式会社 半导体装置及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3889562B2 (ja) 2000-09-04 2007-03-07 株式会社日立製作所 半導体装置
JP2005203553A (ja) * 2004-01-15 2005-07-28 Matsushita Electric Ind Co Ltd 光送受信モジュールおよび光送受信装置
TWM266543U (en) * 2004-10-28 2005-06-01 Advanced Semiconductor Eng Multi-chip stack package
JP5550225B2 (ja) * 2008-09-29 2014-07-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US9508700B2 (en) 2013-12-04 2016-11-29 Mitsubishi Electric Corporation Semiconductor device module with solder layer
CN106660507B (zh) 2014-07-14 2019-04-16 提爱思科技股份有限公司 侧边安全气囊装置
US10032750B2 (en) * 2016-06-29 2018-07-24 International Business Machines Corporation Integrated DC-DC power converters through face-to-face bonding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210866A1 (en) * 2006-02-28 2007-09-13 Yusuke Sato Rf power module
JP2011086821A (ja) * 2009-10-16 2011-04-28 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
CN104347611A (zh) * 2013-08-09 2015-02-11 三菱电机株式会社 半导体装置
CN105474543A (zh) * 2013-08-23 2016-04-06 三菱电机株式会社 半导体装置
CN106856669A (zh) * 2015-05-29 2017-06-16 新电元工业株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP2019145641A (ja) 2019-08-29
US10930736B2 (en) 2021-02-23
US20190259837A1 (en) 2019-08-22
DE102018220949A1 (de) 2019-08-22
DE102018220949B4 (de) 2020-11-05
JP7098953B2 (ja) 2022-07-12
CN110176446B (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
JP5001637B2 (ja) 高電力密度デバイス用のパッケージ
CN103403862B (zh) 功率半导体模块和用于制造与温度传感器一起烧结的功率半导体模块的方法
CN106104779B (zh) 功率用半导体装置
US10074593B2 (en) Shunt resistor integrated in a connection lug of a semiconductor module and method for determining a current flowing through a load connection of a semiconductor module
CN109564941A (zh) 半导体装置、半导体模块、以及半导体封装装置
US6841866B2 (en) Power semiconductor device
US20090102034A1 (en) Packaged Microchip with Spacer for Mitigating Electrical Leakage Between Components
JP2010088299A (ja) 半導体装置
CN104798198B (zh) 半导体装置
CN110176446A (zh) 半导体装置
JP6415467B2 (ja) 配線基板、および半導体モジュール
EP0609528A1 (en) Low inductance semiconductor package
US6667461B1 (en) Multiple load protection and control device
JP2002153079A (ja) 半導体装置
JP2015115471A (ja) 電力用半導体装置
US20210028078A1 (en) Semiconductor Module Arrangement
TWM313372U (en) Over-current and over-voltage protection assembly apparatus
JP2005129826A (ja) パワー半導体装置
US7692293B2 (en) Semiconductor switching module
JP4866143B2 (ja) 電力用半導体装置
EP3503181A1 (en) Electronic assembly with a direct bonded copper substrate
US20060267185A1 (en) Encapsulated power semiconductor assembly
US6664629B2 (en) Semiconductor device
CN108010891B (zh) 功率半导体模块
US8154874B2 (en) Use of flexible circuits in a power module for forming connections to power devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant