CN110166720B - 视频处理系统与处理芯片 - Google Patents

视频处理系统与处理芯片 Download PDF

Info

Publication number
CN110166720B
CN110166720B CN201811611654.2A CN201811611654A CN110166720B CN 110166720 B CN110166720 B CN 110166720B CN 201811611654 A CN201811611654 A CN 201811611654A CN 110166720 B CN110166720 B CN 110166720B
Authority
CN
China
Prior art keywords
video
data
chip
processing
resolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811611654.2A
Other languages
English (en)
Other versions
CN110166720A (zh
Inventor
张义树
张政信
童旭荣
谢俊兴
汤森煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202210120093.6A priority Critical patent/CN114363544A/zh
Publication of CN110166720A publication Critical patent/CN110166720A/zh
Application granted granted Critical
Publication of CN110166720B publication Critical patent/CN110166720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/50—Lighting effects
    • G06T15/503—Blending, e.g. for anti-aliasing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4053—Scaling of whole images or parts thereof, e.g. expanding or contracting based on super-resolution, i.e. the output image resolution being higher than the sensor resolution
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/478—Supplemental services, e.g. displaying phone caller identification, shopping application
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Image Analysis (AREA)
  • Image Processing (AREA)

Abstract

本申请涉及视频处理系统与处理芯片。视频处理系统包含主芯片与处理芯片。主芯片接收第一数据。处理芯片耦接至主芯片，并接收一第二数据并对主芯片传送来的第一数据与第二数据中至少一者执行一视频处理，以驱动一显示面板。载于第一数据上的第一视频或载于第二数据上的第二视频具有第一分辨率，且第一分辨率为至少8K超高清晰度。

Description

视频处理系统与处理芯片
技术领域
本案是有关于一种视频处理系统，且特别是有关于可处理具有最大分辨率为至少8K超高清晰度的视频之视频处理系统。
背景技术
为了追求更高的视频清晰度，视频数据的分辨率已快速地增加。然而，更高分辨率的视频数据代表对处理视频数据的要求更高，例如为需要较高的数据传输率、更高的数据产出量等等。如此一来，一些现有的芯片无法处理具有标准中最大分辨率的视频数据。
发明内容
为了解决上述问题，本案之一些态样提供一种视频处理系统，其包含主芯片与处理芯片。主芯片用以接收第一数据。处理芯片耦接至主芯片，并用以接收第二数据并对主芯片传送来的第一数据与第二数据中至少一者执行视频处理，以驱动显示面板。载于第一数据上的第一视频或载于第二数据上的第二视频具有第一分辨率，且第一分辨率为至少8K超高清晰度。
本案之一些态样提供一种处理芯片，其包含第一传输接口以及视频处理电路系统。第一传输接口耦接至主芯片，以接收来自该主芯片的第一数据。视频处理电路系统耦接至第一传输接口，并用以根据第一数据中的第一视频或第二数据的第二视频中至少一者执行视频处理，以驱动显示面板。其中第二视频的分辨率范围为第一视频的超集，且第二视频的分辨率范围的最大值至少为8K超高清晰度。
综上所述，藉由上述至少一实施例中的处理芯片，视频处理系统能够处理具有8K超高清晰度分辨率或具有后续标准中的更高分辨率的视频数据。
附图说明
本案所附附图之说明如下：
图1为根据本案一些实施例所绘示之视频处理系统的示意图；
图2为根据本案一些实施例所绘制图1的处理芯片的电路示意图；
图3为根据本案一些实施例绘制将自图1的主芯片传送来的视频与处理芯片传来的视频进行混合的过程示意图；
图4为根据本案一些实施例所绘示将自图1的主芯片传送来的视频数据与处理芯片传来的视频进行混合的过程示意图；
图5为根据本案一些实施例所绘制自图1的主芯片传输图象数据与至少一混合因数至处理芯片的过程示意图；
图6A为根据本案一些实施例所绘制具有更多处理芯片的图1的视频处理系统之示意图；以及
图6B为根据本案一些实施例绘制一种电视墙应用的示意图。
具体实施方式
图1为根据本案的一些实施例所绘示之视频处理系统100的示意图。于一些实施例中，视频处理系统100可用于处理具有一分辨率范围的视频，其中此分辨率范围的最大值至少为8K超高清晰度(ultra high definition,UHD)。
如图1所示，显示面板100A耦接至视频处理系统100，以基于由视频处理系统100所处理的数据显示视频。于一些实施例中，视频处理系统100将处理后的视频数据与一或多个控制信号SC1传输至显示面板100A中的至少一控制器，以驱动显示面板100A。于一些实施例中，显示面板100A中的至少一控制器可包含时序控制器、源极驱动器、栅极驱动器等等。于一些实施例中，显示面板100A具有8K UHD或更高的分辨率。
于一些实施例中，视频处理系统100包含主芯片110与处理芯片120。于一些实施例中，主芯片110包含传输接口111，且处理芯片120包含传输接口122。于一些实施例中，主芯片110与处理芯片120用以经由传输接口111与122相互传输各种信息(例如为视频数据、控制信号、萤幕上显示(on-screen display,OSD)信息、音频数据等等)。
于一些实施例中，主芯片110基于数据D1执行视频处理与/或音频处理，以驱动显示面板100A显示载于数据D1内的图像与/或视频。于一些实施例中，载于数据D1的一视频SV1具有一第一预定分辨率。于一些实施例中，此第一预定分辨率低于8K UHD。
于一些实施例中，编码视频串流EV可载于数据D1内。于一些实施例中，编码视频串流EV可具有高于4K的一分辨率(例如可为8K)。于一些实施例中，主芯片110可能无法处理此编码视频串流EV。于此情况下，主芯片110可经由传输接口111与122传输编码视频串流EV至处理芯片120。如此，编码视频串流EV能交由处理芯片120进行处理。于一些实施例中，编码视频串流EV可经由无线传输而自网络或广播接收而来。
于一些实施例中，传输接口111与122可由至少一协议实施，其中该至少一协议可包含通用串行总线(USB)、集成电路总线(I2C)等等。于一些实施例中，传输接口111与122可用以传输或接收未压缩的视频数据。例如，关联于数据D1的一未压缩视频数据可经由传输接口111传输至处理芯片120。于一些有传输未压视频数据的实施例中，传输接口111与122可由V-by-One、高分辨率多媒体接口(HDMI)等等实施。上述关于用于实施传输接口111与122的至少一协议的类型用于示例，且本案并不以此为限。
于一些实施例中，主芯片110提供一或多个输入接口(未绘示)，其用以连接至一或多个外部音频/视频(audio/video,A/V)来源以接收数据D1。于一些实施例中，该一或多个输入接口可包含数字视频接口(DVI)、HDMI、显示端口、USB、广播、网络等等。于一些实施例中，主芯片110可以提供无线传输接口(未绘示)，例如为Wi-Fi、移动网络接口等等。上述由主芯片110所提供的各种接口的类型用于示例，且本案并不以此为限。
于一些实施例中，处理芯片120基于数据D2执行视频处理与/或音频处理。于一些实施例中，载于数据D2上的视频SV2具有一第二预定分辨率。于一些实施例中，第二预定分辨率的最大值高于第一预定分辨率。于一些实施例中，第二预定分辨率的最大值高于4K。于一些实施例中，第二预定分辨率的最大值可为8K UHD或工业标准中8K分辨率的后继者。于一些实施例中，主芯片110可由已存在的电视芯片实施。据此，藉由与处理芯片120的协同运作，可达到处理具有更高分辨率的视频处理能力。
于一些实施例中，处理芯片120可基于视频数据执行视频处理，其中视频数据关联于自主芯片110传送来的数据D1。换句话说，处理芯片120可兼容于处理具有第一预定分辨率与/或第二预定分辨率的视频数据。换个方式解释，能够被处理芯片120所处理的视频数据之分辨率范围为能够被主芯片110所处理的视频数据之分辨率范围的一超集。例如，由处理芯片120所处理的视频(例如为视频SV2)的分辨率可为低于或相同于第二预定分辨率的最大值(例如为8K UHD)的任意分辨率，例如可为480P、720P、1080P、2K、4K与/或8K UHD。由主芯片110所处理的视频(例如为视频SV1)的分辨率可为低于或相同于第一预定分辨率的最大值(例如为4K)的任意分辨率，例如可为480P、720P、1080P、2K与/或4K。
于一些实施例中，处理芯片120可转换具有一初始分辨率的视频数据(例如为视频SV1或SV2)为具有一新分辨率的视频数据，其中初始分辨率低于第二预定分辨率的最大值，且新分辨率高于初始分辨率并低于或等于第二预定分辨率的最大值。于一些实施例中，处理芯片120可增加视频数据的帧率(frame rate)，以满足显示面板100A的要求。于一些实施例中，由主芯片110或处理芯片120所执行的视频处理可包含视频编解码操作、去交错操作、缩放操作、模拟数字转换、数字模拟转换与/或OSD图像渲染/调合(mixing)/混合(blending)等等操作。
于一些实施例中，处理芯片120包含输入接口121，其用以连接至一外部视频源，以接收数据D2。于一些实施例中，输入接口121配置有足以支持具有第二预定分辨率的影像格式的能力。例如，输入接口121可支持原生8K视频源输入。
于一些实施例中，输入接口121的类型可包含显示端口、视频串流、HDMI与/或往后足以支持传送高于或等于第二预定分辨率的视频数据的接口。上述关于输入接口121的类型用于示例，且本案并不以此为限。
于一些实施例中，主芯片110可经由传输接口111传送压缩视频数据CVD(例如为载于数据D1上的视频、数据D1的压缩结果、或是视频串流)以及与压缩视频数据CVD相关的图帧旗标(frame flag)的编号信息(其可载于多个控制信号CN上)至处理芯片120。据此，处理芯片120可根据压缩视频数据CVD与图帧旗标的编号执行视频处理，以产生A/V同步的视频数据来驱动显示面板100A。于一些实施例中，在被传送至处理芯片120之前，载于压缩视频数据CVD上的图像/视频与OSD图像重迭。于一些实施例中，压缩视频数据CVD具有一分辨率，其低于或等于第二预定分辨率。
于一些实施例中，主芯片110基于数据D1产生压缩视频数据CVD。于一些实施例中，载于数据D1上的视频SV1可具有相同于第二预定分辨率的最大值的一分辨率。在此条件下，为了处理视频SV1，主芯片110可压缩与数据D1相关的视频数据以产生压缩视频数据CVD，其中与数据D1相关的视频数据对应于视频SV1。如此一来，处理芯片120可对压缩视频数据CVD执行视频处理，以驱动显示面板100A。于各个实施例，主芯片110与处理芯片120中每一者可处理音频数据。于一些实施例中，扬声器(未绘示)用以经由主芯片110所驱动，且处理芯片120经由传输接口122传输载于数据D2上的音频数据AD2至主芯片110。据此，主芯片110可基于音频数据AD2执行音频处理，以经由扬声器输出声音。于一些实施例中，扬声器(未绘示)用以经由处理芯片120所驱动，且主芯片110经由传输接口111传输载于数据D1上的音频数据AD1至处理芯片120，以经由扬声器输出声音。
于一些实施例中，音频数据AD1或AD2为音频脉冲编码调变数据。于一些实施例中，音频数据AD1或AD2为音频压缩数据。上述关于音频数据AD1或AD2的数据格式用于示例，且本案并不以此为限。
于各个实施例中，主芯片110与处理芯片120用以经由传输接口111与122交换各个控制信号CN，以执行视频/音频处理。于一些实施例中，控制信号CN包含视频串流(例如为压缩视频数据CVD)的时序信息、图帧旗标的编号信息、视频尺寸、位置以及各种用于视频传输与/或视频处理的参数信息。于一些实施例中，为了传输控制信号CN，传输接口111与122可由I2C或其他合适的协议实施。
此外，于一些实施例中，处理芯片120包含多个暂存器(未绘示)。多个暂存器用于设定处理芯片120的组态与/或由处理芯片120所执行的视频/图像处理的相关参数。于一些实施例中，多个控制信号CN可指示多个暂存器的数据值、地址值与索引值。上述关于控制信号CN的种类用于示例，且本案并不以此为限。
于一些实施例中，若预期处理OSD图像，OSD信息可于主芯片110与处理芯片120之间交换，其中OSD信息包含至少一混合因数。于一些实施例中，至少一混合因数包含α参数，但本案并不以此为限。
于图1中所示出的主芯片110与处理芯片120以及传输接口111与122的数量用于示例，且本案并不以此为限。于一些实施例中，二个或更多的传输接口111被用于主芯片110，其中主芯片110分别经由不同的传输接口111收发各种信息至处理芯片120。同样地，于一些实施例中，二个或更多的传输接口122被用于处理芯片120内，其中处理芯片120分别经由不同的传输接口122收发各种信息至主芯片110。于一些实施例中，二个或更多的处理芯片120可被使用以增强影像处理。
参照图1与图2。图2为根据本案一些实施例所绘制图1的处理芯片120的电路示意图。于一些实施例中，主芯片110与处理芯片120中每一者可由特殊应用晶体电路实施。如图2的例子所示，处理芯片120的主要部分可包含视频处理电路系统123以及OSD图像引擎电路系统124，上述两者可用来执行各个实施例所讨论的各种操作。视频处理电路系统123耦接至多个传输接口121与122以接收视频数据，进而执行前述各实施例所讨论的视频/音频处理。于一些实施例中，视频处理电路系统123可包含视频(与音频)编解码电路(即编码器与解码器)、图像引擎电路、去交错处理电路、模拟数字转换器、数字模拟转换器等等。OSD图像引擎电路系统124可基于OSD信息执行OSD图形渲染/调合(mixing)/混合(blending)操作，以将载于OSD信息上的OSD图象数据与视频(例如为视频SV1或SV2)混合。于一些实施例中，处理芯片120包含一音频处理电路(未绘示)，其独立于视频处理电路系统123，其中音频处理电路可包含音频编解码器电路(及编码器与解码器)，以处理音频数据AD2。
上述关于处理芯片120的实施方式、操作与/或功能用于示例，且本案并不以此为限。
一并参照图1与图3，图3为根据本案一些实施例绘制将自图1的主芯片110传送来的视频与处理芯片120传来的视频进行混合的过程示意图。
于操作S2-1，关联于数据D1的视频数据经主芯片110传输至处理芯片120。在图3所示的例子中，全画面视频数据201与关键数据202载于视频数据上，其中视频数据关联于图1中的数据D1。于一些实施例中，全画面视频数据201包含视频SV1与/或OSD/用户界面图像，其中上述两者预计被图1中的显示面板100A的全画面(萤幕)区域所显示。于一些实施例中，关键数据202用于定义图1的显示面板100A的区域A-1。于一些实施例中，关键数据202可由一特定编码实施。于一些实施例中，关键数据202可为一特定集合的数据值(例如为像素值、RGB值、像素索引或其上述组合)。上述关于关键数据202的实施方式用于示例，且本案并不以此为限。
于操作S2-2，处理芯片120基于全画面视频数据201、关键数据202以及由处理芯片120所处理的视频数据执行视频处理，以驱动显示面板100A显示混合视频数据203。于一些实施例中，区域A-1用于指示显示面板100A中的区域A-1显示经处理芯片120处理后的视频数据。处理芯片120可藉由识别关键数据202中的特定编码来获得区域A-1，并执行视频处理以使显示面板100A上的区域A-1与经处理芯片120处理的视频数据进行混合。于一些实施例中，由处理芯片120处理的视频数据包含载于数据D2上的视频SV2(或图像)或是由主芯片110传送来的压缩视频数据CVD。于一些实施例中，区域A-1具有小于显示面板100A的总区域的一面积。于此条件下，处理芯片120可缩小载于数据D2上的图像或视频的尺寸，以匹配于区域A-1的尺寸。
藉由操作S2-1与S2-2，由处理芯片120所处理的视频数据可与由主芯片110所处理的视频数据重迭。在一非限制性的例子中，处理芯片120可在区域A-1上显示视频，并在显示面板100A的剩余区域显示用户界面(例如，控制列、音量调整列、信息列等等)。
于各个实施例中，前述提及的视频数据可为图象数据。
图4为根据本案一些实施例所绘示将自图1的主芯片110传送来的视频数据与处理芯片120传来的视频进行混合的过程示意图。
于一些实施例中，可使用『空间分享』的技术，以自主芯片110传输视频数据(例如为视频/OSD/用户界面)以及至少一混合因数至处理芯片120。于操作S3-1，主芯片110传输全画面视频数据301(其包含视频数据301A以及至少一混合因数301B)至处理芯片120。于图4的一些例子中，至少一混合因数301B为封装于全画面视频数据301内。等效来说，至少一混合因数301B是藉由分享全画面视频数据301的空间来进行传输。
于一些实施例中，至少一混合因数301B是跟着载于全画面视频数据301上的像素数据(例如为视频数据301A的多个像素数据值)一并传送。于一些实施例中，图1中的传输接口111是由V-by-one接口的4位组模式或5位组模式实施，以一并传送像素数据与至少一混合因数301B。图4所示出的至少一混合因数301B用于示例，且本案并不以此限。
于操作S3-2，处理芯片120基于全画面视频数据301与数据D2执行视频处理，以混合来自主芯片110的视频与来自处理芯片120的视频(例如图1中的视频SV2)，以产生混合视频数据302。于一些实施例中，如图4所示，混合视频数据302包含多个区域302A与302B，其中区域302A用于显示载于全画面视频数据301上的图像或视频，且在区域302B中，载于全画面视频数据301上的图像或视频(例如为视频数据301A)可基于至少一混合因数301B与视频SV2进行α混合。
于其他的实施例中，区域302A用于显示一部分的视频数据301A(例如为视频/OSD/用户界面)，且基于至少一混合因数301B而与视频SV2进行α混合的其他部分的视频数据301A被显示在区域302B中。
图5为根据本案一些实施例所绘制自图1的主芯片110传输图象数据与至少一混合因数至处理芯片120的过程示意图。
于一些实施例中，可使用“时间分享”(或称“时间戳记”)的技术，以自主芯片110传输视频数据以及至少一混合因数至处理芯片120。如图5的例子所示，主芯片110交替地传输全画面视频数据401以及至少一混合因数402至处理芯片120，其中全画面视频数据401包含图象数据(例如为图5中的用户界面数据)。详细而言，两个混合因数402在时间区间T1与T5被传输，且3个全画面视频数据401(例如为用户界面数据)在时间区间T2至T4被传输。相较于图4所示的多个实施例，于图5的多个实施例中，至少一混合因数以及全画面视频数据是在不同的时间区间被传输。
于一些替代性的实施例中，上述“空间分享”与“时间分享”的两个技术可同时被采用。例如，视频数据于时间区间Tm被传输，且载有至少一混合因数以及OSD/用户界面的封装数据于时间Tn被传输，其中Tm不同于Tn。
图6A为根据本案一些实施例所绘制具有更多处理芯片120的图1的视频处理系统100之示意图。图6B为根据本案一些实施例绘制一种电视墙应用的示意图。
于一些实施例中，若图1的视频处理系统100具有至少两个处理芯片120，视频处理系统100可被应用于设定成电视墙形式的多个面板(其可称为菊炼(daisy chain))。例如，如图6A所示，4个处理芯片120A～120D分别耦接至4个显示面板100A～100D。于一些实施例中，如图6B所示，4个显示面板100A～100D用以建立电视墙。
在图6A中的一些实施例，处理芯片120A驱动显示面板100A显示一部分的视频并输出处理后的数据PD1至处理芯片120B。处理芯片120B基于处理后的数据PD1执行视频/音频处理，以驱动显示面板100B显示一部分的视频并输出处理后的数据PD2至处理芯片120C。依此类推，多个处理芯片120C～120D可分别驱动多个显示面板100C与100D。如此一来，如图6B所示，视频可由多个显示面板100A～100D所形成的电视墙显示。
于一些实施例中，视频处理系统100可应用于电视、机顶盒(set-top box)与/或多个萤幕。于一些实施例中，当视频处理系统100应用于机顶盒时，处理芯片120可耦接至另一输入接口(例如为4组HDMI的接收器)，以输出处理后的数据到该另一输入接口。
综上所述，藉由上述至少一实施例中的处理芯片，视频处理系统能够处理具有8KUHD分辨率或后续标准中的更高分辨率的视频数据。
上述内容已说明视频处理系统100中的各种功能性组件或方块。在本领域中具有通常知识者能够理解，于一些实施例中，上述多个功能性方块能够由电路实施(可为专用的电路或为通用电路，其于一或多个处理器与编码指令的控制下进行操作)，其通常可包含多个晶体管或其他电路组件，上述晶体管或电路组件用以根据本文所描述的功能与操作来控制电路的运作。本领域中具有通常知识者能够更进一步地理解，电路组件的具体结构或内部连接方式通常可由一编译器(例如为暂存器传输级语言(register transfer language,RTL)编译器)决定。RTL编译器在多个脚本上运作以解译该些脚本为用于制造最终电路的布局形式，其中此些脚本非常类似于组合语言码。RTL在电子或数字系统中的制造设计过程的用途与使用方式为本领域熟知。
虽然本案已以实施方式揭露如上，然其并非限定本案，本领域技术人员，在不脱离本案之精神和范围内，当可作各种更动与润饰，因此本案之保护范围当视后附之权利要求书所界定者为准。
【符号说明】
100：视频处理系统
SC1、CN：控制信号
120：处理芯片
D1、D2：数据
EV：编码视频串流
CVD：压缩视频数据
123：视频处理电路系统
S2-1、S2-2：操作
202：关键数据
203、302：混合视频数据
301A：视频数据
302A、302B：区域
401：全画面视频数据
120A～120D：处理芯片
110：主芯片
111、122：传输接口
SV1、SV2：视频
121：输入接口
AD1、AD2：音频数据
124：OSD图像引擎电路系统
201、301：全画面视频数据
A-1：区域
S3-1、S3-2：操作
301B、402：至少一混合因数
T1～T5：时间区间
PD1～PD3：处理后的数据
100A～100D：显示面板。

Claims (9)

1.一种视频处理系统，包含：
一主芯片，用以接收一第一数据；以及
一处理芯片，耦接至该主芯片，该处理芯片用以接收一第二数据并对该主芯片传送来的该第一数据与该第二数据中至少一者执行一视频处理，以驱动一显示面板，
其中，一第一视频载于该第一数据上，载于该第二数据上的一第二视频具有一第一分辨率，且该第一分辨率为至少8K超高清晰度，
其中，能够被所述处理芯片所处理的视频数据的分辨率范围为能够被所述主芯片所处理的视频数据的分辨率范围的一超集，并且
若该第一视频具有相同于该第一分辨率的一第二分辨率，该主芯片用以将载于该第一数据上的该第一视频作为一压缩视频数据或一视频串流传输至该处理芯片，且该处理芯片用以对该压缩视频数据或该视频串流执行该视频处理。
2.根据权利要求1所述的视频处理系统，其中若该第一视频具有低于该第一分辨率的一第三分辨率，该主芯片用以处理该第一视频。
3.根据权利要求1所述的视频处理系统，其中该第一数据包含一视频数据与一关键数据，该视频数据指示该第一视频或一第一影像预期被显示在该显示面板的一全画面区域上，该关键数据用于定义该全画面区域中的一特定区域，该特定区域用以显示该第二视频，且该处理芯片还用以根据该视频数据与该关键数据执行该视频处理，以驱动该显示面板显示一混合视频数据。
4.根据权利要求1所述的视频处理系统，其中该主芯片包含一第一传输接口，该处理芯片包含一第二传输接口，该主芯片与该处理芯片用以经由该第一传输接口与该第二传输接口相互传输该第一数据与关联于该第一视频的至少一控制信号，且该处理芯片基于该至少一控制信号执行该视频处理。
5.根据权利要求4所述的视频处理系统，其中该主芯片跟该处理芯片还用以通过该第一传输接口与该第二传输接口传输一萤幕上显示信息。
6.根据权利要求1所述的视频处理系统，其中该主芯片包含一第一传输接口，该处理芯片包含一第二传输接口，该主芯片与该处理芯片用以经由该第一传输接口与该第二传输接口传输该第一数据与至少一混合因数，其中，该第一数据包含一第一视频数据，且该处理芯片用以基于该第一视频数据、至少一混合因数与该第二数据执行该视频处理，以产生一混合视频数据来驱动显示面板。
7.根据权利要求6所述的视频处理系统，其中该至少一混合因数封装于该第一数据内并跟着该第一数据传输至该处理芯片，或该至少一混合因数与该第一数据在不同的时间区间内自该主芯片传输至该处理芯片。
8.根据权利要求6所述的视频处理系统，其中响应于该混合视频数据，该显示面板用以包含：
一第一区域，用于显示该第一视频数据的一第一部分；以及
一第二区域，用以显示该第一视频数据的一第二部分，其中该第二部分与该第二视频混合。
9.一种处理芯片，包含：
一第一传输接口，耦接至一主芯片，以接收来自该主芯片的一第一数据；以及
一视频处理电路系统，耦接至该第一传输接口，并用以根据该第一数据中的一第一视频或一第二数据的一第二视频中至少一者执行一视频处理，以驱动一显示面板，其中，该第二数据是由该主芯片所传送或来自于外部视频源，
其中所述第二视频的一分辨率范围为所述第一视频的一分辨率范围的一超集，且所述第二视频的该分辨率范围的最大值至少为8K超高清晰度，
其中，能够被所述视频处理电路系统所处理的视频数据的分辨率范围为能够被所述主芯片所处理的视频数据的分辨率范围的一超集，并且
若该第一视频具有相同于所述第二视频的该分辨率范围的最大值的一分辨率，该主芯片用以将载于该第一数据上的该第一视频作为一压缩视频数据或一视频串流传输至该视频处理电路系统，且该视频处理电路系统用以对该压缩视频数据或该视频串流执行该视频处理。
CN201811611654.2A 2018-02-14 2018-12-27 视频处理系统与处理芯片 Active CN110166720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210120093.6A CN114363544A (zh) 2018-02-14 2018-12-27 视频处理系统与处理芯片

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862630258P 2018-02-14 2018-02-14
US62/630,258 2018-02-14
US16/140,636 US10643298B2 (en) 2018-02-14 2018-09-25 Video processing system and processing chip
US16/140,636 2018-09-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210120093.6A Division CN114363544A (zh) 2018-02-14 2018-12-27 视频处理系统与处理芯片

Publications (2)

Publication Number Publication Date
CN110166720A CN110166720A (zh) 2019-08-23
CN110166720B true CN110166720B (zh) 2022-02-22

Family

ID=67540215

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210120093.6A Pending CN114363544A (zh) 2018-02-14 2018-12-27 视频处理系统与处理芯片
CN201811611654.2A Active CN110166720B (zh) 2018-02-14 2018-12-27 视频处理系统与处理芯片

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210120093.6A Pending CN114363544A (zh) 2018-02-14 2018-12-27 视频处理系统与处理芯片

Country Status (4)

Country Link
US (2) US10643298B2 (zh)
JP (2) JP6818063B2 (zh)
CN (2) CN114363544A (zh)
TW (2) TWI756502B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020072331A (ja) * 2018-10-30 2020-05-07 キヤノン株式会社 表示制御装置、表示装置、表示システム、表示装置の制御方法、プログラム、および記憶媒体
US20220159346A1 (en) * 2019-03-25 2022-05-19 Sony Group Corporation Image processing device, image processing method, and display device
KR102697989B1 (ko) * 2019-04-15 2024-08-22 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
WO2020252777A1 (en) * 2019-06-21 2020-12-24 Boe Technology Group Co., Ltd. A picture frame display apparatus and a display method
CN112449229B (zh) * 2019-09-04 2022-01-28 海信视像科技股份有限公司 一种音画同步处理方法及显示设备
CN110708513B (zh) * 2019-10-18 2021-06-01 中国科学院长春光学精密机械与物理研究所 一种8k视频多核异构处理装置
TWI768302B (zh) * 2020-03-10 2022-06-21 瑞昱半導體股份有限公司 非對稱性影像傳輸方法及其電子裝置
TWI774100B (zh) * 2020-10-26 2022-08-11 瑞昱半導體股份有限公司 影像處理晶片與影像處理方法
TWI845882B (zh) * 2021-09-06 2024-06-21 緯創資通股份有限公司 顯示系統、顯示器裝置及其顯示器連接裝置
CN114285956A (zh) * 2021-12-28 2022-04-05 维沃移动通信有限公司 视频分享电路、方法、装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10191379A (ja) * 1996-12-25 1998-07-21 Sony Corp 副画面制御回路
CN102761702A (zh) * 2011-04-26 2012-10-31 美商豪威科技股份有限公司 在移动设备中的图像重叠
CN203313319U (zh) * 2013-06-09 2013-11-27 深圳创维－Rgb电子有限公司 一种显示系统
JP2016184775A (ja) * 2015-03-25 2016-10-20 セイコーエプソン株式会社 映像処理装置、表示装置、及び、映像処理方法
CN106385553A (zh) * 2016-08-14 2017-02-08 深圳市芯智科技有限公司 一种高分辨率极清显示系统及方法
CN106993150A (zh) * 2017-04-14 2017-07-28 深圳市唯奥视讯技术有限公司 一种兼容超高清视频输入的视频图像处理系统及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61193580A (ja) * 1985-02-21 1986-08-28 Hitachi Ltd ２画面テレビジヨン受像機
KR100699265B1 (ko) * 2005-07-25 2007-03-27 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP4775210B2 (ja) * 2006-09-26 2011-09-21 株式会社日立製作所 画像信号処理装置、画像高解像度化方法、画像表示装置、記録再生装置
TW200936412A (en) 2008-02-29 2009-09-01 Univ Nat Formosa Drive recorder having text and image superimposed function
US8437602B2 (en) * 2008-09-01 2013-05-07 Sony Corporation Information processing apparatus and program
JP5262546B2 (ja) * 2008-10-08 2013-08-14 ソニー株式会社 映像信号処理システム、再生装置および表示装置、ならびに映像信号処理方法
IT1403450B1 (it) 2011-01-19 2013-10-17 Sisvel S P A Flusso video costituito da frame video combinati, e procedimento e dispositivi per la sua generazione, trasmissione, ricezione e riproduzione
CN102695023A (zh) * 2011-03-23 2012-09-26 宏碁股份有限公司 视频信号处理系统与方法
KR102028696B1 (ko) * 2012-10-04 2019-10-07 삼성전자주식회사 고 해상도 컨텐츠를 처리하는 컨텐츠 처리 장치 및 그 방법
JP6221606B2 (ja) * 2013-10-08 2017-11-01 ソニー株式会社 信号処理装置、信号処理方法、プログラム、及び、信号伝送システム
KR102218908B1 (ko) * 2014-05-07 2021-02-23 엘지전자 주식회사 디지털 디바이스 및 상기 디지털 디바이스에서 서비스 처리 방법
CN203912066U (zh) * 2014-06-26 2014-10-29 浙江大华技术股份有限公司 一种多屏控制器
CN105828183B (zh) * 2015-01-04 2017-12-05 华为技术有限公司 视频帧处理方法及视频帧处理芯片
US10887663B2 (en) * 2015-01-24 2021-01-05 Valens Semiconductor Ltd. Smooth switching of video sources sharing a common link
JP2017003756A (ja) * 2015-06-10 2017-01-05 シャープ株式会社 液晶表示装置およびテレビジョン装置
CN107852525A (zh) * 2015-07-09 2018-03-27 索尼公司 接收装置、接收方法、发送装置和发送方法
KR20170086977A (ko) * 2016-01-19 2017-07-27 삼성전자주식회사 영상 데이터 처리 방법 및 장치
JP6975416B2 (ja) * 2016-10-25 2021-12-01 アウル カメラズ, インコーポレイテッドOwl Cameras, Inc. ビデオベースのデータ収集、画像のキャプチャおよび解析構成

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10191379A (ja) * 1996-12-25 1998-07-21 Sony Corp 副画面制御回路
CN102761702A (zh) * 2011-04-26 2012-10-31 美商豪威科技股份有限公司 在移动设备中的图像重叠
CN203313319U (zh) * 2013-06-09 2013-11-27 深圳创维－Rgb电子有限公司 一种显示系统
JP2016184775A (ja) * 2015-03-25 2016-10-20 セイコーエプソン株式会社 映像処理装置、表示装置、及び、映像処理方法
CN106385553A (zh) * 2016-08-14 2017-02-08 深圳市芯智科技有限公司 一种高分辨率极清显示系统及方法
CN106993150A (zh) * 2017-04-14 2017-07-28 深圳市唯奥视讯技术有限公司 一种兼容超高清视频输入的视频图像处理系统及方法

Also Published As

Publication number Publication date
TWI756502B (zh) 2022-03-01
JP2021036690A (ja) 2021-03-04
US20200202483A1 (en) 2020-06-25
JP2019140679A (ja) 2019-08-22
TWI788624B (zh) 2023-01-01
CN114363544A (zh) 2022-04-15
US20190251651A1 (en) 2019-08-15
JP7104760B2 (ja) 2022-07-21
CN110166720A (zh) 2019-08-23
JP6818063B2 (ja) 2021-01-20
TW201941157A (zh) 2019-10-16
US10937120B2 (en) 2021-03-02
US10643298B2 (en) 2020-05-05
TW202022794A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
CN110166720B (zh) 视频处理系统与处理芯片
TWI529656B (zh) Image display system and image processing method
US11463715B2 (en) Image scaling
CN101742167B (zh) 视频处理电路以及将视频输出流与图形流合并传输的方法
KR100769244B1 (ko) 인터레이싱된 비디오 신호를 프로그레시브 비디오 신호로 변환하는 방법, 인터레이싱된 ｍｐｅｇ 비디오 신호를 프로그레시브 비디오 신호로 변환하는 방법 및 시스템
CN103561227A (zh) 一种高分辨率视频播放系统
US10440315B2 (en) Apparatus and method for switching video signal
TWI587695B (zh) 多媒體系統、多媒體裝置及其方法
US6919929B1 (en) Method and system for implementing a video and graphics interface signaling protocol
US6469743B1 (en) Programmable external graphics/video port for digital video decode system chip
US20070122045A1 (en) System for scaling a picture unit from a first video resolution format to a second video resolution format
US7573534B2 (en) Digital display appliance and method for outputting video data
US8269897B2 (en) Method and apparatus for video format conversion
US20020158879A1 (en) Graphic output unit and a graphic output system
CN114664226A (zh) 一种基于fpga的奇偶双像素edp接口液晶屏驱动方法及系统
Yamauchi et al. Single chip video processor for digital HDTV
CN100464567C (zh) 一体式视频信号交换装置及方法
JP2010074671A (ja) 映像表示システム、送信機、受信機、及び映像表示装置
US8149329B2 (en) Image processing system and related image processing method thereof
US11490141B2 (en) Control signal transmission circuit and control signal receiving circuit for audio/video interface
CN220915318U (zh) 发送卡、发送箱体及led显示屏系统
Mizosoe et al. An advanced multimedia processing LSI suitable for HDTV applications
US20240022750A1 (en) Integrated chip including interface, operating method thereof, and electronic device including integrated chip
JP2001282213A (ja) 表示制御装置及びこの表示制御装置を有する情報処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant