TW201941157A - 視訊處理系統與處理晶片 - Google Patents

視訊處理系統與處理晶片 Download PDF

Info

Publication number
TW201941157A
TW201941157A TW107146855A TW107146855A TW201941157A TW 201941157 A TW201941157 A TW 201941157A TW 107146855 A TW107146855 A TW 107146855A TW 107146855 A TW107146855 A TW 107146855A TW 201941157 A TW201941157 A TW 201941157A
Authority
TW
Taiwan
Prior art keywords
video
data
processing
chip
resolution
Prior art date
Application number
TW107146855A
Other languages
English (en)
Other versions
TWI756502B (zh
Inventor
張義樹
張政信
童旭榮
謝俊興
湯森煌
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Publication of TW201941157A publication Critical patent/TW201941157A/zh
Application granted granted Critical
Publication of TWI756502B publication Critical patent/TWI756502B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/50—Lighting effects
    • G06T15/503—Blending, e.g. for anti-aliasing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4053—Scaling of whole images or parts thereof, e.g. expanding or contracting based on super-resolution, i.e. the output image resolution being higher than the sensor resolution
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/478—Supplemental services, e.g. displaying phone caller identification, shopping application
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

視訊處理系統包含主晶片與處理晶片。主晶片接收第一資料。處理晶片耦接至主晶片，並接收一第二資料並對主晶片傳送來的第一資料與第二資料中至少一者執行一視訊處理，以驅動一顯示面板。載於第一資料上的第一視訊或載於第二資料上的第二視訊具有第一解析度，且第一解析度為至少8K超高畫質。

Description

視訊處理系統與處理晶片
本案是有關於一種視訊處理系統，且特別是有關於可處理具有最大解析度為至少8K超高畫質的視訊之視訊處理系統。
為了追求更高的視訊畫質，視訊資料的解析度已快速地增加。然而，更高解析度的視訊資料代表對處理視訊資料的要求更高，例如為需要較高的資料傳輸率、更高的資料產出量等等。如此一來，一些現有的晶片無法處理具有標準中最大解析度的視訊資料。
為了解決上述問題，本案之一些態樣提供一種視訊處理系統，其包含主晶片與處理晶片。主晶片用以接收第一資料。處理晶片耦接至主晶片，並用以接收第二資料並對主晶片傳送來的第一資料與第二資料中至少一者執行視訊處理，以驅動顯示面板。載於第一資料上的第一視訊或載於第二資料上的第二視訊具有第一解析度，且第一解析度為至少8K超高畫 質。
本案之一些態樣提供一種處理晶片，其包含第一傳輸介面以及視訊處理電路系統。第一傳輸介面耦接至主晶片，以接收來自該主晶片的第一資料。視訊處理電路系統耦接至第一傳輸介面，並用以根據第一資料中的第一視訊或第二資料的第二視訊中至少一者執行視訊處理，以驅動顯示面板。其中第二視訊的解析度範圍為第一視訊的超集合，且第二視訊的解析度範圍的最大值至少為8K超高畫質。
綜上所述，藉由上述至少一實施例中的處理晶片，視訊處理系統能夠處理具有8K超高畫質解析度或具有後續標準中的更高解析度的視訊資料。
100‧‧‧視訊處理系統
110‧‧‧主晶片
SC1、CN‧‧‧控制訊號
111、122‧‧‧傳輸介面
120‧‧‧處理晶片
SV1、SV2‧‧‧視訊
D1、D2‧‧‧資料
121‧‧‧輸入介面
EV‧‧‧編碼視訊串流
AD1、AD2‧‧‧音訊資料
CVD‧‧‧壓縮視訊資料
124‧‧‧OSD圖像引擎電路系統
123‧‧‧視訊處理電路系統
201、301‧‧‧全畫面視訊資料
S2-1、S2-2‧‧‧操作
A-1‧‧‧區域
202‧‧‧關鍵資料
S3-1、S3-2‧‧‧操作
203、302‧‧‧混合視訊資料
301B、402‧‧‧至少一混合因數
301A‧‧‧視訊資料
T1~T5‧‧‧時間區間
302A、302B‧‧‧區域
PD1~PD3‧‧‧處理後的資料
401‧‧‧全畫面視訊資料
100A~100D‧‧‧顯示面板
120A~120D‧‧‧處理晶片
本案所附圖式之說明如下：第1A圖為根據本案一些實施例所繪示之視訊處理系統的示意圖；第1B圖為根據本案一些實施例所繪製第1A圖的處理晶片的電路示意圖；第2圖為根據本案一些實施例繪製將自第1A圖的主晶片傳送來的視訊與處理晶片傳來的視訊進行混合的過程示意圖；第3圖為根據本案一些實施例所繪示將自第1A圖的主晶片傳送來的視訊資料與處理晶片傳來的視訊進行混合的過程示意圖；第4圖為根據本案一些實施例所繪製自第1A圖的主晶片傳 輸圖像資料與至少一混合因數至處理晶片的過程示意圖；第5A圖為根據本案一些實施例所繪製具有更多處理晶片的第1A圖的視訊處理系統之示意圖；以及第5B圖為根據本案一些實施例繪製一種電視牆應用的示意圖。
第1A圖為根據本案的一些實施例所繪示之視訊處理系統100的示意圖。於一些實施例中，視訊處理系統100可用於處理具有一解析度範圍的視訊，其中此解析度範圍的最大值至少為8K超高畫質(ultra high definition,UHD)。
如第1A圖所示，顯示面板100A耦接至視訊處理系統100，以基於由視訊處理系統100所處理的資料顯示視訊。於一些實施例中，視訊處理系統100將處理後的視訊資料與一或多個控制訊號SC1傳輸至顯示面板100A中的至少一控制器，以驅動顯示面板100A。於一些實施例中，顯示面板100A中的至少一控制器可包含時序控制器、源極驅動器、閘極驅動器等等。於一些實施例中，顯示面板100A具有8K UHD或更高的解析度。
於一些實施例中，視訊處理系統100包含主晶片110與處理晶片120。於一些實施例中，主晶片110包含傳輸介面111，且處理晶片120包含傳輸介面122。於一些實施例中，主晶片110與處理晶片120用以經由傳輸介面111與122相互傳輸各種資訊(例如為視訊資料、控制訊號、螢幕上顯示 (on-screen display,OSD)資訊、音訊資料等等)。
於一些實施例中，主晶片110基於資料D1執行視訊處理與/或音訊處理，以驅動顯示面板100A顯示載於資料D1內的圖像與/或視訊。於一些實施例中，載於資料D1的一視訊SV1具有一第一預定解析度。於一些實施例中，此第一預定解析度低於8K UHD。
於一些實施例中，編碼視訊串流EV可載於資料D1內。於一些實施例中，編碼視訊串流EV可具有高於4K的一解析度(例如可為8K)。於一些實施例中，主晶片110可能無法處理此編碼視訊串流EV。於此情況下，主晶片110可經由傳輸介面111與122傳輸編碼視訊串流EV至處理晶片120。如此，編碼視訊串流EV能交由處理晶片120進行處理。於一些實施例中，編碼視訊串流EV可經由無線傳輸而自網路或廣播接收而來。
於一些實施例中，傳輸介面111與122可由至少一協定實施，其中該至少一協定可包含通用串列匯流排(USB)、積體電路匯流排(I2C)等等。於一些實施例中，傳輸介面111與122可用以傳輸或接收未壓縮的視訊資料。例如，關聯於資料D1的一未壓縮視訊資料可經由傳輸介面111傳輸至處理晶片120。於一些有傳輸未壓視訊資料的實施例中，傳輸介面111與122可由V-by-One、高解析度多媒體介面(HDMI)等等實施。上述關於用於實施傳輸介面111與122的至少一協定的類型用於示例，且本案並不以此為限。
於一些實施例中，主晶片110提供一或多個輸入 介面(未繪示)，其用以連接至一或多個外部音訊/視訊(audio/video,A/V)來源以接收資料D1。於一些實施例中，該一或多個輸入介面可包含數位視訊介面(DVI)、HDMI、顯示埠、USB、廣播、網路等等。於一些實施例中，主晶片110可以提供無線傳輸介面(未繪示)，例如為Wi-Fi、行動網路介面等等。上述由主晶片110所提供的各種介面的類型用於示例，且本案並不以此為限。
於一些實施例中，處理晶片120基於資料D2執行視訊處理與/或音訊處理。於一些實施例中，載於資料D2上的視訊SV2具有一第二預定解析度。於一些實施例中，第二預定解析度的最大值高於第一預定解析度。於一些實施例中，第二預定解析度的最大值高於4K。於一些實施例中，第二預定解析度的最大值可為8K UHD或工業標準中8K解析度的後繼者。於一些實施例中，主晶片110可由已存在的電視晶片實施。據此，藉由與處理晶片120的協同運作，可達到處理具有更高解析度的視訊處理能力。
於一些實施例中，處理晶片120可基於視訊資料執行視訊處理，其中視訊資料關聯於自主晶片110傳送來的資料D1。換句話說，處理晶片120可兼容於處理具有第一預定解析度與/或第二預定解析度的視訊資料。換個方式解釋，能夠被處理晶片120所處理的視訊資料之解析度範圍為能夠被主晶片110所處理的視訊資料之解析度範圍的一超集合。例如，由處理晶片120所處理的視訊(例如為視訊SV2)的解析度可為低於或相同於第二預定解析度的最大值(例如為8K UHD)的任意 解析度，例如可為480P、720P、1080P、2K、4K與/或8K UHD。由主晶片110所處理的視訊(例如為視訊SV1)的解析度可為低於或相同於第一預定解析度的最大值(例如為4K)的任意解析度，例如可為480P、720P、1080P、2K與/或4K。
於一些實施例中，處理晶片120可轉換具有一初始解析度的視訊資料(例如為視訊SV1或SV2)為具有一新解析度的視訊資料，其中初始解析度低於第二預定解析度的最大值，且新解析度高於初始解析度並低於或等於第二預定解析度的最大值。於一些實施例中，處理晶片120可增加視訊資料的幀率(frame rate)，以滿足顯示面板100A的要求。於一些實施例中，由主晶片110或處理晶片120所執行的視訊處理可包含視訊編解碼操作、去交錯操作、縮放操作、類比數位轉換、數位類比轉換與/或OSD圖像渲染/調合(mixing)/混合(blending)等等操作。
於一些實施例中，處理晶片120包含輸入介面121，其用以連接至一外部視訊源，以接收資料D2。於一些實施例中，輸入介面121配置有足以支持具有第二預定解析度的影像格式的能力。例如，輸入介面121可支持原生8K視訊源輸入。
於一些實施例中，輸入介面121的類型可包含顯示埠、視訊串流、HDMI與/或往後足以支持傳送高於或等於第二預定解析度的視訊資料的介面。上述關於輸入介面121的類型用於示例，且本案並不以此為限。
於一些實施例中，主晶片110可經由傳輸介面111 傳送壓縮視訊資料CVD(例如為載於資料D1上的視訊、資料D1的壓縮結果、或是視訊串流)以及與壓縮視訊資料CVD相關的圖幀旗標(frame flag)的編號資訊(其可載於多個控制訊號CN上)至處理晶片120。據此，處理晶片120可根據壓縮視訊資料CVD與圖幀旗標的編號執行視訊處理，以產生A/V同步的視訊資料來驅動顯示面板100A。於一些實施例中，在被傳送至處理晶片120之前，載於壓縮視訊資料CVD上的圖像/視訊與OSD圖像重疊。於一些實施例中，壓縮視訊資料CVD具有一解析度，其低於或等於第二預定解析度。
於一些實施例中，主晶片110基於資料D1產生壓縮視訊資料CVD。於一些實施例中，載於資料D1上的視訊SV1可具有相同於第二預定解析度的最大值的一解析度。在此條件下，為了處理視訊SV1，主晶片110可壓縮與資料D1相關的視訊資料以產生壓縮視訊資料CVD，其中與資料D1相關的視訊資料對應於視訊SV1。如此一來，處理晶片120可對壓縮視訊資料CVD執行視訊處理，以驅動顯示面板100A。於各個實施例，主晶片110與處理晶片120中每一者可處理音訊資料。於一些實施例中，揚聲器(未繪示)用以經由主晶片110所驅動，且處理晶片120經由傳輸介面122傳輸載於資料D2上的音訊資料AD2至主晶片110。據此，主晶片110可基於音訊資料AD2執行音訊處理，以經由揚聲器輸出聲音。於一些實施例中，揚聲器(未繪示)用以經由處理晶片120所驅動，且主晶片110經由傳輸介面111傳輸載於資料D1上的音訊資料AD1至處理晶片120，以經由揚聲器輸出聲音。
於一些實施例中，音訊資料AD1或AD2為音訊脈衝編碼調變資料。於一些實施例中，音訊資料AD1或AD2為音訊壓縮資料。上述關於音訊資料AD1或AD2的資料格式用於示例，且本案並不以此為限。
於各個實施例中，主晶片110與處理晶片120用以經由傳輸介面111與122交換各個控制訊號CN，以執行視訊/音訊處理。於一些實施例中，控制訊號CN包含視訊串流(例如為壓縮視訊資料CVD)的時序資訊、圖幀旗標的編號資訊、視訊尺寸、位置以及各種用於視訊傳輸與/或視訊處理的參數資訊。於一些實施例中，為了傳輸控制訊號CN，傳輸介面111與122可由I2C或其他合適的協定實施。
此外，於一些實施例中，處理晶片120包含多個暫存器(未繪示)。多個暫存器用於設定處理晶片120的組態與/或由處理晶片120所執行的視訊/圖像處理的相關參數。於一些實施例中，多個控制訊號CN可指示多個暫存器的資料值、位址值與索引值。上述關於控制訊號CN的種類用於示例，且本案並不以此為限。
於一些實施例中，若預期處理OSD圖像，OSD資訊可於主晶片110與處理晶片120之間交換，其中OSD資訊包含至少一混合因數。於一些實施例中，至少一混合因數包含α參數，但本案並不以此為限。
於第1A圖中所示出的主晶片110與處理晶片120以及傳輸介面111與122的數量用於示例，且本案並不以此為限。於一些實施例中，二個或更多的傳輸介面111被用於主晶 片110，其中主晶片110分別經由不同的傳輸介面111收發各種資訊至處理晶片120。同樣地，於一些實施例中，二個或更多的傳輸介面122被用於處理晶片120內，其中處理晶片120分別經由不同的傳輸介面122收發各種資訊至主晶片110。於一些實施例中，二個或更多的處理晶片120可被使用以增強影像處理。
參照第1A圖與第1B圖。第1B圖為根據本案一些實施例所繪製第1A圖的處理晶片120的電路示意圖。於一些實施例中，主晶片110與處理晶片120中每一者可由特殊應用晶體電路實施。如第1B圖的例子所示，處理晶片120的主要部分可包含視訊處理電路系統123以及OSD圖像引擎電路系統124，上述兩者可用來執行各個實施例所討論的各種操作。視訊處理電路系統123耦接至多個傳輸介面121與122以接收視訊資料，進而執行前述各實施例所討論的視訊/音訊處理。於一些實施例中，視訊處理電路系統123可包含視訊(與音訊)編解碼電路(即編碼器與解碼器)、圖像引擎電路、去交錯處理電路、類比數位轉換器、數位類比轉換器等等。OSD圖像引擎電路系統124可基於OSD資訊執行OSD圖形渲染/調合(mixing)/混合(blending)操作，以將載於OSD資訊上的OSD圖像資料與視訊(例如為視訊SV1或SV2)混合。於一些實施例中，處理晶片120包含一音訊處理電路(未繪示)，其獨立於視訊處理電路系統123，其中音訊處理電路可包含音訊編解碼器電路(及編碼器與解碼器)，以處理音訊資料AD2。
上述關於處理晶片120的實施方式、操作與/或功 能用於示例，且本案並不以此為限。
一併參照第1A圖與第2圖，第2圖為根據本案一些實施例繪製將自第1A圖的主晶片110傳送來的視訊與處理晶片120傳來的視訊進行混合的過程示意圖。
於操作S2-1，關聯於資料D1的視訊資料經主晶片110傳輸至處理晶片120。在第2圖所示的例子中，全畫面視訊資料201與關鍵資料202載於視訊資料上，其中視訊資料關聯於第1A圖中的資料D1。於一些實施例中，全畫面視訊資料201包含視訊SV1與/或OSD/使用者介面圖像，其中上述兩者預計被第1A圖中的顯示面板100A的全畫面(螢幕)區域所顯示。於一些實施例中，關鍵資料202用於定義第1A圖的顯示面板100A的區域A-1。於一些實施例中，關鍵資料202可由一特定編碼實施。於一些實施例中，關鍵資料202可為一特定集合的資料值(例如為像素值、RGB值、像素索引或其上述組合)。上述關於關鍵資料202的實施方式用於示例，且本案並不以此為限。
於操作S2-2，處理晶片120基於全畫面視訊資料201、關鍵資料202以及由處理晶片120所處理的視訊資料執行視訊處理，以驅動顯示面板100A顯示混合視訊資料203。於一些實施例中，區域A-1用於指示顯示面板100A中的區域A-1顯示經處理晶片120處理後的視訊資料。處理晶片120可藉由識別關鍵資料202中的特定編碼來獲得區域A-1，並執行視訊處理以使顯示面板100A上的區域A-1與經處理晶片120處理的視訊資料進行混合。於一些實施例中，由處理晶片120處理的 視訊資料包含載於資料D2上的視訊SV2(或圖像)或是由主晶片110傳送來的壓縮視訊資料CVD。於一些實施例中，區域A-1具有小於顯示面板100A的總區域的一面積。於此條件下，處理晶片120可縮小載於資料D2上的圖像或視訊的尺寸，以匹配於區域A-1的尺寸。
藉由操作S2-1與S2-2，由處理晶片120所處理的視訊資料可與由主晶片110所處理的視訊資料重疊。在一非限制性的例子中，處理晶片120可在區域A-1上顯示視訊，並在顯示面板100A的剩餘區域顯示使用者介面(例如，控制列、音量調整列、資訊列等等)。
於各個實施例中，前述提及的視訊資料可為圖像資料。
第3圖為根據本案一些實施例所繪示將自第1A圖的主晶片110傳送來的視訊資料與處理晶片120傳來的視訊進行混合的過程示意圖。
於一些實施例中，可使用『空間分享』的技術，以自主晶片110傳輸視訊資料(例如為視訊/OSD/使用者介面)以及至少一混合因數至處理晶片120。於操作S3-1，主晶片110傳輸全畫面視訊資料301(其包含視訊資料301A以及至少一混合因數301B)至處理晶片120。於第3圖的一些例子中，至少一混合因數301B為封裝於全畫面視訊資料301內。等效來說，至少一混合因數301B是藉由分享全畫面視訊資料301的空間來進行傳輸。
於一些實施例中，至少一混合因數301B是跟著載 於全畫面視訊資料301上的像素資料(例如為視訊資料301A的多個像素資料值)一併傳送。於一些實施例中，第1A圖中的傳輸介面111是由V-by-one介面的4位元組模式或5位元組模式實施，以一併傳送像素資料與至少一混合因數301B。第3圖所示出的至少一混合因數301B用於示例，且本案並不以此限。
於操作S3-2，處理晶片120基於全畫面視訊資料301與資料D2執行視訊處理，以混合來自主晶片110的視訊與來自處理晶片120的視訊(例如第1A圖中的視訊SV2)，以產生混合視訊資料302。於一些實施例中，如第3圖所示，混合視訊資料302包含多個區域302A與302B，其中區域302A用於顯示載於全畫面視訊資料301上的圖像或視訊，且在區域302B中，載於全畫面視訊資料301上的圖像或視訊(例如為視訊資料301A)可基於至少一混合因數301B與視訊SV2進行α混合。
於其他的實施例中，區域302A用於顯示一部分的視訊資料301A(例如為視訊/OSD/使用者介面)，且基於至少一混合因數301B而與視訊SV2進行α混合的其他部分的視訊資料301A被顯示在區域302B中。
第4圖為根據本案一些實施例所繪製自第1A圖的主晶片110傳輸圖像資料與至少一混合因數至處理晶片120的過程示意圖。
於一些實施例中，可使用『時間分享』(或稱『時間戳記』)的技術，以自主晶片110傳輸視訊資料以及至少一混合因數至處理晶片120。如第4圖的例子所示，主晶片110交替地傳輸全畫面視訊資料401以及至少一混合因數402至處理晶 片120，其中全畫面視訊資料401包含圖像資料(例如為第4圖中的使用者介面資料)。詳細而言，兩個混合因數402在時間區間T1與T5被傳輸，且3個全畫面視訊資料401(例如為使用者介面資料)在時間區間T2至T4被傳輸。相較於第3圖所示的多個實施例，於第4圖的多個實施例中，至少一混合因數以及全畫面視訊資料是在不同的時間區間被傳輸。
於一些替代性的實施例中，上述『空間分享』與『時間分享』的兩個技術可同時被採用。例如，視訊資料於時間區間Tm被傳輸，且載有至少一混合因數以及OSD/使用者介面的封裝資料於時間Tn被傳輸，其中Tm不同於Tn。
第5A圖為根據本案一些實施例所繪製具有更多處理晶片120的第1A圖的視訊處理系統100之示意圖。第5B圖為根據本案一些實施例繪製一種電視牆應用的示意圖。
於一些實施例中，若第1A圖的視訊處理系統100具有至少兩個處理晶片120，視訊處理系統100可被應用於設定成電視牆形式的多個面板(其可稱為菊鍊(daisy chain))。例如，如第5A圖所示，4個處理晶片120A~120D分別耦接至4個顯示面板100A~100D。於一些實施例中，如第5B圖所示，4個顯示面板100A~100D用以建立電視牆。
在第5A圖中的一些實施例，處理晶片120A驅動顯示面板100A顯示一部分的視訊並輸出處理後的資料PD1至處理晶片120B。處理晶片120B基於處理後的資料PD1執行視訊/音訊處理，以驅動顯示面板100B顯示一部分的視訊並輸出處理後的資料PD2至處理晶片120C。依此類推，多個處理晶 片120C~120D可分別驅動多個顯示面板100C與100D。如此一來，如第5B圖所示，視訊可由多個顯示面板100A~100D所形成的電視牆顯示。
於一些實施例中，視訊處理系統100可應用於電視、機上盒(set-top box)與/或多個螢幕。於一些實施例中，當視訊處理系統100應用於機上盒時，處理晶片120可耦接至另一輸入介面(例如為4組HDMI的接收器)，以輸出處理後的資料到該另一輸入介面。
綜上所述，藉由上述至少一實施例中的處理晶片，視訊處理系統能夠處理具有8K UHD解析度或後續標準中的更高解析度的視訊資料。
上述內容已說明視訊處理系統100中的各種功能性元件或方塊。在本領域中具有通常知識者能夠理解，於一些實施例中，上述多個功能性方塊能夠由電路實施(可為專用的電路或為通用電路，其於一或多個處理器與編碼指令的控制下進行操作)，其通常可包含多個電晶體或其他電路元件，上述電晶體或電路元件用以根據本文所描述的功能與操作來控制電路的運作。本領域中具有通常知識者能夠更進一步地理解，電路元件的具體結構或內部連接方式通常可由一編譯器(例如為暫存器傳輸級語言(register transfer language,RTL)編譯器)決定。RTL編譯器在多個腳本上運作以解譯該些腳本為用於製造最終電路的佈局形式，其中此些腳本非常類似於組合語言碼。RTL在電子或數位系統中的製造設計過程的用途與使用方式為本領域熟知。
雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種視訊處理系統，包含：一主晶片，用以接收一第一資料；以及一處理晶片，耦接至該主晶片，該處理晶片用以接收一第二資料並對該主晶片傳送來的該第一資料與該第二資料中至少一者執行一視訊處理，以驅動一顯示面板，其中載於該第一資料上的一第一視訊或載於該第二資料上的一第二視訊具有一第一解析度，且該第一解析度為至少8K超高畫質。
  2. 如請求項1所述的視訊處理系統，其中若該第一視訊具有低於該第一解析度的一第二解析度，該主晶片用以處理該第一視訊。
  3. 如請求項1所述的視訊處理系統，其中若該第一視訊具有相同於該第一解析度的一第二解析度，該主晶片用以將載於該第一資料上的該第一視訊做為一壓縮視訊資料或一視訊串流傳輸至該處理晶片，且該處理晶片用以對該壓縮視訊資料或該視訊串流執行該視訊處理。
  4. 如請求項1所述的視訊處理系統，其中該第一資料包含一視訊資料與一關鍵資料，該視訊資料指示該第一視訊或一第一影像預期被顯示在該顯示面板的一全畫面區域上，該關鍵資料用於定義該全畫面區域中的一特定區域，該特定區域用以顯示該第二視訊，且該處理晶片更用以根據 該視訊資料與該關鍵資料執行該視訊處理，以驅動該顯示面板顯示一混合視訊資料。
  5. 如請求項1所述的視訊處理系統，其中該主晶片包含一第一傳輸介面，該處理晶片包含一第二傳輸介面，該主晶片與該處理晶片用以經由該第一傳輸介面與該第二傳輸介面相互傳輸該第一資料與關聯於該第一視訊的至少一控制訊號，且該處理晶片基於該至少一控制訊號執行該視訊處理。
  6. 如請求項5所述的視訊處理系統，其中該主晶片跟該處理晶片更用以透過該第一傳輸介面與該第二傳輸介面傳輸一螢幕上顯示(on-screen display,OSD)資訊。
  7. 如請求項1所述的視訊處理系統，其中該主晶片包含一第一傳輸介面，該處理晶片包含一第二傳輸介面，該主晶片與該處理晶片用以經由該第一傳輸介面與該第二傳輸介面傳輸該第一資料與至少一混合因數，其中，該第一資料包含一第一視訊資料，且該處理晶片用以基於該第一視訊資料、至少一混合因數與該第二資料執行該視訊處理，以產生一混合視訊資料來驅動顯示面板。
  8. 如請求項7所述的視訊處理系統，其中該至少一混合因數封裝於該第一資料內並跟著該第一資料傳輸至該處理晶片，或該至少一混合因數與該第一資料在不同的時 間區間內自該主晶片傳輸至該處理晶片。
  9. 如請求項7所述的視訊處理系統，其中響應於該混合視訊資料，該顯示面板用以包含：一第一區域，用於顯示該第一視訊資料的一第一部分；以及一第二區域，用以顯示該第一視訊資料的一第二部分，其中該第二部分與該第二視訊混合。
  10. 一種處理晶片，包含：一第一傳輸介面，耦接至一主晶片，以接收來自該主晶片的一第一資料；以及一視訊處理電路系統，耦接至該第一傳輸介面，並用以根據該第一資料中的一第一視訊或一第二資料的一第二視訊中至少一者執行一視訊處理，以驅動一顯示面板，其中該第二視訊的一解析度範圍為該第一視訊的一超集合，且該第二視訊的該解析度範圍的最大值至少為8K超高畫質。
TW107146855A 2018-02-14 2018-12-24 視訊處理系統與處理晶片 TWI756502B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862630258P 2018-02-14 2018-02-14
US62/630,258 2018-02-14
US16/140,636 2018-09-25
US16/140,636 US10643298B2 (en) 2018-02-14 2018-09-25 Video processing system and processing chip

Publications (2)

Publication Number Publication Date
TW201941157A true TW201941157A (zh) 2019-10-16
TWI756502B TWI756502B (zh) 2022-03-01

Family

ID=67540215

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107146855A TWI756502B (zh) 2018-02-14 2018-12-24 視訊處理系統與處理晶片
TW109102618A TWI788624B (zh) 2018-02-14 2018-12-24 視訊處理系統與處理晶片

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109102618A TWI788624B (zh) 2018-02-14 2018-12-24 視訊處理系統與處理晶片

Country Status (4)

Country Link
US (2) US10643298B2 (zh)
JP (2) JP6818063B2 (zh)
CN (2) CN114363544A (zh)
TW (2) TWI756502B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020072331A (ja) * 2018-10-30 2020-05-07 キヤノン株式会社 表示制御装置、表示装置、表示システム、表示装置の制御方法、プログラム、および記憶媒体
US20220159346A1 (en) * 2019-03-25 2022-05-19 Sony Group Corporation Image processing device, image processing method, and display device
KR20200121097A (ko) 2019-04-15 2020-10-23 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
WO2020252777A1 (en) * 2019-06-21 2020-12-24 Boe Technology Group Co., Ltd. A picture frame display apparatus and a display method
CN112449229B (zh) * 2019-09-04 2022-01-28 海信视像科技股份有限公司 一种音画同步处理方法及显示设备
CN110708513B (zh) * 2019-10-18 2021-06-01 中国科学院长春光学精密机械与物理研究所 一种8k视频多核异构处理装置
TWI768302B (zh) * 2020-03-10 2022-06-21 瑞昱半導體股份有限公司 非對稱性影像傳輸方法及其電子裝置
TWI774100B (zh) * 2020-10-26 2022-08-11 瑞昱半導體股份有限公司 影像處理晶片與影像處理方法
TWI806345B (zh) * 2021-09-06 2023-06-21 緯創資通股份有限公司 用於顯示牆系統之影像處理裝置及播放控制方法
CN114285956A (zh) * 2021-12-28 2022-04-05 维沃移动通信有限公司 视频分享电路、方法、装置及电子设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61193580A (ja) * 1985-02-21 1986-08-28 Hitachi Ltd ２画面テレビジヨン受像機
JPH10191379A (ja) 1996-12-25 1998-07-21 Sony Corp 副画面制御回路
KR100699265B1 (ko) * 2005-07-25 2007-03-27 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP4775210B2 (ja) * 2006-09-26 2011-09-21 株式会社日立製作所 画像信号処理装置、画像高解像度化方法、画像表示装置、記録再生装置
TW200936412A (en) 2008-02-29 2009-09-01 Univ Nat Formosa Drive recorder having text and image superimposed function
US8437602B2 (en) * 2008-09-01 2013-05-07 Sony Corporation Information processing apparatus and program
JP5262546B2 (ja) * 2008-10-08 2013-08-14 ソニー株式会社 映像信号処理システム、再生装置および表示装置、ならびに映像信号処理方法
IT1403450B1 (it) 2011-01-19 2013-10-17 Sisvel S P A Flusso video costituito da frame video combinati, e procedimento e dispositivi per la sua generazione, trasmissione, ricezione e riproduzione
CN102695023A (zh) * 2011-03-23 2012-09-26 宏碁股份有限公司 视频信号处理系统与方法
US8988558B2 (en) * 2011-04-26 2015-03-24 Omnivision Technologies, Inc. Image overlay in a mobile device
KR102028696B1 (ko) * 2012-10-04 2019-10-07 삼성전자주식회사 고 해상도 컨텐츠를 처리하는 컨텐츠 처리 장치 및 그 방법
CN203313319U (zh) * 2013-06-09 2013-11-27 深圳创维－Rgb电子有限公司 一种显示系统
JP6221606B2 (ja) * 2013-10-08 2017-11-01 ソニー株式会社 信号処理装置、信号処理方法、プログラム、及び、信号伝送システム
KR102218908B1 (ko) * 2014-05-07 2021-02-23 엘지전자 주식회사 디지털 디바이스 및 상기 디지털 디바이스에서 서비스 처리 방법
CN203912066U (zh) * 2014-06-26 2014-10-29 浙江大华技术股份有限公司 一种多屏控制器
CN105828183B (zh) * 2015-01-04 2017-12-05 华为技术有限公司 视频帧处理方法及视频帧处理芯片
US9729938B2 (en) * 2015-01-24 2017-08-08 Valens Semiconductor Ltd. Low latency visually lossless switching between different compression ratios
JP2016184775A (ja) 2015-03-25 2016-10-20 セイコーエプソン株式会社 映像処理装置、表示装置、及び、映像処理方法
JP2017003756A (ja) * 2015-06-10 2017-01-05 シャープ株式会社 液晶表示装置およびテレビジョン装置
US10575062B2 (en) * 2015-07-09 2020-02-25 Sony Corporation Reception apparatus, reception method, transmission apparatus, and transmission method
KR20170086977A (ko) * 2016-01-19 2017-07-27 삼성전자주식회사 영상 데이터 처리 방법 및 장치
CN106385553A (zh) * 2016-08-14 2017-02-08 深圳市芯智科技有限公司 一种高分辨率极清显示系统及方法
CN109690607B (zh) * 2016-10-25 2023-07-21 猫头鹰照相机股份有限公司 基于视频的数据收集、图像捕获以及分析配置
CN106993150B (zh) * 2017-04-14 2024-02-06 深圳市唯奥视讯技术有限公司 一种兼容超高清视频输入的视频图像处理系统及方法

Also Published As

Publication number Publication date
TWI788624B (zh) 2023-01-01
JP2021036690A (ja) 2021-03-04
US20190251651A1 (en) 2019-08-15
JP6818063B2 (ja) 2021-01-20
CN110166720A (zh) 2019-08-23
CN114363544A (zh) 2022-04-15
US10937120B2 (en) 2021-03-02
CN110166720B (zh) 2022-02-22
JP7104760B2 (ja) 2022-07-21
US10643298B2 (en) 2020-05-05
TWI756502B (zh) 2022-03-01
TW202022794A (zh) 2020-06-16
US20200202483A1 (en) 2020-06-25
JP2019140679A (ja) 2019-08-22

Similar Documents

Publication Publication Date Title
TWI788624B (zh) 視訊處理系統與處理晶片
TWI529656B (zh) Image display system and image processing method
KR100351816B1 (ko) 포맷 변환 장치
EP0964583A2 (en) Reduced resolution video decompression
KR100809571B1 (ko) 인터레이싱된 비디오 신호를 프로그레시브 비디오 신호로변환하는 방법, ｍｐｅｇ 디코더, 인터레이싱된 ｍｐｅｇ비디오 신호를 프로그레시브 비디오 신호로 변환하기 위한시스템
CN101102487A (zh) 基于vga和hdmi两种显示模式的视频传输系统及方法
CN101778199B (zh) 一种合成多路高清视频图像画面的实现方法
US10440315B2 (en) Apparatus and method for switching video signal
US20030234892A1 (en) Television receiver with reduced flicker by 3/2 times standard sync
US20040257369A1 (en) Integrated video and graphics blender
US6469743B1 (en) Programmable external graphics/video port for digital video decode system chip
TWI587695B (zh) 多媒體系統、多媒體裝置及其方法
US20090135916A1 (en) Image processing apparatus and method
US6919929B1 (en) Method and system for implementing a video and graphics interface signaling protocol
Talla et al. Using DaVinci technology for digital video devices
US8269897B2 (en) Method and apparatus for video format conversion
Yamauchi et al. Single chip video processor for digital HDTV
CN100464567C (zh) 一体式视频信号交换装置及方法
TWI240574B (en) Liquid crystal display system with storage function
KR100442244B1 (ko) 영상표시 기기의 트윈 픽쳐 구현장치
JP2001282213A (ja) 表示制御装置及びこの表示制御装置を有する情報処理装置
Negreiros et al. Towards a video processing architecture for SBTVD
WO2000065565A1 (en) High resolution display controller with reduced working frequency requirement for the display data handling circuitry
CN1567979A (zh) 电视接收器
KR20080034478A (ko) 모바일 텔레비전 디바이스에서의 ｌｃｄ의 그래픽 스케일링방법