CN110138340B - 一种可调幅调相的正弦波产生装置及方法 - Google Patents

一种可调幅调相的正弦波产生装置及方法 Download PDF

Info

Publication number
CN110138340B
CN110138340B CN201910459118.3A CN201910459118A CN110138340B CN 110138340 B CN110138340 B CN 110138340B CN 201910459118 A CN201910459118 A CN 201910459118A CN 110138340 B CN110138340 B CN 110138340B
Authority
CN
China
Prior art keywords
phase
output
modulation
integrator
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910459118.3A
Other languages
English (en)
Other versions
CN110138340A (zh
Inventor
段发阶
王宪全
蒋佳佳
黄婷婷
傅骁
孙中波
卜令冉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201910459118.3A priority Critical patent/CN110138340B/zh
Publication of CN110138340A publication Critical patent/CN110138340A/zh
Application granted granted Critical
Publication of CN110138340B publication Critical patent/CN110138340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明公开一种可调幅调相的正弦波产生装置及方法，装置中FPGA通过其IO脚与模拟开关的控制端连接；FPGA通过IO脚与D/A芯片连接；FPGA通过IO脚与90°相位延迟器连接；FPGA通过IO脚与180°相位延迟器连接；加法器有两个输入端，一个输入端通过导线与调幅鉴相器连接，另一个输入端通过导线与D/A芯片连接；加法器与调幅积分器连接；调幅积分器与模拟开关连接；模拟开关与带通滤波器连接；带通滤波器与调相鉴相器连接；调相鉴相器的控制端与90°相位延迟器连接；调相鉴相器输出端与调相积分器的输入端连接；调相积分器的输出端与带通滤波器的控制端连接；带通滤波器的输出端与调幅鉴相器的输入端连接；调幅鉴相器的控制端与180°相位延迟器的输出端连接。

Description

一种可调幅调相的正弦波产生装置及方法
技术领域
本发明涉及信号发生领域，特别是一种可调幅调相的正弦波产生方法及装置。
背景技术
随着电子信息技术和通信技术的发展，正弦波信号得到广泛的应用，同时对正弦信号的幅值和相位的可调协性等指标也提出了更高的要求。传统的RC振荡电路只能产生幅度恒定相位恒定的正弦信号，已不能满足现代可以的需求。目前实现正弦信号的调幅调相主要有两种方法：一种是利用乘法器直接将载波和被调制波相乘；另一种是利用直接数字频率合成(DDS)技术，利用DDS、FPGA或D/A芯片直接合成所需要的正弦波。利用乘法器来调整正弦波的幅值和相位虽然简单，但是乘法器本身噪声较大，且能够适应高低温等恶劣环境的乘法器价格及其昂贵，高端乘法器还属于国外封锁产品，因此用乘法器来实现正弦信号的调幅和调相有很多限制；利用DDS技术几乎可以产生任何需要的正弦波信号，但是一般的DDS芯片只能做到14位的分辨率，若利用FPGA和D/A芯片来实现DDS输出，则需要较大的储存空间或复杂的算法，导致系统较为复杂，电路过于庞大。因此一种成本低、体积小、性能高、噪声低的可调幅调相的正弦波产生方法及装置具有重大意义。
发明内容
本发明的目的是克服现有技术中乘法器成本过高、难以适应恶劣环境的缺点；DDS技术分辨率较低或系统复杂电路庞大的缺点；提供一种成本低、体积小、性能高、噪声低的可调幅调相的正弦波产生装置及方法。
本发明的目的是通过以下技术方案实现的：
一种可调幅调相的正弦波产生装置，包括FPGA、D/A芯片、加法器、调幅积分器、模拟开关、带通滤波器、调相鉴相器、调相积分器、调幅鉴相器、90°相位延迟器和180°相位延迟器；
所述FPGA通过其IO脚与模拟开关的控制端连接以制模拟开关的通断；FPGA通过IO脚与D/A芯片连接以控制D/A芯片的输出；FPGA通过IO脚与90°相位延迟器连接；FPGA通过IO脚与180°相位延迟器连接；
所述加法器有两个输入端，其中一个输入端通过导线与调幅鉴相器连接，另一个输入端通过导线与D/A芯片连接；加法器的输出端通过导线与调幅积分器的输入端连接；调幅积分器的输出端通过导线与模拟开关的输入端连接；模拟开关的输出端通过导线与带通滤波器连接；带通滤波器的输出端通过导线与调相鉴相器连接；调相鉴相器的控制端通过导线与90°相位延迟器连接；调相鉴相器的输出端通过导线与调相积分器的输入端连接；调相积分器的输出端通过导线与带通滤波器的控制端连接；带通滤波器的输出端还通过导线与调幅鉴相器的输入端连接；调幅鉴相器的控制端通过导线与180°相位延迟器的输出端连接；最终受FPGA控制的调幅调相正弦波从带通滤波器的输出端输出。
一种可调幅调相的正弦波产生方法，包括调相和调幅两部分，调相步骤如下：
(101)FPGA控制D/A芯片输出电压值Vin；加法器将输出电压Vin与调幅鉴相器输出的电压值Vp-180求和，加法器的输出为：
Vsum＝Vin+Vp-180
调幅积分器的输出为Vg，则Vg＝∫Vsumdt+Vg0，其中Vg0为调幅积分器的初始值；
(102)FPGA输出频率为ω0，周期为T，占空比为50％的参考方波Wref，控制模拟开关的导通与关短，记
其中VH为逻辑高电平，VL为逻辑低电平；
(103)模拟开关输出幅度为Vg,频率相位与参考方波Wref相同的方波W1；方波W1的傅里叶展开为
(104)方波W1经过带通滤波器后，成为频率为ω0正弦信号Vout，此时
为信号经过带通滤波器后产生的相位延迟，一般/>
(105)Vout经过两个不同的鉴相器后分别用于正弦波的调频和调相；其中调相鉴相器将于参考方波Wref相位差90°的方波Wref-90作为鉴相基准，输出结果用于正弦波调相；调幅鉴相器将与参考方波Wref相位差180°的方波Wref-180作为鉴相基准，其输出结果用于正弦波调幅；
(106)对于调相部分，调相鉴相器以以Wref-90为参考方波对Vout进行鉴相并产生信号输出，调相鉴相器的输出Vp-90为
调相积分器对调相鉴相器输出的Vp-90进行积分运算，调相积分器的输出Vp为
其中Vp0为Vp的初值；
(107)调相积分器的输出Vp通过作用于带通滤波器的电阻网络来调整带通滤波器的相位延迟若Vp不为0，则调相积分器会控制带通滤波器增加或减小相位延迟/>的改变会反过来影响调相积分器的输出Vp；
带通滤波器、调相鉴相器、调相积分器形成一个调相反馈系统，对于该调相反馈系统来说，其输出达到平衡态应的条件为
又因调相积分器输出达到平衡态的条件为/>此时带通滤波器的输出Vout表示为：
(108)滤波器的输出相位延迟为0，则滤波器的输出Vout与FPGA输出的参考方波Wref相位相同，实现锁相；通过FPGA调整参考方波Wref的相位，实现对输出正弦波的调相；
调幅步骤如下：
(201)对于调幅过程，由上述调相过程可知则以Wref-180为参考方波的鉴相器对Vout的鉴相输出为
(202)加法器输出为
加法器的输出再经过调幅积分器、模拟开关、带通滤波器后，最终重新影响调幅鉴相器的输出；因此加法器、调幅积分器、模拟开关、带通滤波器和调幅鉴相器共同构成了一个调幅反馈系统；
(203)对于该调幅反馈系统，由于则调幅反馈系统的平衡条件是调幅积分器的输出达到稳定，而调幅积分器输出Vg达到稳定平衡态的条件为
此时，即本方法最终输出的正弦波Vout为
其中因此FPGA通过调整D/A芯片调整Vin的值，实现调整正弦波的幅值。
与现有技术相比，本发明的技术方案所带来的有益效果是：
(1)本发明实现了对正弦波信号的调幅和调相，正弦波幅度可通过FPGA控制高精度D/A芯片实现调整，正弦波相位可通过FPGA控制参考方波的相位实现调整。
(2)本发明整个装置用低成本的模拟器件即可搭建，结构简单，复杂度低，体积小。
(3)本发明调整精度高，噪声低，抗干扰能力强，输出的正弦波谐波抑制比高且能够适应高低温等恶劣环境。
(4)本发明的调幅精度由D/A芯片决定，利用高精度的D/A芯片，可以实现高精度幅度调制。
(5)本发明的调相精度由FPGA决定，利用高速时钟，FPGA可以对参考方波实现精密调相，进而实现高精度相位调制。
(6)本发明的正弦波输出的谐波抑制比和噪声等参数，主要受带通滤波器影响，通过调整带通滤波器参数，可以实现低噪声，高谐波抑制比的正弦波输出；
(7)本发明可以同时实现调幅和调相，调幅装置将正弦波幅度与DA输出相锁定，调相装置将正弦波相位与FPGA相锁定，有效的抑制了系统温漂，同时系统和装置几乎全部由模拟器件搭建，因此真的高低温等恶劣环境，本方法和装置具有较强的适应性。
附图说明
图1是本发明装置的结构示意图。
附图标记：1-参考电压Vin，2-积分电压Vp-180，3-加法器，4-调幅积分器，5-方波Wref，6-模拟开关，7-带通滤波器，8-调相鉴相器，9-调相积分器，10-调幅鉴相器，11-90°相位延迟器，12-180°相位延迟器，13-D/A芯片，14-FPGA。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，FPGA 14通过其普通IO脚与模拟开关6的控制端连接，FPGA14通过IO脚控制模拟开关6的通断；FPGA14通过普通IO脚与D/A芯片13连接，控制D/A芯片13的输出；FPGA 14通过普通IO脚与90°相位延迟器11连接；FPGA 14通过普通IO脚与180°相位延迟器12连接；加法器3有两个输入端，其中一个输入端通过导线与调幅鉴相器10连接，另一个输入端通过导线与D/A芯片连接；加法器3的输出端通过导线与调幅积分器4的输入端连接；调幅积分器4的输出端通过导线与模拟开关6的输入端连接；模拟开关6的输出端通过导线与带通滤波器7连接；带通滤波器7的输出端通过导线与调相鉴相器8连接；调相鉴相器8的控制端通过导线与90°相位延迟器11连接；调相鉴相器8的输出端通过导线与调相积分器9的输入端连接；调相积分器9的输出端通过导线与带通滤波器7的控制端连接；带通滤波器7的输出端还通过导线与调幅鉴相器10的输入端连接；调幅鉴相器10的控制端通过导线与180°相位延迟器11的输出端连接；最终受FPGA 14控制的调幅调相正弦波从带通滤波器7的输出端输出；
本发明的调相具体工作过程如下：
(101)FPGA 14控制高精度D/A芯片13输出参考电压值Vin；加法器3将参考电压Vin1与调幅鉴相器10输出的电压值Vp-180求和，加法器3的输出为：
Vsum＝Vin+Vp-180
则调幅积分器4的输出为Vg，则Vg＝∫Vsumdt+Vg0，其中Vg0为调幅积分器4的初始值；
(102)FPGA 14输出频率为ω0，周期为T，占空比为50％的参考方波Wref 5，控制模拟开关6的导通与关断，记
其中VH为逻辑高电平，VL为逻辑低电平；
(103)模拟开关6输出幅度为Vg,频率相位与参考方波Wref相同的方波W1；方波W1的傅里叶展开为
方波W1经过带通滤波器7后，成为频率为ω0正弦信号Vout，此时
为信号经过滤波器7后产生的相位延迟，一般/>
(104)Vout经过两个不同的鉴相器后分别用于正弦波的调频和调相。其中调相鉴相器8将于参考方波Wref相位差90°的方波Wref-90作为鉴相基准，输出结果用于正弦波调相；调幅鉴相器10将与参考方波Wref相位差180°的方波Wref-180作为鉴相基准，其输出结果用于正弦波调幅；
(105)对于调相部分，调相鉴相器8以以Wref-90为参考方波对Vout进行鉴相并产生信号输出，调相鉴相器8的输出Vp-90为
调相积分器9对调相鉴相器8输出的Vp-90进行积分运算，调相积分器9的输出Vp为
其中Vp0为Vp的初值；
(106)调相积分器9的输出Vp通过作用于带通滤波器7的电阻网络来调整带通滤波器7的相位延迟
若Vp不为0，则调相积分器9会控制带通滤波器7增加或减小相位延迟的改变又会反过来影响调相积分器9的输出Vp；
进一步地，带通滤波器7、调相鉴相器8、调相积分器9形成一个调相反馈系统，对于该反馈系统来说，其输出达到平衡态应的条件为
又因所以调相积分器9输出达到平衡态的条件为/>此时带通滤波器7的输出Vout可以表示为：
(107)带通滤波器7的输出相位延迟为0，则带通滤波器7的输出Vout与FPGA输出的参考方波Wref 5相位相同，实现了锁相；进而通过FPGA调整参考方波Wref 5的相位，可以实现对输出正弦波的调相；
调幅的工作过程如下：
(201)根据上述第一步的调上述相过程可知则以Wref-180为参考方波的调幅鉴相器10对Vout的鉴相输出为
(202)加法器3输出为
加法器3的输出再经过调幅积分器4、模拟开关6、带通滤波器7后，又重新影响调幅鉴相器10的输出；因此加法器3、调幅积分器4、模拟开关6、带通滤波器7和调幅鉴相器10共同构成了一个调幅反馈系统；
(203)对于该调幅反馈系统，由于Vg＝∫Vsumdt+Vg0，则调幅反馈系统的平衡条件是调幅积分器4的输出达到稳定，而调幅积分器4输出Vg达到稳定平衡态的条件为
(204)即本方法最终输出的正弦波Vout为
其中因此FPGA 14通过调整高精度D/A芯片13调整Vin的值，可以调整正弦波的幅值；
本发明方法实现了对正弦波信号的调幅和调相，正弦波幅度可通过FPGA 14控制高精度D/A芯片13实现调整，正弦波相位可通过FPGA 14控制参考方波Wref的相位实现调整。
本发明并不限于上文描述的实施方式。以上对具体实施方式的描述旨在描述和说明本发明的技术方案，上述的具体实施方式仅仅是示意性的，并不是限制性的。在不脱离本发明宗旨和权利要求所保护的范围情况下，本领域的普通技术人员在本发明的启示下还可做出很多形式的具体变换，这些均属于本发明的保护范围之内。

Claims (2)

1.一种可调幅调相的正弦波产生装置，其特征在于，包括FPGA(14)、D/A芯片(13)、加法器(3)、调幅积分器(4)、模拟开关(6)、带通滤波器(7)、调相鉴相器(8)、调相积分器(9)、调幅鉴相器(10)、90°相位延迟器(11)和180°相位延迟器(12)；
所述FPGA(14)通过其IO脚与模拟开关(6)的控制端连接以制模拟开关(6)的通断；FPGA(14)通过IO脚与D/A芯片(13)连接以控制D/A芯片(13)的输出；FPGA(14)通过IO脚与90°相位延迟器(11)连接；FPGA(14)通过IO脚与180°相位延迟器(12)连接；
所述加法器(3)有两个输入端，其中一个输入端通过导线与调幅鉴相器(10)连接，另一个输入端通过导线与D/A芯片(13)连接；加法器(3)的输出端通过导线与调幅积分器(4)的输入端连接；调幅积分器(4)的输出端通过导线与模拟开关(6)的输入端连接；模拟开关(6)的输出端通过导线与带通滤波器(7)连接；带通滤波器(7)的输出端通过导线与调相鉴相器(8)连接；调相鉴相器(8)的控制端通过导线与90°相位延迟器(11)连接；调相鉴相器(8)的输出端通过导线与调相积分器(9)的输入端连接；调相积分器(9)的输出端通过导线与带通滤波器(7)的控制端连接；带通滤波器(7)的输出端还通过导线与调幅鉴相器(10)的输入端连接；调幅鉴相器(10)的控制端通过导线与180°相位延迟器(12)的输出端连接；最终受FPGA(14)控制的调幅调相正弦波从带通滤波器(7)的输出端输出。
2.一种可调幅调相的正弦波产生方法，基于权利要求1所述正弦波产生装置，其特征在于，包括调相和调幅两部分，调相步骤如下：
(101)FPGA控制D/A芯片输出电压值Vin；加法器将输出电压Vin与调幅鉴相器输出的电压值Vp-180求和，加法器的输出为：
Vsum＝Vin+Vp-180
调幅积分器的输出为Vg，则Vg＝∫Vsumdt+Vg0，其中Vg0为调幅积分器的初始值；
(102)FPGA输出频率为ω0，周期为T，占空比为50％的参考方波Wref，控制模拟开关的导通与关短，记
其中VH为逻辑高电平，VL为逻辑低电平；
(103)模拟开关输出幅度为Vg,频率相位与参考方波Wref相同的方波W1；方波W1的傅里叶展开为
(104)方波W1经过带通滤波器后，成为频率为ω0正弦信号Vout，此时
为信号经过带通滤波器后产生的相位延迟，/>
(105)Vout经过两个不同的鉴相器后分别用于正弦波的调频和调相；其中调相鉴相器将于参考方波Wref相位差90°的方波Wref-90作为鉴相基准，输出结果用于正弦波调相；调幅鉴相器将与参考方波Wref相位差180°的方波Wref-180作为鉴相基准，其输出结果用于正弦波调幅；
(106)对于调相部分，调相鉴相器以以Wref-90为参考方波对Vout进行鉴相并产生信号输出，调相鉴相器的输出Vp-90为
调相积分器对调相鉴相器输出的Vp-90进行积分运算，调相积分器的输出Vp为
其中Vp0为Vp的初值；
(107)调相积分器的输出Vp通过作用于带通滤波器的电阻网络来调整带通滤波器的相位延迟若Vp不为0，则调相积分器会控制带通滤波器增加或减小相位延迟/> 的改变会反过来影响调相积分器的输出Vp；
带通滤波器、调相鉴相器、调相积分器形成一个调相反馈系统，对于该调相反馈系统来说，其输出达到平衡态应的条件为
又因调相积分器输出达到平衡态的条件为/>此时带通滤波器的输出Vout表示为：
(108)滤波器的输出相位延迟为0，则滤波器的输出Vout与FPGA输出的参考方波Wref相位相同，实现锁相；通过FPGA调整参考方波Wref的相位，实现对输出正弦波的调相；
调幅步骤如下：
(201)对于调幅过程，由上述调相过程可知则以Wref-180为参考方波的鉴相器对Vout的鉴相输出为
(202)加法器输出为
加法器的输出再经过调幅积分器、模拟开关、带通滤波器后，最终重新影响调幅鉴相器的输出；因此加法器、调幅积分器、模拟开关、带通滤波器和调幅鉴相器共同构成了一个调幅反馈系统；
(203)对于该调幅反馈系统，由于Vg＝∫Vsumdt+Vg0，则调幅反馈系统的平衡条件是调幅积分器的输出达到稳定，而调幅积分器输出Vg达到稳定平衡态的条件为
此时，即本方法最终输出的正弦波Vout为
其中因此FPGA通过调整D/A芯片调整Vin的值，实现调整正弦波的幅值。
CN201910459118.3A 2019-05-29 2019-05-29 一种可调幅调相的正弦波产生装置及方法 Active CN110138340B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910459118.3A CN110138340B (zh) 2019-05-29 2019-05-29 一种可调幅调相的正弦波产生装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910459118.3A CN110138340B (zh) 2019-05-29 2019-05-29 一种可调幅调相的正弦波产生装置及方法

Publications (2)

Publication Number Publication Date
CN110138340A CN110138340A (zh) 2019-08-16
CN110138340B true CN110138340B (zh) 2024-03-26

Family

ID=67582918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910459118.3A Active CN110138340B (zh) 2019-05-29 2019-05-29 一种可调幅调相的正弦波产生装置及方法

Country Status (1)

Country Link
CN (1) CN110138340B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114356022A (zh) * 2021-12-23 2022-04-15 中国航空工业集团公司西安航空计算技术研究所 一种任意波形直接数字合成单元

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542353A (en) * 1983-12-05 1985-09-17 General Electric Company Sine wave generator
WO2004079738A1 (ja) * 2003-03-07 2004-09-16 Matsushita Electric Industrial Co., Ltd. 復調装置及びアドレス情報抽出装置
CN203608157U (zh) * 2013-12-17 2014-05-21 哈尔滨理工大学 一种高精度三相正弦信号发生器
CN107063080A (zh) * 2017-03-23 2017-08-18 天津大学 用于正弦相位调制的锁相检测方法及装置
CN209994350U (zh) * 2019-05-29 2020-01-24 天津大学 一种可调幅调相的正弦波产生装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9774348B2 (en) * 2014-01-07 2017-09-26 Quantumsine Acquisitions Inc. Combined amplitude-time and phase modulation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542353A (en) * 1983-12-05 1985-09-17 General Electric Company Sine wave generator
WO2004079738A1 (ja) * 2003-03-07 2004-09-16 Matsushita Electric Industrial Co., Ltd. 復調装置及びアドレス情報抽出装置
CN203608157U (zh) * 2013-12-17 2014-05-21 哈尔滨理工大学 一种高精度三相正弦信号发生器
CN107063080A (zh) * 2017-03-23 2017-08-18 天津大学 用于正弦相位调制的锁相检测方法及装置
CN209994350U (zh) * 2019-05-29 2020-01-24 天津大学 一种可调幅调相的正弦波产生装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
一种高效的功放自适应预失真器设计;庞兴豪;任国春;徐以涛;陈斌;李宝柱;;数据采集与处理(第02期);全文 *
基于ARM及FPGA实现的嵌入式触摸屏任意信号发生器;胡必武;宋跃;胡升平;雷瑞庭;余炽业;;仪表技术与传感器(第03期);全文 *
基于FPGA的双DDS任意波发生器设计与杂散噪声抑制方法;邓耀华;吴黎明;张力锴;李业华;;仪器仪表学报(第11期);全文 *

Also Published As

Publication number Publication date
CN110138340A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
US7263153B2 (en) Clock offset compensator
US8433018B2 (en) Methods and apparatus for frequency synthesis with feedback interpolation
US8817841B2 (en) System and method of controlling modulation frequency of spread-spectrum signal
US8044745B2 (en) Method and apparatus for applying clock phase and frequency offset
Hussain et al. A time-delay digital tanlock loop
CN108964660A (zh) 一种基于相位延时补偿的高分辨率低功耗展频控制电路
CN110138340B (zh) 一种可调幅调相的正弦波产生装置及方法
CN104410410B (zh) 一种脉冲信号源装置
CN105529950A (zh) 一种基于二阶广义积分器的单相并网逆变器控制方法
WO2007006048A2 (en) Spread spectrum clock generator having an adjustable delay line
US9800272B2 (en) Circuits and methods for transmitting signals
CN209994350U (zh) 一种可调幅调相的正弦波产生装置
US10637640B2 (en) Asynchronous data recovery
TW201238248A (en) Serial link receiver and clock regeneration method using the same
CN104579324B (zh) 调频连续波雷达系统及其运用方法
US3944938A (en) Phase correlator
CN108631775A (zh) 一种电力系统中的锁相环
US9837989B2 (en) Generation of high-rate sinusoidal sequences
CN105158597A (zh) 一种改善单相数字锁相环电网电压相位监测动态性能的方法
CN102142825B (zh) 同步信号获取系统及方法
CN112290934A (zh) 基于Bias-Tee信号合成的可控抖动时钟产生装置
Alekseev et al. QPSK Signal Generation Based on Globally Linearized Synchronization System
Vajpayee et al. A frequency demodulator based on adaptive sampling frequency phase-locking scheme for large deviation fm signals
JPH09214251A (ja) Ｆｍ復調回路
JP2008242282A (ja) ディジタル制御自動バイアス制御回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant