CN110137174B - 基于纳米晶浮栅的三维非易失性半导体存储器及其制备方法 - Google Patents

基于纳米晶浮栅的三维非易失性半导体存储器及其制备方法 Download PDF

Info

Publication number
CN110137174B
CN110137174B CN201910318971.3A CN201910318971A CN110137174B CN 110137174 B CN110137174 B CN 110137174B CN 201910318971 A CN201910318971 A CN 201910318971A CN 110137174 B CN110137174 B CN 110137174B
Authority
CN
China
Prior art keywords
nanocrystalline
dimensional
chalcogenide
charge storage
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910318971.3A
Other languages
English (en)
Other versions
CN110137174A (zh
Inventor
缪向水
钱航
童浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910318971.3A priority Critical patent/CN110137174B/zh
Publication of CN110137174A publication Critical patent/CN110137174A/zh
Application granted granted Critical
Publication of CN110137174B publication Critical patent/CN110137174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

本发明属于三维闪存存储器制备领域，更具体地，涉及一种基于纳米晶浮栅的三维非易失性半导体存储器及其制备方法。该三维半导体存储器包括多个位于垂直方向的三维NAND存储串，每个三维NAND存储串包括半导体区域，以及围绕所述半导体区域的四层包裹结构，依次为隧穿电介质层、电荷存储层、阻隔电介质层以及控制栅电极；其中，所述电荷存储层的材料包含纳米晶材料，所述纳米晶材料为硫系化合物纳米晶。本发明采用自身空穴结构含量很高的硫系化合物纳米晶作为电荷存储层材料，提高了三维闪存存储器单个存储单元的编程/擦除效率、编程/擦除速度额以及电荷的存储能力，并且本发明纳米晶浮栅的工艺过程简单，与垂直沟道工艺兼容。

Description

基于纳米晶浮栅的三维非易失性半导体存储器及其制备方法
技术领域
本发明属于三维闪存存储器制备领域，更具体地，涉及一种基于纳米晶浮栅的三维非易失性半导体存储器及其制备方法。
背景技术
三维闪存存储器的存储密度不再受限于工艺特征尺寸，可以随着垂直方向上堆叠实现存储密度的不断提升。
然而，在三维闪存结构中，由于栅结构的限制，致使快速写入/擦除操作的要求和长期稳定存储的需求之间产生严重矛盾。且随着三维堆叠层数的不断增加，特征尺寸的不断缩小，此矛盾更加显著。另一方面，在三维结构中，浮栅结构的串扰也非常严重。
近些年，虽然有报道提出采用纳米晶金属作为浮栅材料，以实现多值存储，提高存储器的存储容量，但是纳米晶金属等比缩小特性较弱，随尺寸缩小载流子浓度显著减少，提高存储容量空间非常有限。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种基于纳米晶浮栅的三维非易失性半导体存储器及其制备方法，通过将硫系化合物纳米晶材料引入电荷存储层作为浮栅材料，利用硫系化合物自身空穴结构优势，提高三维闪存存储器单个存储单元的编程/擦除效率、编程/擦除速度额以及电荷的存储能力，由此解决现有浮栅材料提高存储器存储容量有限的技术问题。
为实现上述目的，按照本发明的一个方面，提供了一种基于纳米晶浮栅的非易失性三维半导体存储器，包括多个位于垂直方向的三维NAND存储串，每个三维NAND存储串包括半导体区域，以及围绕所述半导体区域的四层包裹结构，所述四层包裹结构从里到外依次为隧穿电介质层、电荷存储层、阻隔电介质层以及控制栅电极；
其中，所述电荷存储层的材料包含纳米晶材料，所述纳米晶材料为硫系化合物纳米晶。
优选地，所述硫系化合物纳米晶为GeTe纳米晶、GeSbTe纳米晶和SnTe纳米晶中的一种或多种。
优选地，所述硫系化合物纳米晶的直径为1nm至20nm。
优选地，所述硫系化合物纳米晶在所述电荷存储层中的分布密度在1011cm-2至1012cm-2。
优选地，所述纳米晶材料分散在绝缘介质中，所述绝缘介质材料为二氧化硅。
按照本发明的另一个方面，提供了一种所述的基于纳米晶浮栅的非易失性三维闪存存储器的制备方法，包括下述步骤：
S1：在衬底上附着下电极，并在所述下电极上沉积多层膜堆叠结构；在多层膜堆叠结构中进行深孔刻蚀形成通孔；所述多层膜堆叠结构由控制栅电极和绝缘介质交替堆叠形成；
S2：在该多层膜的堆叠结构中通过刻蚀形成暴露衬底的垂直深孔；
S3：在所述深孔中进行选择性各向同性刻蚀，形成垂直方向排列的多个凹坑；
S4：在所述凹坑中沉积阻隔电介质材料形成阻隔电介质层，沉积纳米晶材料形成电荷存储层；再通过刻蚀在垂直方向形成通孔；其中所述纳米晶材料为硫系化合物纳米晶，采用化学气相沉积法沉积获得含有该硫系化合物纳米晶的电荷存储层；
S5：在通孔中沉积隧穿电介质材料然后进行深孔刻蚀形成通孔并且同时形成隧穿电介质层，然后沉积沟道材料完成垂直沟道结构填充；
S6：通过光刻在所述半导体区域上方形成上电极后获得一个三维NAND存储串，多个存储串构成非易失性三维半导体存储器。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
1：本发明采用的硫系化合物纳米晶浮栅结构，由于硫系化合物自身原子结构中包含介于共价键与离子键之间的作用力，其内部结构中的空穴结构浓度比较高，决定了其具有较高的载流子浓度，可以容纳更多的电子。电荷存储能力强，电荷更不易泄露，有更好的数据保持特性和合适的存储窗口，可以应用于多值存储技术。
2：本发明提出的基于纳米晶浮栅结构的三维闪存可以有效降低器件单元间的串扰以及电荷泄露，可以使得堆叠层数增加，提高存储密度。
3：本发明提出的一种具有纳米晶浮栅结构的非易失存储器，纳米晶浮栅结构利用硫系化合物纳米晶作为电荷存储介质，每一个纳米晶颗粒与周围晶粒绝缘且只存储少量电荷，从而实现分立电荷存储。即使隧穿介质层上的缺陷形成致命的放电通道，也只会造成垂直存储串上的局部电荷泄露，而对于各单元的总体存储影响不大。
4：本发明提出的基于纳米晶浮栅结构的三维闪存存储器沉积纳米晶浮栅的工艺过程简单，与垂直沟道工艺兼容。将垂直沟道结构与浮栅结构相结合，其具有更高的尺寸缩小能力，可以随着工艺特征尺寸的降低提高存储密度。
5：本发明硫系化合物纳米晶浮栅的应用可以满足更高的集成密度需求，可以获得更低的写入/擦写电压、更快的写入/擦除速度、更高的耐受性、更强的数据保持特性和多位存储能力。
附图说明
图1是本发明所述基于纳米晶浮栅的三维闪存存储器结构示意图；
图2是本发明所述基于纳米晶浮栅的三维闪存存储器制备过程中多层堆叠结构以及通孔获得示意图；
图3是本发明所述基于纳米晶浮栅的三维闪存存储器制备过程中凹坑形成示意图；
图4是本发明所述基于纳米晶浮栅的三维闪存存储器制备过程中阻隔电介质层形成示意图；
图5是本发明所述基于纳米晶浮栅的三维闪存存储器制备过程中电荷存储层形成示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
针对现有技术的缺陷，本发明提供的一种基于纳米晶浮栅的非易失性三维半导体存储器，包括多个位于垂直方向的三维NAND存储串，其中一个存储单元能够存储至少2位数据。
通过改变浮栅材料种类以及相应的浮栅制备工艺，使得电荷存储层(浮栅)材料包含硫系化合物纳米晶材料，由于硫系化合物自身原子结构中包含介于共价键与离子键之间的作用力，其内部结构中的空穴结构浓度比较高，决定了其具有较高的载流子浓度，可以容纳更多的电子。电荷存储能力强，电荷更不易泄露，有更好的数据保持特性和合适的存储窗口，能够形成两位以上的数据的存储，实现多值存储。
本发明提供的一种三维NAND存储串，能够在一个存储单元中至少存储两位数据，提高存储密度。
NAND存储串中的基本存储单元的结构：中间是半导体区域，半导体区域包含源区、沟道区和漏区，其中沟道区两端分别与源区、漏区相连，源区和漏区串联；围绕中间半导体区域包裹着四层结构，从里到外依次为隧穿电介质层、电荷存储层(浮栅)、阻隔电介质层以及控制栅电极。
其中，本发明所述电荷存储层的材料包含纳米晶材料，所述纳米晶材料为硫系化合物纳米晶。
隧穿电介质层很薄，电子可以通过隧穿效应通过隧道电介质层。写入方法是，在控制栅加正电压，使电子从半导体沟道通过隧道电介质层进入浮栅。擦除方法是，在源极加正电压，利用隧穿电介质层和沟道区之间的隧道效应，将注入到浮栅的电荷吸引到沟道。
写入时，在控制栅加正电压，电荷隧穿到浮栅中后会被限制在电荷存储层中，由于采用自身具有大量空穴结构的硫系化合物纳米晶作为电荷存储介质，其具有较高的载流子浓度，可以容纳更多的电子，电荷存储能力强，更多的电荷不会在其内部发生移动。
本发明一些实施例中，所述硫系化合物纳米晶为GeTe纳米晶、GeSbTe纳米晶和SnTe纳米晶中的一种或多种。
一些实施例中，所述硫系化合物纳米晶的直径为1nm至20nm。
一些实施例中，所述硫系化合物纳米晶在所述电荷存储层中的分布密度在1011cm-2至1012cm-2。
本发明所述纳米晶材料分散在绝缘介质中，所述绝缘介质材料比如可以为二氧化硅。
本发明提供的上述基于纳米晶浮栅的非易失性三维闪存存储器的制备方法，包括下述步骤：
S1：在衬底上附着下电极，并在所述下电极上沉积多层膜堆叠结构；所述多层膜堆叠结构由控制栅电极和绝缘介质交替堆叠形成。
S2：在该多层膜的堆叠结构中通过刻蚀形成暴露衬底的垂直深孔；如图2所示。由于多层膜结构是三维堆叠结构，纵向深度较传统二维器件来说高度方向上更深，因此上述穿过多层膜结构并使衬底暴露的通孔一般也被直接称为深孔。
S3：在所述深孔中进行选择性各向同性刻蚀，形成垂直方向排列的多个凹坑；如图3所示。
S4：在所述凹坑中沉积阻隔电介质材料形成阻隔电介质层，如图4所述；沉积纳米晶材料形成电荷存储层；再通过刻蚀在垂直方向形成通孔；其中所述纳米晶材料为硫系化合物纳米晶，采用化学气相沉积法沉积获得含有该硫系化合物纳米晶的电荷存储层；如图5所示。
S5：在通孔中沉积隧穿电介质材料然后进行深孔刻蚀形成通孔并且同时形成隧穿电介质层，然后沉积沟道材料完成垂直沟道结构填充。
S6：通过光刻在所述半导体区域上方形成上电极后获得一个三维NAND存储串，多个存储串构成如图1所示的非易失性三维半导体存储器。
本发明中衬底是采用硅衬底，三维闪存存储器中绝缘层、牺牲层等所采用的具体材料及细节结构设置等，均可参考现有技术。各步骤中没有详述的步骤细节均可参考现有技术。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.基于纳米晶浮栅的非易失性三维闪存存储器的制备方法，包括下述步骤：
S1：在衬底上附着下电极，并在所述下电极上沉积多层膜堆叠结构；在多层膜堆叠结构中进行深孔刻蚀形成通孔；所述多层膜堆叠结构由控制栅电极和绝缘介质层交替堆叠形成；
S2：在该多层膜的堆叠结构中通过刻蚀形成暴露衬底的垂直深孔；
S3：在所述深孔中进行选择性各向同性刻蚀，形成垂直方向排列的多个凹坑；
S4：在所述凹坑中沉积阻隔电介质材料形成阻隔电介质层，采用化学气相沉积法沉积纳米晶材料形成电荷存储层；再通过刻蚀在垂直方向形成通孔；其中所述纳米晶材料为硫系化合物纳米晶；
S5：在通孔中沉积隧穿电介质材料然后进行深孔刻蚀形成通孔并且同时形成隧穿电介质层，然后沉积沟道材料完成垂直沟道结构填充；
S6：通过光刻在半导体区域上方形成上电极后获得一个三维NAND存储串，多个存储串构成非易失性三维闪存存储器；
所述非易失性三维闪存存储器包括多个位于垂直方向的三维NAND存储串，每个三维NAND存储串包括所述半导体区域，以及围绕所述半导体区域的四层包裹结构，所述四层包裹结构从里到外依次为隧穿电介质层、电荷存储层、阻隔电介质层以及控制栅电极；
其中，所述电荷存储层的材料包含纳米晶材料，所述纳米晶材料为硫系化合物纳米晶；所述硫系化合物纳米晶分散在绝缘介质中，所述硫系化合物纳米晶通过与周围绝缘材料形成分立电荷存储结构；所述硫系化合物纳米晶的直径为1nm至20nm。
2.如权利要求1所述的制备方法，其特征在于，所述硫系化合物纳米晶为GeTe纳米晶、GeSbTe纳米晶和SnTe纳米晶中的一种或多种。
3.如权利要求1所述的制备方法，其特征在于，所述硫系化合物纳米晶在所述电荷存储层中的分布密度在1011cm-2至1012cm-2。
4.如权利要求1所述的制备方法，其特征在于，所述绝缘介质为二氧化硅。
CN201910318971.3A 2019-04-19 2019-04-19 基于纳米晶浮栅的三维非易失性半导体存储器及其制备方法 Active CN110137174B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910318971.3A CN110137174B (zh) 2019-04-19 2019-04-19 基于纳米晶浮栅的三维非易失性半导体存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910318971.3A CN110137174B (zh) 2019-04-19 2019-04-19 基于纳米晶浮栅的三维非易失性半导体存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN110137174A CN110137174A (zh) 2019-08-16
CN110137174B true CN110137174B (zh) 2021-11-02

Family

ID=67570600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910318971.3A Active CN110137174B (zh) 2019-04-19 2019-04-19 基于纳米晶浮栅的三维非易失性半导体存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN110137174B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112793A1 (en) * 2005-04-20 2006-10-26 National University Of Singapore Nonvolatile flash memory device and method for producing the same
CN104241294A (zh) * 2014-09-16 2014-12-24 华中科技大学 一种非易失性三维半导体存储器及其制备方法
CN204130535U (zh) * 2014-09-16 2015-01-28 华中科技大学 一种非易失性三维半导体存储器
CN107017258A (zh) * 2016-01-28 2017-08-04 三星电子株式会社 包括垂直存储器装置的集成电路装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010104918A1 (en) * 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112793A1 (en) * 2005-04-20 2006-10-26 National University Of Singapore Nonvolatile flash memory device and method for producing the same
CN104241294A (zh) * 2014-09-16 2014-12-24 华中科技大学 一种非易失性三维半导体存储器及其制备方法
CN204130535U (zh) * 2014-09-16 2015-01-28 华中科技大学 一种非易失性三维半导体存储器
CN107017258A (zh) * 2016-01-28 2017-08-04 三星电子株式会社 包括垂直存储器装置的集成电路装置及其制造方法

Also Published As

Publication number Publication date
CN110137174A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
US11950422B2 (en) Memory cells, memory arrays, and methods of forming memory arrays
US20220199645A1 (en) Memory Arrays, and Methods of Forming Memory Arrays
CN104241294B (zh) 一种非易失性三维半导体存储器及其制备方法
US20160322368A1 (en) Three-Dimensional Ferroelectric FET-Based Structures
CN108447870A (zh) 3d nand存储器及其制造方法
US8705274B2 (en) Three-dimensional multi-bit non-volatile memory and method for manufacturing the same
KR100996191B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US20170077125A1 (en) Semiconductor memory device and method for manufacturing same
US11871572B2 (en) Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
CN1883046A (zh) 电荷捕获存储器件以及用于操作和制造该单元的方法
US11081497B2 (en) Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
US11605645B2 (en) Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
CN103872055A (zh) 一种垂直沟道型三维半导体存储器件及其制备方法
US9536898B2 (en) Nonvolatile semiconductor memory device
CN113994480A (zh) 具有含三种或大于三种不同材料的导电结构的组合件
CN110137174B (zh) 基于纳米晶浮栅的三维非易失性半导体存储器及其制备方法
CN104269407B (zh) 一种非易失性高密度三维半导体存储器件及其制备方法
US20070114572A1 (en) Gate structure including multi-tunneling layer and method of fabricating the same, non-volatile memory device and method of fabricating the same
US20190393237A1 (en) Vertically-integrated 3-dimensional flash memory for high reliable flash memory and fabrication method thereof
US20220173123A1 (en) Integrated Assemblies Having Vertically-Extending Channel Material with Alternating Regions of Different Dopant Distributions, and Methods of Forming Integrated Assemblies
CN102456746A (zh) 非挥发性半导体存储单元、器件及制备方法
CN103094355A (zh) 一种纳米晶存储器及其制作方法
CN106169479A (zh) Sonos存储器及工艺方法
JP2008277827A (ja) 不揮発性メモリ素子及びその製造方法
CN106847819B (zh) Nand闪存存储单元、nand闪存及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant