CN110096124A - 一种多核系统的配置方法及装置 - Google Patents

一种多核系统的配置方法及装置 Download PDF

Info

Publication number
CN110096124A
CN110096124A CN201810098027.7A CN201810098027A CN110096124A CN 110096124 A CN110096124 A CN 110096124A CN 201810098027 A CN201810098027 A CN 201810098027A CN 110096124 A CN110096124 A CN 110096124A
Authority
CN
China
Prior art keywords
core devices
starting
nucleus
configuration
programmable logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810098027.7A
Other languages
English (en)
Inventor
彭宇龙
韩杰
秦元河
乔雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Visionvera International Information Technology Co Ltd
Original Assignee
Beijing Visionvera International Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Visionvera International Information Technology Co Ltd filed Critical Beijing Visionvera International Information Technology Co Ltd
Priority to CN201810098027.7A priority Critical patent/CN110096124A/zh
Publication of CN110096124A publication Critical patent/CN110096124A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4411Configuring for operating with peripheral devices; Loading of device drivers

Abstract

本发明实施例提供了一种多核系统的配置方法及装置,所述方法包括:可编程逻辑器件在接收到电源系统发送的启动完成信号后,向多核系统电路板中的至少两个核心器件发送复位信号,以便于每个核心器件在接到所述复位信号后启动复位工作;可编程逻辑器件在每个核心器件启动复位工作后,确定每个核心器件的启动方式;可编程逻辑器件在所述每个核心器件启动方式后,对每个核心器件的管脚进行配置,完成了对所述多核系统电路板的统一配置。本实施例利用可编程逻辑器件的端口可进行硬件编程的原理,连入需要进行配置的管脚上,写入想要的高低电平,从而达到多个核心统一配置,方便了电路板布线工作,且在调试或者使用中随时可变,同时节省成本。

Description

一种多核系统的配置方法及装置
技术领域
本发明涉及数据处理技术领域,特别是涉及一种多核系统的配置方法及装置。
背景技术
在多核心系统中,有许多芯片的逻辑需要配置管理,这些逻辑包括:GPIO初始值的上下拉、复位信号、启动方式等,如果对单个芯片进行配置管理,则需要增加阻容,通过电阻的上下拉或者使用专用的复位处理电路,从而会增加印刷电路板(PCB,Printed circuitboard)的布线难度以及生产成本。
但是,使用电阻上下拉或者专用的复位电路,这两种方法均不方便,且需要单个配置,不但成本高,且灵活更改难。
因此,在电路硬件设计中,如何对电阻进行上下拉或者发送复位信号时进行统一管理,是目前有待解决的技术问题。
发明内容
本发明实施例所要解决的技术问题是提供一种多核系统的配置方法,以解决现有技术中对电阻进行上下拉或者发送复位信号时不能进行统一管理,导致成本增加,灵活性差的技术问题。
相应的,本发明实施例还提供了一种多核系统的配置装置,用以保证上述方法的实现及应用。
为了解决上述问题,,本发明是通过如下技术方案实现的:
第一方面提供一种多核系统的配置方法,所述方法包括:
可编程逻辑器件在接收到电源系统发送的启动完成信号后,向多核系统电路板中的至少两个核心器件发送复位信号,以便于每个核心器件在接到所述复位信号后启动复位工作;
所述可编程逻辑器件在所述每个核心器件启动复位工作后,确定所述每个核心器件的启动方式;
所述可编程逻辑器件在所述每个核心器件启动方式后,对所述每个核心器件的管脚进行配置,完成了对所述多核系统电路板的统一配置。
可选的,所述复位信号具体包括:预定时长的低电平信号。
可选的,所述确定每个核心器件的启动方式包括:
所述可编程逻辑器件通过对所述每个核心器件的端口输入高或者低电平来确定对应的每个核心器件的启动方式。
可选的,所述启动方式包括:SD卡启动、闪存Flash启动、高速同步串行口SPI启动、BootRom启动、串口启动的一种或多种。
可选的,所述对所述每个核心器件的管脚进行配置,包括:
所述可编程逻辑器件按照用户需求对所述每个核心器件的管脚进行配置。
第二方面提供一种多核系统的配置装置,所述装置包括:
接收模块,用于接收电源系统发送的启动完成信号;
发送模块,用于在所述接收模块接收到电源系统发送的启动完成信号后,向多核系统电路板中的至少两个核心器件发送复位信号,以便于每个核心器件在接到所述复位信号后启动复位工作;
确定模块,用于在所述每个核心器件启动复位工作后,确定所述每个核心器件的启动方式;
配置模块,用于在所述每个核心器件启动方式后,对所述每个核心器件的管脚进行配置,完成了对所述多核系统电路板的统一配置。
可选的,所述发送模块,具体用于在所述接收模块接收到电源系统发送的启动完成信号后,向多核系统电路板中的至少两个核心器件发送预定时长的低电平信号,以便于每个核心器件在接到所述低电平信号后启动复位工作。
可选的,所述确定模块,具体用于通过对所述每个核心器件的端口输入高或者低电平来确定对应的每个核心器件的启动方式。
可选的,所述确定模块确定的启动方式包括:SD卡启动、Flash启动、SPI启动、BootRom启动和串口启动的一种或多种。
可选的,所述配置模块,具体用于按照用户需求对所述每个核心器件的管脚进行配置。
与现有技术相比,本发明实施例包括以下优点:
本发明实施例中,可编程器件在接收到电源系统启动完成的信号后,向多核系统电路板中的至少两个核心器件发送复位信号,以及在核心器件复位后确定所述每个核心器件的启动方式,然后,对所述每个核心器件的管脚进行配置,完成了对所述多核系统电路板的统一配置。也就是说,本发明实施例中,利用可编程逻辑器件的端口可进行硬件编程的原理,连入需要进行配置的核心器件的管脚上,通过编程接口写入想要的高低电平,从而达到对多核心系统中的每个核心器件进行统一管理,统一配置,方便了PCB布线工作,并且根据需要在调试或者使用中随时可变,不需要通过上下拉电阻进行更改,也无需对电阻进行焊接,节省了成本。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
图1是本发明实施例提供的一种多核系统的配置方法的流程图;
图2是本发明实施例提供的一种多核系统的配置装置的结构示意图;
图3是本发明实施例提供的一种应用实例的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
请参阅图1,为本发明实施例提供的一种多核系统的配置方法的流程图,具体可以包括如下步骤:
步骤101:可编程逻辑器件在接收到电源系统发送的启动完成信号后,向多核系统电路板中的至少两个核心器件发送复位信号,以便于每个核心器件在接到所述复位信号后启动复位工作;
该实施例中,多核系统就是在一个处理器上集成有多个核心器件,比如双核、四核等。多核系统电路板中的每个核心器件,比如,中央处理器CPU,在上电前,都需要复位。也就是说,电源系统在启动完成后,会向可编程逻辑器件发送启动完成的信号,可编程逻辑器件在接收到电源系统发送的启动完成的信号后,向多核系统电路板中的至少两个核心器件发送复位信号,其中,该复位信号可以是一个预定时间长度的低电平复位信号(比如RST信号等),而每个核心器件在接到所述低电平复位信号后启动复位工作。
该实施例中,程序员可以通过编程接口(比如JTAG编程接口等)控制可编程逻辑器件向多核系统电路板中的至少两个核心器件发送预定长度的低电平复位信号。
步骤102:所述可编程逻辑器件在所述每个核心器件启动复位工作后,通过所述编程接口确定所述每个核心器件的启动方式;
该实施例中,在一个或多个核心器件启动之后,可编程逻辑器件需要确定每个核心器件的启动方式,其中,该实施例中,核心器件的启动方式包括但不限于此:所述启动方式包括:安全数码(SD,SecureDigital)卡启动、闪存(Flash)启动、高速同步串行口(SPI,serial peripheral interface,其中,也可以称为串行外围设备接口)启动、引导Rom(BootRom)启动和串口启动的一种或多种。
该实施例中,可编程逻辑器件的输入输出接口(I/O)与选择的核心器件(比如CPU处理器上)的端口相连接,通过编程接口控制可编程逻辑器件输出电平状态,既可以确定该核心器件的启动方式。也就是说,通过编程接口控制可编程逻辑器件向核心器件的端口输入高或者低电平来确定对应的启动方式。
假如,每个核心器件有3种启动方式,那么可以控制可编程逻辑器件输出“00”、“01”、“10”,来确定核心器件所有的启动方式。当然,在该实施例中,如果每个核心器件有大于3种的启动方式,可以按照下述方式来表示:可编程逻辑器件1个管脚可以表示2种启动方式,2个管脚表示4种,N个管脚可以表示2的N次方种启动方式。
步骤103:所述可编程逻辑器件在所述每个核心器件启动方式后,对所述每个核心器件的管脚进行配置,完成了对所述多核系统电路板的统一配置。
该实施例中,每个核心器件的管脚配置一般也有各种各样的配置,包括对于外设的配置,均可以使用可编程逻辑器件来进行操作。该实施例中,可编程逻辑器件可以按照用户需求对所述每个核心器件的管脚进行配置,即通过FPGA的管脚与需要配置的核心管脚相连即可,从而完成了对所述多核系统电路板的统一配置。
比如,配置网卡芯片地址,因为在多核系统中可能会有多个网卡,利用网卡PHYADDR管脚与FPGA相连,便可以区分每个网卡的地址;也就是说,当一个多核系统挂载多个网卡时,网卡通过读取外部的PHYADDR值,可以确定网卡的地址,从而区分每个网卡。
再比如,SATA/PCIE模式切换,USB_UPDATE切换,这些都需要使用进行管脚配置。其中,SATA/PCIE的模式切换可以实现两种接口的通用性,控制可编程逻辑器件便可以实现这两种方式的切换,USB_UPDATE则是选择是否接受通过USB进行升级操作,对于网络设备来说,在部署后USB_UPDATE默认是关闭的,当需要进行运维时,可以选择打开。
可选的,该实施例中,可编程逻辑器件,可以是现场可编程门阵列(FPGA,Field-Programmable Gate Array)等。它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
本发明实施例中,可编程器件在接收到电源系统启动完成的信号后,向多核系统电路板中的至少两个核心器件发送复位信号,以及在核心器件复位后确定所述每个核心器件的启动方式,然后,对所述每个核心器件的管脚进行配置,完成了对所述多核系统电路板的统一配置。也就是说,本发明实施例中,利用可编程逻辑器件的端口可进行硬件编程的原理,连入需要进行配置的核心器件的管脚上,通过编程接口写入想要的高低电平,从而达到对多核心系统中的每个核心器件进行统一管理,统一配置,方便了PCB布线工作,并且根据需要在调试或者使用中随时可变,不需要通过上下拉电阻进行更改,也无需对电阻进行焊接,节省了成本。
需要说明的是,对于方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明实施例并不受所描述的动作顺序的限制,因为依据本发明实施例,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明实施例所必须的。
请参阅图2,为本发明实施例提供的一种多核系统的配置装置的结构示意图,具体可以包括如下模块:接收模块21,发送模块22,确定模块23和配置模块24,其中,
接收模块21,用于接收电源系统发送的启动完成信号;
发送模块22,用于在所述接收模块接收到电源系统发送的启动完成信号后,向多核系统电路板中的至少两个核心器件发送复位信号,以便于每个核心器件在接到所述复位信号后启动复位工作;
其中,该实施例中,所述发送模块22,具体用于在所述接收模块接收到电源系统发送的启动完成信号后,向多核系统电路板中的至少两个核心器件发送预定时长的低电平信号,以便于每个核心器件在接到所述低电平信号后启动复位工作。
确定模块23,用于在所述每个核心器件启动复位工作后,确定所述每个核心器件的启动方式;
其中,所述确定模块23,具体用于通过对所述每个核心器件的端口输入高或者低电平来确定对应的每个核心器件的启动方式,所述启动方式包括:SD卡启动、闪存Flash启动、SPI启动、BootRom启动、串口启动的一种或多种。
配置模块24,用于在所述每个核心器件启动方式后,对所述每个核心器件的管脚进行配置,以便于对所述多核系统电路板的统一配置。
其中,所述配置模块24,具体用于按照用户需求对所述每个核心器件的管脚进行配置。
可选的,所述装置可以集成在可编程逻辑器件中,也可以独立部署,本实施例不做限制。
对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
还请参阅图3,为本发明实施例提供的一种应用实例的结构示意图,所述系统包括:可编程逻辑器件(包括JTAG编程接口),以及与其连接的多核系统电路板中的多个核心器件,其中,可编程逻辑器件以FPGA31为例,多个核心器件32以核心器件1,核心器件2,核心器件3,……,核心器件N为例。为例便于描述,本实施例中的多核系统以双核系统为例,其中,
FPGA31,用于在接收到电源系统发送的启动完成信号后,向多核系统电路板中的至少两个核心器件发送复位信号,以便于每个核心器件在接到所述复位信号后启动复位工作;以及在所述每个核心器件启动复位工作后,确定所述每个核心器件的启动方式;以及在所述每个核心器件启动方式后,对所述每个核心器件的管脚进行配置,完成了对所述多核系统电路板的统一配置;
多个核心器件32中的每个核心器件,用于在接收FPGA31发送的复位信号后,启动复位工作;以及根据FPGA31发送的启动方式确定自身的启动方式;以及在接收到FPGA31发送的配置指令,对所述每个核心器件的管脚进行配置。
该实施例中,每个核心器件(比如CPU处理器的)都需要进行上电前复位,在FPGA收到电源PowerGood(电源系统启动完成)的信号之后,FPGA会发出一个时间长度的低电平信号,启动两个核心器件的复位工作。
在核心器件启动之后,FPGA需要确定每个核心器件的启动方式,其启动方式一般有多种(比如启动方式有:SD卡启动、Flash启动、SPI启动、BootRom启动和串口启动等),通过对选择核心器件的端口输入高或者低电平来确定启动方式,此时FPGA的I/O与选择核心的端口相连接,可以方便的给出电平状态,确定启动方式。
该实施例中,核心的配置管脚一般也有各种各样的配置,包括对于外设的配置,均可以使用FPGA来进行操作。比如配置网卡芯片地址,因为在多核系统中可能会有多个网卡,利用网卡PHYADDR管脚与FPGA相连,便可以区分每个网卡的地址;再比如,SATA/PCIE模式切换,USB_UPDATE切换,这些都需要使用进行管脚配置。再比如:本实施例可以对多核系统电路板上包含的有所核心器件的复位,启动方式配置、端口配置,以及所有外部设备,例如DDR、FLASH、网卡、音视频芯片等,通过FPGA均可进行统一管理。
本发明实施例中,在多核心系统中,有许多芯片逻辑需要管理,这些逻辑包括,GPIO的初始值的上下拉、复位信号、启动方式等,而本实施例利用FPGA的端口可进行硬件编程的原理,连入需要进行配置的管脚上,写入想要的高低电平,从而达到多个核心统一管理,统一配置,方便了印刷电路板(PCB,Printed circuit board)布线工作,且在调试或者使用中随时可变,同时节省成本。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种多核系统的配置方法和一种多核系统的配置装置,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种多核系统的配置方法,其特征在于,包括:
可编程逻辑器件在接收到电源系统发送的启动完成信号后,向多核系统电路板中的至少两个核心器件发送复位信号,以便于每个核心器件在接到所述复位信号后启动复位工作;
所述可编程逻辑器件在所述每个核心器件启动复位工作后,确定所述每个核心器件的启动方式;
所述可编程逻辑器件在所述每个核心器件启动方式后,对所述每个核心器件的管脚进行配置,完成了对所述多核系统电路板的统一配置。
2.根据权利要求1所述的方法,其特征在于,所述复位信号具体包括:预定时长的低电平信号。
3.根据权利要求1或2所述的方法,其特征在于,所述确定每个核心器件的启动方式包括:
所述可编程逻辑器件通过对所述每个核心器件的端口输入高或者低电平来确定对应的每个核心器件的启动方式。
4.根据权利要求3所述的方法,其特征在于,所述启动方式包括:SD卡启动、闪存Flash启动、高速同步串行口SPI启动、BootRom启动和串口启动的一种或多种。
5.根据权利要求1或2所述的方法,其特征在于,所述对所述每个核心器件的管脚进行配置,包括:
所述可编程逻辑器件按照用户需求对所述每个核心器件的管脚进行配置。
6.一种多核系统的配置装置,其特征在于,包括:
接收模块,用于接收电源系统发送的启动完成信号;
发送模块,用于在所述接收模块接收到电源系统发送的启动完成信号后,向多核系统电路板中的至少两个核心器件发送复位信号,以便于每个核心器件在接到所述复位信号后启动复位工作;
确定模块,用于在所述每个核心器件启动复位工作后,确定所述每个核心器件的启动方式;
配置模块,用于在所述每个核心器件启动方式后,对所述每个核心器件的管脚进行配置,完成了对所述多核系统电路板的统一配置。
7.根据权利要求6所述的装置,其特征在于,
所述发送模块,具体用于在所述接收模块接收到电源系统发送的启动完成信号后,向多核系统电路板中的至少两个核心器件发送预定时长的低电平信号,以便于每个核心器件在接到所述低电平信号后启动复位工作。
8.根据权利要求6或7所述的装置,其特征在于,
所述确定模块,具体用于通过对所述每个核心器件的端口输入高或者低电平来确定对应的每个核心器件的启动方式。
9.根据权利要求8所述的装置,其特征在于,所述确定模块确定的启动方式包括:SD卡启动、Flash启动、SPI启动、BootRom启动和串口启动的一种或多种。
10.根据权利要求6或7所述的装置,其特征在于,
所述配置模块,具体用于按照用户需求对所述每个核心器件的管脚进行配置。
CN201810098027.7A 2018-01-31 2018-01-31 一种多核系统的配置方法及装置 Pending CN110096124A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810098027.7A CN110096124A (zh) 2018-01-31 2018-01-31 一种多核系统的配置方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810098027.7A CN110096124A (zh) 2018-01-31 2018-01-31 一种多核系统的配置方法及装置

Publications (1)

Publication Number Publication Date
CN110096124A true CN110096124A (zh) 2019-08-06

Family

ID=67443216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810098027.7A Pending CN110096124A (zh) 2018-01-31 2018-01-31 一种多核系统的配置方法及装置

Country Status (1)

Country Link
CN (1) CN110096124A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043648A (zh) * 2009-10-23 2011-05-04 中兴通讯股份有限公司 多核系统及其启动方法
CN104077156A (zh) * 2013-03-28 2014-10-01 深圳芯力电子技术有限公司 可程序化中央处理单元的重新启动系统及其方法
CN104461994A (zh) * 2014-11-12 2015-03-25 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的嵌入式处理器动态配置电路及方法
CN104572192A (zh) * 2014-12-23 2015-04-29 上海华为技术有限公司 一种cpu及cpu的启动方法
CN105930186A (zh) * 2016-04-20 2016-09-07 中车株洲电力机车研究所有限公司 多cpu的软件加载方法及基于多cpu的软件加载装置
CN206224371U (zh) * 2016-11-07 2017-06-06 深圳市恒扬数据股份有限公司 一种计算机以及用于计算机主板的复位电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043648A (zh) * 2009-10-23 2011-05-04 中兴通讯股份有限公司 多核系统及其启动方法
CN104077156A (zh) * 2013-03-28 2014-10-01 深圳芯力电子技术有限公司 可程序化中央处理单元的重新启动系统及其方法
CN104461994A (zh) * 2014-11-12 2015-03-25 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的嵌入式处理器动态配置电路及方法
CN104572192A (zh) * 2014-12-23 2015-04-29 上海华为技术有限公司 一种cpu及cpu的启动方法
CN105930186A (zh) * 2016-04-20 2016-09-07 中车株洲电力机车研究所有限公司 多cpu的软件加载方法及基于多cpu的软件加载装置
CN206224371U (zh) * 2016-11-07 2017-06-06 深圳市恒扬数据股份有限公司 一种计算机以及用于计算机主板的复位电路

Similar Documents

Publication Publication Date Title
RU2696321C2 (ru) Контракты управления питанием для вспомогательных устройств
KR100337006B1 (ko) 전자회로 설계검증장치 및 방법
US8352577B2 (en) Method and apparatus for updating information on an embedded system
CN102360302B (zh) 一种fpga配置文件在线升级方法及装置
US6249825B1 (en) Universal serial bus interface system and method
US7308608B1 (en) Reconfigurable testing system and method
CN102609286B (zh) 一种基于处理器控制的fpga配置程序远程更新系统及其方法
US9619112B2 (en) Method and apparatus for automatic device program generation
KR100905795B1 (ko) 단일 커넥터로 uart 및 usb 통신을 지원하는 휴대용단말기 및 그 동작 방법
US7209987B1 (en) Embedded system design through simplified add-on card configuration
CN106170745A (zh) 到具有usb集线器的汽车系统的灵活的移动设备连接性
US8898358B2 (en) Multi-protocol communication on an I2C bus
EP3474136A1 (en) Method and apparatus for use in converting building block programming into program code
US20110145778A1 (en) Automated Pad Ring Generation for Programmable Logic Device Implementation of Integrated Circuit Design
US20030028852A1 (en) Meta-routing tool for a measurement system
US20110145780A1 (en) Automated Pin Multiplexing for Programmable Logic Device Implementation of Integrated Circuit Design
EP3042254B1 (en) Systems and methods for virtualizing a programmable logic controller
CN103149526B (zh) Pcba板测试系统及方法
TWI536267B (zh) 應用於操作模式有限狀態機的控制方法以及電腦可讀媒體
US9940224B2 (en) Automatic remote execution of an application
KR20090127834A (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
US20130268708A1 (en) Motherboard test device and connection module thereof
CN101368991A (zh) 电子装置测试装置及方法
JP4209771B2 (ja) 汎用コンピュータアーキテクチャ
CN102540060A (zh) 一种数字集成电路芯片测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination