JP2007527063A - 構成データを生成するための方法及び装置 - Google Patents
構成データを生成するための方法及び装置 Download PDFInfo
- Publication number
- JP2007527063A JP2007527063A JP2007500293A JP2007500293A JP2007527063A JP 2007527063 A JP2007527063 A JP 2007527063A JP 2007500293 A JP2007500293 A JP 2007500293A JP 2007500293 A JP2007500293 A JP 2007500293A JP 2007527063 A JP2007527063 A JP 2007527063A
- Authority
- JP
- Japan
- Prior art keywords
- microcontroller
- register
- peripheral device
- stored
- register values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
Abstract
Description
ユーザが、前記マイクロコントローラに含まれる複数の周辺機器から選択した周辺機器を識別するデータを入力できるようにする第1のユーザインターフェースを生成するよう動作可能な第1のユーザ入力インターフェースジェネレータと、
前記第1のユーザインターフェースを介して入力された、選択した周辺機器を識別するデータに関して、前記周辺機器の各々が機能できるよう前記選択した周辺機器に対する入出力をルーティングするために必要な信号のセットを判定するよう動作可能な判定モジュールであって、マイクロコントローラのレジスタ内に記憶されるときに、前記選択した周辺機器に対する判定した信号すべての入出力をルーティングすることを可能にするレジスタ値の複数の組合せを識別するようさらに動作可能な判定モジュールと、
ユーザが、前記判定モジュールが識別した前記レジスタ値の複数の組合せのうち1つを選択できるようにする第2のユーザインターフェースを生成するよう動作可能な第2のユーザ入力インターフェースジェネレータと、
前記第2のユーザインターフェースを介してマイクロコントローラのレジスタ内に記憶する選択したレジスタ値の組合せに対応するレジスタ値を含むレジスタ値のセットを識別するデータを出力するよう動作可能な出力モジュールと
を備える。
図1は、本発明の第1の実施形態にしたがう、マイクロコントローラのインラインテストを実行するためのコンピュータシステムを示している。詳細には、図1は、ユーザが先行技術よりも容易にマイクロコントローラをプログラムし、テストすることが可能となるようプログラムされたコンピュータ1を含む、コンピュータシステムを示している。
マイクロコントローラ8の概略ブロック図である図2を参照すると、各マイクロコントローラは、メインチップ35を備え、メインチップ35上には、クロック36、中央処理装置37、プログラムストア38及び周辺機器のセット40−1〜40−Nが設けられている。各周辺機器は、チップ上で特定のタスクを行うよう配置された機能ブロックを備えている。代表的な機能ブロックは、赤外線検出器、カウンタ、キャプチャタイマ又はUART等である。特定のチップ上で利用できる緻密な周辺機器は、各マイクロコントローラによって異なる。
図4は、本発明の本実施形態にしたがう、構成モジュール22のサブコンポーネントの概略ブロック図である。
周辺機器名: UARTA
信号のリスト: UARTA_TX、UARTA_RX
ステータスデータ: 出力、入力
低周波クロック周波数
高周波クロック周波数
インクロック(In-clock)周波数
フリーラン(Free-run)クロック周波数
CPUクロック周波数
レジスタ番号: 88
値: 00
設定: 低周波クロック
レジスタ番号: 88
値: 01
設定: 高周波クロック
等
図6は、本発明の本実施形態にしたがう構成テーブル110を例示している。
図7は、選択周辺機器データベース120内に記憶されるデータの概略ブロック図である。本実施形態において、最初は、選択周辺機器データベースは、マイクロコントローラのクロックモジュール36に関する単一の周辺機器レコード140を記憶するよう設定されている。後述するように、使用中に、ユーザが、使用するのに必要なものとして、構成モジュール22を介して、種々の周辺機器を識別すると、さらなる周辺機器レコード140が、データベース120に追加される。
次に、図8〜図13を参照して、構成モジュール22の処理を説明する。
周辺機器名: SCI
レジスタ値: 0,0,0,0,0,0
変数値: なし
位置: ポインタのxy座標
次いで、インターフェースジェネレータ100は、新たな周辺機器レコード140により識別された位置144を中心に、四角のブロックを画面2上に表示させる。画面2には、そのブロック中に、新たに生成した周辺機器レコード140の周辺機器名141に対応するテキストが現われる。
D=1
K=2
D=1かつK=2
次に、図14〜図21を参照して本発明の第2の実施形態を説明する。
図15は、本発明の本実施形態にしたがう、変更した構成モジュール302のサブコンポーネントの概略ブロック図である。
図16は、外付け周辺機器データベース304内に記憶される外付け周辺機器レコード310の概略ブロック図である。外付け周辺機器レコード310は、対話型設計環境20がサポートするよう設定されている各外付け周辺機器300−1〜300−Nごとに、外付け周辺機器データベース304内に記憶される。外付け周辺機器レコード310の構成は、周辺機器データベース108内に記憶される周辺機器レコード121の構成と類似している。前述した周辺機器レコード121と同様に、本実施形態では、外付け周辺機器レコード310は、周辺機器の名称を識別する名称データ122、レジスタ名のリスト125、レジスタレコード126のセット及び変数値127のセットを有する。ただし、レジスタレコード126及び変数値127は、前述したものと全く同一である。
好適接続:UART A、UART B
を含めることができる。
図17は、外付け周辺機器ストア306内に記憶される複数の選択外付け周辺機器レコード340の概略ブロック図である。初めて対話型設計環境が呼び出されるとき、外付け周辺機器ストア306は、データを記憶していない。以下で説明するように、ユーザが、ユーザインターフェースを介して外付け周辺機器の表示を選択すると、新たな選択外付け周辺機器レコード340が、外付け周辺機器ストア306内に記憶される。
初めて変更した構成モジュール302が呼び出されるとき、インターフェースジェネレータ100は、初期ユーザインターフェース画面をディスプレイ画面2に表示させる。図18は、本発明の本実施形態にしたがう初期ユーザインターフェースディスプレイ145を例示している。このユーザインターフェースディスプレイは、第1の実施形態において最初に生成されるユーザインターフェースディスプレイとほとんど同一である。異なっている点は、ユーザインターフェースの左側に表示される周辺機器ウインドウ150が、2つの部分に分かれていることである。第1のウインドウ150は、一連のアイコン151を表示し、各アイコンは、構成データを生成できる対象のマイクロコントローラ8内に存在する各内蔵周辺機器40−1〜40−Nに関連付けられている。第2のウインドウ350は、対話型設計環境20がサポートするよう動作可能な各外付け周辺機器に関連付けられた一連のアイコンを表示している。それら外付け周辺機器に関する外付け周辺機器レコード310は、外付け周辺機器データベース304内に記憶されている。
上述の実施形態においては、構成モジュール22が、単一のマイクロコントローラ8の表示を定義するデータを記憶し、かつ、特にそのマイクロコントローラ8用の構成プログラム32を生成するよう設定されたシステムについて記述したが、他の諸実施形態において、各種のマイクロコントローラ8用の構成プログラム32を生成するための構成モジュール22を提供できることが理解されよう。
Claims (64)
- 複数の周辺機器を含むマイクロコントローラのレジスタ内に記憶するレジスタ値のセットを識別するよう動作可能なマイクロコントローラ構成装置であって、前記マイクロコントローラは、前記レジスタに記憶された前記レジスタ値に基づいて、ポートのセットを介して前記周辺機器に対して入出力される各種の選択した信号をルーティングするよう動作可能であり、
前記マイクロコントローラ構成装置は、
ユーザが、前記マイクロコントローラに含まれる前記複数の周辺機器から選択した周辺機器を識別するデータを入力できるよう動作可能な第1のユーザ入力インターフェースと、
選択した周辺機器を識別する入力データに関して、前記周辺機器の各々が機能できるよう前記選択した周辺機器に対する入出力をルーティングするために必要な信号のセットを判定するよう動作可能な判定モジュールであって、マイクロコントローラのレジスタ内に記憶されるときに、前記判定した信号すべてを前記マイクロコントローラのポートを介してルーティングすることを可能にする複数のレジスタ値の組合せを識別するようさらに動作可能な判定モジュールと、
ユーザが、前記判定モジュールが識別した前記複数のレジスタ値の組合せのうち1つを選択できるよう動作可能な第2のユーザ入力インターフェースと、
選択したレジスタ値の組合せに対応するレジスタ値を含むマイクロコントローラのレジスタ内に記憶されるレジスタ値のセットを識別するデータを出力するよう動作可能な出力モジュールと
を備えたことを特徴とするマイクロコントローラ構成装置。 - 前記判定モジュールは、
マイクロコントローラのポートに関して、前記ポートに関連付けられたレジスタがデフォルト値に設定されるとき、各構成テーブルが、前記ポートに関連付けられた1つ又は複数のピンを介して受信又は出力すべき信号を識別する複数の構成テーブルと、
前記複数の周辺機器の各々ごとに、前記周辺機器の各々が機能できるよう前記選択した周辺機器に対する入出力をルーティングするために必要な前記信号を識別するデータを記憶するよう構成された周辺機器データベースと、
マイクロコントローラのレジスタ内に記憶されるとき、識別した選択した周辺機器が必要とする信号すべてを前記マイクロコントローラの前記ポートを介してルーティングすることを可能にするレジスタ値の組合せを、前記構成テーブル及び前記周辺機器データベースを利用して識別するよう動作可能な構成チェックモジュールと
を含むことを特徴とする請求項1に記載のマイクロコントローラ構成装置。 - 前記判定モジュールは、いずれかのレジスタ値の組合せが、マイクロコントローラのレジスタ内に記憶されるとき、識別した選択した周辺機器が必要とする信号すべてを前記マイクロコントローラの前記ポートを介してルーティングすることを可能にするか否かを判定するよう動作可能であり、かつ、識別した選択した周辺機器が必要とする信号すべてを前記マイクロコントローラの前記ポートを介してルーティングすることを可能にするレジスタ値の組合せがない場合、警告データを出力するよう動作可能であることを特徴とする請求項1に記載のマイクロコントローラ構成装置。
- 前記警告データは、識別した選択した周辺機器のうち、前記識別した選択した周辺機器が必要とする信号すべてを前記マイクロコントローラの前記ポートを介してルーティングすることを可能にするために、適合しないレジスタ値をマイクロコントローラのレジスタ内に記憶することを必要とする周辺機器を識別するデータを含むことを特徴とする請求項3に記載のマイクロコントローラ構成装置。
- 前記警告データは、前記識別した周辺機器のセットを含む代替マイクロコントローラを識別するデータを含み、前記代替マイクロコントローラは、前記識別した選択した周辺機器が必要とする信号すべてを前記代替マイクロコントローラのポートを介してルーティングすることを可能にするレジスタ値のセットを記憶することができることを特徴とする請求項3に記載のマイクロコントローラ構成装置。
- 前記第2のユーザ入力インターフェースは、前記レジスタ値の組合せに対応するレジスタ値を含むレジスタ値が前記マイクロコントローラの前記レジスタ内に記憶されるとき、識別した選択した周辺機器に対する信号の入出力をルーティングするのに利用される前記マイクロコントローラのピンの物理的相対位置を示す前記マイクロコントローラの略図表示を生成するよう動作可能であることを特徴とする請求項1に記載のマイクロコントローラ構成装置。
- 前記第2のユーザ入力インターフェースは、前記複数のレジスタ値の組合せを順序付けて、前記順序付けた選択した組合せのなかからユーザが選択した組合せに基づいて、前記略図表示を生成するよう動作可能であることを特徴とする請求項6に記載のマイクロコントローラ構成装置。
- 前記第2のユーザ入力インターフェースは、前記レジスタ値の組合せが前記マイクロコントローラの前記レジスタ内に記憶されるとき、汎用入出力用信号のルーティングに専用の前記マイクロコントローラの前記ピンの番号に基づいて、前記複数のレジスタ値の組合せを順序付けるよう動作可能であることを特徴とする請求項7に記載のマイクロコントローラ構成装置。
- 前記第2のユーザ入力インターフェースは、前記レジスタ値の組合せが前記マイクロコントローラの前記レジスタ内に記憶されるとき、ディスプレイ内の前記選択した周辺機器の表示と、各前記周辺機器に対する信号のルーティングに関連付けられたピンの表示との間の相対距離に基づいて、前記複数のレジスタ値の組合せを順序付けるよう動作可能であることを特徴とする請求項7に記載のマイクロコントローラ構成装置。
- 前記マイクロコントローラは、前記複数の周辺機器に関する設定データを記憶するよう動作可能な1つ又は複数のレジスタをさらに含み、前記マイクロコントローラ構成装置は、ユーザが、前記選択した周辺機器に関連付けられた前記1つ又は複数のレジスタに記憶するレジスタ値を識別するデータを入力できるよう動作可能な第3のユーザ入力インターフェースをさらに備えたことを特徴とする請求項1に記載のマイクロコントローラ構成装置。
- 前記出力モジュールは、選択したレジスタ値の組合せに対応するレジスタ値と、他のレジスタ値を識別しないレジスタ用のデフォルト値とを含むレジスタ値のセットを識別するデータを出力するよう動作可能であることを特徴とする請求項1に記載のマイクロコントローラ構成装置。
- 前記出力モジュールは、前記マイクロコントローラに関連付けられたメモリに記憶されるとき、前記マイクロコントローラに、前記識別したレジスタ値のセットに対応するレジスタ値を前記マイクロコントローラのレジスタに記憶させることができるコンピュータプログラムを生成するよう動作可能であることを特徴とする請求項1に記載のマイクロコントローラ構成装置。
- 前記出力モジュールは、前記周辺機器の各々が機能できるよう前記選択した周辺機器に対する入出力をルーティングするために必要な前記信号のセットを識別するラベルを含む、前記マイクロコントローラの略図表示を定義するデータを出力するよう動作可能であることを特徴とする請求項1に記載のマイクロコントローラ構成装置。
- 前記出力モジュールは、略図表示を定義するデータを出力するよう動作可能であり、前記ラベルは、前記略図表示において、前記識別した信号に関連付けられた周辺機器によってグループ化されることを特徴とする請求項13に記載のマイクロコントローラ構成装置。
- 前記出力モジュールは、略図表示を定義するデータを出力するよう動作可能であり、前記ラベルは、前記略図表示において、前記信号を転送するピンの物理的位置を表すようグループ化されることを特徴とする請求項13に記載のマイクロコントローラ構成装置。
- 前記マイクロコントローラの前記ポートのうち少なくとも1つは、前記ポートに関連付けられたレジスタに記憶されたレジスタ値に基づいて選択した単一の信号を転送するよう動作可能なポートを含むことを特徴とする請求項1に記載のマイクロコントローラ構成装置。
- 前記マイクロコントローラの前記ポートの各々は、前記ポートに関連付けられたレジスタに記憶されたレジスタ値に基づいて選択した単一の信号を転送するよう動作可能なポートを含み、前記マイクロコントローラ構成装置は、前記レジスタ内に記憶されるとき、識別した選択した周辺機器が機能するために必要な信号を、前記ポートを介して転送することを可能にするレジスタ値のセットを識別するよう動作可能であることを特徴とする請求項16に記載のマイクロコントローラ構成装置。
- 複数の周辺機器を含むマイクロコントローラのレジスタ内に記憶するレジスタ値のセットを識別する方法であって、前記マイクロコントローラは、前記レジスタに記憶された前記レジスタ値に基づいて、ポートのセットを介して前記周辺機器に対して入出力される各種の選択した信号をルーティングするよう動作可能であり、
前記方法は、
前記マイクロコントローラに含まれる前記複数の周辺機器から選択した周辺機器を識別するデータを受信することと、
選択した周辺機器を識別する受信データに関して、前記周辺機器の各々が機能できるよう前記選択した周辺機器に対する入出力をルーティングするために必要な信号のセットを判定することと、
マイクロコントローラのレジスタ内に記憶されるとき、前記判定した信号すべてを前記マイクロコントローラのポートを介してルーティングすることを可能にする複数のレジスタ値の組合せを識別することと、
前記識別した複数のレジスタ値の組合せのうち、1つの選択した組合せを識別するデータを受信することと、
選択したレジスタ値の組合せに対応するレジスタ値を含むマイクロコントローラのレジスタ内に記憶されるレジスタ値のセットを識別するデータを出力することと
を備えることを特徴とする方法。 - マイクロコントローラのポートに関して、前記ポートに関連付けられたレジスタがデフォルト値に設定されるとき、各構成テーブルが、前記ポートに関連付けられた1つ又は複数のピンを介して受信又は出力すべき信号を識別する複数の構成テーブルを記憶することと、
前記複数の周辺機器の各々ごとに、前記周辺機器の各々が機能できるよう前記選択した周辺機器に対する入出力をルーティングするために必要な前記信号を識別するデータを記憶するよう構成された周辺機器データベースを記憶することと、
マイクロコントローラのレジスタ内に記憶されるとき、識別した選択した周辺機器が必要とする信号すべてを前記マイクロコントローラの前記ポートを介してルーティングすることを可能にするレジスタ値の組合せを、前記構成テーブル及び前記周辺機器データベースを利用して識別することと
をさらに備えることを特徴とする請求項18に記載の方法。 - 適合するレジスタ値のセットを識別できない場合、識別した選択した周辺機器のうち、前記識別した選択した周辺機器が必要とする前記信号すべてを前記マイクロコントローラの前記ポートを介してルーティングすることを可能にするために、適合しないレジスタ値をマイクロコントローラのレジスタ内に記憶する必要のある周辺機器を識別するデータを出力すること
をさらに備えることを特徴とする請求項18に記載の方法。 - 前記識別した周辺機器のセットを含む代替マイクロコントローラを識別するデータを出力することをさらに備え、前記代替マイクロコントローラは、適合するレジスタ値のセットを識別できない場合、前記識別した選択した周辺機器が必要とする信号すべてを前記代替マイクロコントローラのポートを介してルーティングすることを可能にするレジスタ値の組合せを記憶することができることを特徴とする請求項18に記載の方法。
- 前記レジスタ値の組合せに対応するレジスタ値を含むレジスタ値が前記マイクロコントローラの前記レジスタ内に記憶されるとき、識別した選択した周辺機器に対する信号の入出力をルーティングするのに利用される前記マイクロコントローラのピンの物理的相対位置を示す前記マイクロコントローラの略図表示を定義するデータを生成すること
をさらに備えることを特徴とする請求項18に記載の方法。 - 前記識別したレジスタ値の組合せを順序付けることと、
前記順序付けた選択した組合せのなかから、ユーザが入力して受信された選択した組合せに基づいて、前記略図表示を生成することと
をさらに備えることを特徴とする請求項22に記載の方法。 - 前記複数のレジスタ値の組合せを前記順序付けることは、前記レジスタ値の組合せが前記マイクロコントローラの前記レジスタ内に記憶されるとき、汎用入出力用信号のルーティングに専用の前記マイクロコントローラの前記ピンの番号に基づいて順序付けることを含むことを特徴とする請求項23に記載の方法。
- 前記複数のレジスタ値の組合せを前記順序付けることは、前記レジスタ値の組合せが前記マイクロコントローラの前記レジスタ内に記憶されるとき、前記マイクロコントローラの表示内の前記選択した周辺機器の表示と、各前記周辺機器に対する信号のルーティングに関連付けられたピンの表示との間の相対距離に基づいて順序付けることを含むことを特徴とする請求項23に記載の方法。
- 前記マイクロコントローラは、前記複数の周辺機器に関する設定データを記憶するよう動作可能な1つ又は複数のレジスタをさらに含み、前記方法は、前記選択した周辺機器に関連付けられた前記1つ又は複数のレジスタに記憶するレジスタ値を識別するデータを受信することをさらに備えることを特徴とする請求項18に記載の方法。
- レジスタ値のセットを識別する出力データは、前記選択したレジスタ値の組合せに対応するレジスタ値と、他のレジスタ値を識別しないレジスタに関するデフォルト値とを含むことを特徴とする請求項18に記載の方法。
- 前記マイクロコントローラに関連付けられたメモリに記憶されるとき、前記マイクロコントローラに、前記識別したレジスタ値のセットに対応するレジスタ値を前記マイクロコントローラのレジスタに記憶させることができるコンピュータプログラムを生成すること
をさらに備えることを特徴とする請求項18に記載の方法。 - 前記周辺機器の各々が機能できるよう前記選択した周辺機器に対する入出力をルーティングするために必要な前記信号のセットを識別するラベルを含む、前記マイクロコントローラの略図表示を定義するデータを出力すること
をさらに備えることを特徴とする請求項18に記載の方法。 - 前記ラベルは、前記略図表示において、前記識別した信号に関連付けられた周辺機器によってグループ化されることを特徴とする請求項29に記載の方法。
- 前記ラベルは、前記略図表示において、前記信号を転送するピンの物理的位置を表すようグループ化されることを特徴とする請求項29に記載の方法。
- 前記マイクロコントローラの前記ポートのうち少なくとも1つは、前記ポートに関連付けられたレジスタに記憶されたレジスタ値に基づいて選択した単一の信号を転送するよう動作可能なポートを含むことを特徴とする請求項18に記載の方法。
- 前記マイクロコントローラの前記ポートの各々は、前記ポートに関連付けられたレジスタに記憶されたレジスタ値に基づいて選択した単一の信号を転送するよう動作可能なポートを含み、前記方法は、前記レジスタに記憶されるとき、識別した選択した周辺機器が機能するために必要な信号を、前記ポートを介して転送することを可能にするレジスタ値のセットを識別することを備えることを特徴とする請求項32に記載の方法。
- 複数の周辺機器を含むマイクロコントローラのレジスタ内に記憶するレジスタ値のセットを識別する方法を、プログラム可能なコンピュータに実行させるコンピュータが実行可能な命令を記憶するコンピュータが読取り可能な媒体であって、前記マイクロコントローラは、前記レジスタに記憶されたレジスタ値に基づいて、ポートのセットを介して前記周辺機器に対して入出力される各種の選択した信号をルーティングするよう動作可能であり、
前記方法は、
前記マイクロコントローラに含まれる前記複数の周辺機器から選択した周辺機器を識別するデータを受信することと、
選択した周辺機器を識別する受信データに関して、前記周辺機器の各々が機能できるよう前記選択した周辺機器に対する入出力をルーティングするために必要な信号のセットを判定することと、
マイクロコントローラのレジスタ内に記憶されるとき、前記判定した信号すべてを前記マイクロコントローラのポートを介してルーティングすることを可能にする複数のレジスタ値の組合せを識別することと、
前記識別した複数のレジスタ値の組合せのうち、1つの選択した組合せを識別するデータを受信することと、
選択したレジスタ値の組合せに対応するレジスタ値を含むマイクロコントローラのレジスタ内に記憶するレジスタ値のセットを識別するデータを出力することと
を備えることを特徴とするコンピュータが読取り可能な媒体。 - 前記方法は、
マイクロコントローラのポートに関して、前記ポートに関連付けられたレジスタがデフォルト値に設定されるとき、各構成テーブルが、前記ポートに関連付けられた1つ又は複数のピンを介して受信又は出力すべき信号を識別する複数の構成テーブルを記憶することと、
前記複数の周辺機器の各々ごとに、前記周辺機器の各々が機能できるよう前記選択した周辺機器に対する入出力をルーティングするために必要な前記信号を識別するデータを記憶するよう構成された周辺機器データベースを記憶することと、
マイクロコントローラのレジスタ内に記憶されるとき、識別した選択した周辺機器が必要とする信号すべてを前記マイクロコントローラの前記ポートを介してルーティングすることを可能にするレジスタ値の組合せを、前記構成テーブル及び前記周辺機器データベースを利用して識別することと
をさらに備えることを特徴とする請求項34に記載のコンピュータが読取り可能な媒体。 - 前記方法は、
適合するレジスタ値のセットを識別できない場合、識別した選択した周辺機器のうち、前記識別した選択した周辺機器が必要とする信号すべてを前記マイクロコントローラの前記ポートを介してルーティングすることを可能にするために、適合しないレジスタ値をマイクロコントローラのレジスタ内に記憶することを必要とする周辺機器を識別するデータを出力すること
をさらに備えることを特徴とする請求項34に記載のコンピュータが読取り可能な媒体。 - 前記方法は、
前記識別した周辺機器のセットを含む代替マイクロコントローラを識別するデータを出力することをさらに備え、前記代替マイクロコントローラは、適合するレジスタ値のセットを識別できない場合、前記識別した選択した周辺機器が必要とする信号すべてを前記代替マイクロコントローラのポートを介してルーティングすることを可能にするレジスタ値のセットを記憶することができることを特徴とする請求項34に記載のコンピュータが読取り可能な媒体。 - 前記レジスタ値の組合せに対応するレジスタ値を含むレジスタ値が前記マイクロコントローラのレジスタ内に記憶されるとき、識別した選択した周辺機器に対する信号の入出力をルーティングするのに利用される前記マイクロコントローラのピンの物理的相対位置を示す前記マイクロコントローラの略図表示を定義するデータを生成すること
をさらに備えることを特徴とする請求項34に記載のコンピュータが読取り可能な媒体。 - 前記識別したレジスタ値の組合せを順序付けることと、
前記順序付けた選択した組合せのなかから、ユーザが入力して受信された選択した組合せに基づいて、前記略図表示を生成することと
をさらに備えることを特徴とする請求項38に記載のコンピュータが読取り可能な媒体。 - 前記複数のレジスタ値の組合せを前記順序付けることは、前記レジスタ値の組合せが前記マイクロコントローラの前記レジスタ内に記憶されるとき、汎用入出力用信号のルーティングに専用の前記マイクロコントローラの前記ピンの番号に基づいて順序付けることを含むことを特徴とする請求項39に記載のコンピュータが読取り可能な媒体。
- 前記複数のレジスタ値の組合せを前記順序付けることは、前記レジスタ値の組合せが前記マイクロコントローラの前記レジスタ内に記憶されるとき、前記マイクロコントローラの表示内の前記選択した周辺機器の表示と、各前記周辺機器に対する信号のルーティングに関連付けられたピンの表示との間の相対距離に基づいて順序付けることを含むことを特徴とする請求項39に記載のコンピュータが読取り可能な媒体。
- 前記マイクロコントローラは、前記複数の周辺機器に関する設定データを記憶するよう動作可能な1つ又は複数のレジスタをさらに含み、前記方法は、前記選択した周辺機器に関連付けられた前記1つ又は複数のレジスタに記憶するレジスタ値を識別するデータを受信することをさらに備えることを特徴とする請求項34に記載のコンピュータが読取り可能な媒体。
- 前記方法は、
前記選択したレジスタ値の組合せに対応するレジスタ値と、他のレジスタ値を識別しないレジスタに関するデフォルト値とを含むレジスタ値のセットを識別するデータを出力すること
をさらに備えることを特徴とする請求項34に記載のコンピュータが読取り可能な媒体。 - 前記方法は、
前記マイクロコントローラに関連付けられたメモリに記憶されるとき、前記マイクロコントローラに、前記識別したレジスタ値のセットに対応するレジスタ値を前記マイクロコントローラのレジスタに記憶させることができるコンピュータプログラムを生成すること
をさらに備えることを特徴とする請求項34に記載のコンピュータが読取り可能な媒体。 - 前記方法は、
前記周辺機器の各々が機能できるよう前記選択した周辺機器に対する入出力をルーティングするために必要な前記信号のセットを識別するラベルを含む、前記マイクロコントローラの略図表示を定義するデータを出力すること
をさらに備えることを特徴とする請求項34に記載のコンピュータが読取り可能な媒体。 - 前記ラベルは、前記略図表示において、前記識別した信号に関連付けられた周辺機器によってグループ化されることを特徴とする請求項45に記載のコンピュータが読取り可能な媒体。
- 前記ラベルは、前記略図表示において、前記信号を転送するピンの物理的位置を表すようグループ化されることを特徴とする請求項45に記載のコンピュータが読取り可能な媒体。
- ディスクを含むことを特徴とする請求項34に記載のコンピュータが読取り可能な媒体。
- 磁気ディスク、光磁気ディスク又は光ディスクを含むことを特徴とする請求項48に記載のディスク。
- コンピュータネットワーク内における電子信号を含むことを特徴とする請求項34に記載のコンピュータが読取り可能な媒体。
- 複数の周辺機器を含むマイクロコントローラのプログラミングの方法であって、前記マイクロコントローラは、前記マイクロコントローラのレジスタ内に記憶されたレジスタ値に基づいて、ポートのセットを介して前記周辺機器に対して入出力される各種の選択した信号をルーティングするよう動作可能であり、
前記方法は、
請求項28に記載の方法にしたがってコンピュータプログラムを生成することと、
前記生成したコンピュータプログラムを、マイクロコントローラに関連付けられたメモリに記憶することと、
前記記憶したコンピュータプログラムを実行して、前記マイクロコントローラに、前記識別したレジスタ値のセットに対応するレジスタ値を前記マイクロコントローラの前記レジスタに記憶させることと
を備えることを特徴とする方法。 - マイクロコントローラにおいて、
複数の周辺機器と、
ポートに関連付けられたレジスタに記憶されたレジスタ値に基づいて、前記ポートのセットを介して周辺機器に対して入出力される信号をルーティングするよう動作可能な複数のセレクタと、
構成プログラムを記憶するよう動作可能なメモリと、
前記メモリに記憶された構成プログラムを処理して、レジスタ値を前記レジスタに記憶するよう動作可能な処理装置と
を備え、
前記マイクロコントローラの前記ポートの各々は、前記ポートに関連付けられたレジスタに記憶されたレジスタ値に基づいて選択した単一の信号を転送することができるポートを含むことを特徴とするマイクロコントローラ。 - 前記第1のユーザ入力インターフェースは、ユーザが、マイクロコントローラに外付けされた選択した外付け周辺機器を識別するデータを入力できるよう動作可能であり、かつ、前記選択した外付け周辺機器を利用して、前記マイクロコントローラに含まれる前記複数の周辺機器から、前記選択した外付け周辺機器とインターフェースをとるのに必要な選択した周辺機器を識別するよう動作可能であることを特徴とする請求項1に記載のマイクロコントローラ構成装置。
- 前記第1のユーザ入力インターフェースは、入力された選択した入力外付け周辺機器とインターフェースをとるのに必要な前記選択した周辺機器が、マイクロコントローラに含まれない1つ又は複数の周辺機器を必要とするか否かを判定するよう動作可能であり、前記出力モジュールは、前記マイクロコントローラに、前記マイクロコントローラに含まれる周辺機器に加えて、1つ又は複数の追加の周辺機器をエミュレートさせるコンピュータプログラムを生成させるデータを出力するよう動作可能であることを特徴とする請求項53に記載のマイクロコントローラ構成装置。
- 前記1つ又は複数の外付け周辺機器は、設定データを記憶するよう動作可能なレジスタを含み、前記マイクロコントローラ構成装置は、ユーザが、前記選択した外付け周辺機器に関連付けられた前記1つ又は複数のレジスタに記憶するレジスタ値を識別するデータを入力できるよう動作可能なユーザ入力インターフェースをさらに備えることを特徴とする請求項53に記載のマイクロコントローラ構成装置。
- 前記さらなるユーザインターフェースは、選択した各外付け周辺機器を内蔵周辺機器に関連付け、前記出力モジュールに、互いに適合する前記外付け周辺機器及び前記関連付けられた内蔵周辺機器に関するレジスタ値のセットを識別するデータを出力させるよう動作可能であることを特徴とする請求項55に記載のマイクロコントローラ構成装置。
- 選択した周辺機器を識別するデータを前記受信することは、マイクロコントローラに外付けされた1つ又は複数の周辺機器を識別するデータを含み、前記方法は、前記受信したデータを処理して、前記マイクロコントローラに含まれる前記複数の周辺機器から、前記外付け周辺機器とインターフェースをとるのに必要な選択した周辺機器を識別することをさらに備えることを特徴とする請求項18に記載の方法。
- 外付け周辺機器とインターフェースをとるのに必要な周辺機器の前記判定が、前記マイクロコントローラに含まれない1つ又は複数の周辺機器を含む場合、前記出力するステップは、前記マイクロコントローラに、前記マイクロコントローラに含まれる周辺機器に加えて、1つ又は複数の追加の周辺機器をエミュレートさせるコンピュータプログラムを生成させるデータを出力することを含むことを特徴とする請求項57に記載の方法。
- 前記選択した外付け周辺機器に関連付けられた前記1つ又は複数のレジスタに記憶するレジスタ値を識別するデータをさらに受信し、前記出力するステップは、前記受信したデータに対応する1つ又は複数の外付け周辺機器のレジスタ内に記憶するレジスタ値を識別することを含むことを特徴とする請求項57に記載の方法。
- 外付け周辺機器を内蔵周辺機器に関連付けることをさらに備え、前記出力するステップは、互いに適合する前記外付け周辺機器及び前記関連付けられた内蔵周辺機器に関するレジスタ値のセットを識別するデータを出力することを含むことを特徴とする請求項59に記載の方法。
- 選択した周辺機器を識別するデータを前記受信することは、マイクロコントローラに外付けされた1つ又は複数の周辺機器を識別するデータを含み、前記方法は、前記受信したデータを処理して、前記マイクロコントローラに含まれる前記複数の周辺機器から、前記外付け周辺機器とインターフェースをとるのに必要な選択した周辺機器を識別することをさらに備えることを特徴とする請求項34に記載のコンピュータが読取り可能な媒体。
- 外付け周辺機器とインターフェースをとるのに必要な周辺機器の前記判定が、前記マイクロコントローラ内に含まれない1つ又は複数の周辺機器を含む場合、前記出力するステップは、前記マイクロコントローラに、前記マイクロコントローラに含まれる周辺機器に加えて、1つ又は複数の追加の周辺機器をエミュレートさせるコンピュータプログラムを生成させるデータを出力することを含むことを特徴とする請求項61に記載のコンピュータが読取り可能な媒体。
- 前記選択した外付け周辺機器に関連付けられた前記1つ又は複数のレジスタに記憶するレジスタ値を識別するデータをさらに受信し、前記出力するステップは、前記受信したデータに対応する1つ又は複数の外付け周辺機器のレジスタ内に記憶するレジスタ値を識別することを含むことを特徴とする請求項62に記載のコンピュータが読取り可能な媒体。
- 外付け周辺機器を内蔵周辺機器と関連付けることをさらに備え、前記出力するステップは、互いに適合する前記外付け周辺機器及び前記関連付けられた内蔵周辺機器に関するレジスタ値のセットを識別するデータを出力することを含むことを特徴とする請求項63に記載のコンピュータが読取り可能な媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0404443A GB2411495A (en) | 2004-02-27 | 2004-02-27 | Method and apparatus for generating configuration data |
PCT/GB2005/000711 WO2005083582A2 (en) | 2004-02-27 | 2005-02-25 | Method and apparatus for generating configuration data |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007527063A true JP2007527063A (ja) | 2007-09-20 |
JP2007527063A5 JP2007527063A5 (ja) | 2008-05-15 |
Family
ID=32051031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007500293A Pending JP2007527063A (ja) | 2004-02-27 | 2005-02-25 | 構成データを生成するための方法及び装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20070283072A1 (ja) |
EP (1) | EP1721258A2 (ja) |
JP (1) | JP2007527063A (ja) |
CN (1) | CN1973253A (ja) |
AU (1) | AU2005216409A1 (ja) |
CA (1) | CA2557557A1 (ja) |
GB (2) | GB2411495A (ja) |
WO (1) | WO2005083582A2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7539967B1 (en) * | 2006-05-05 | 2009-05-26 | Altera Corporation | Self-configuring components on a device |
US8731895B2 (en) * | 2008-05-20 | 2014-05-20 | Honeywell International Inc. | System and method for accessing and configuring field devices in a process control system |
JP5387227B2 (ja) * | 2009-08-21 | 2014-01-15 | 富士通株式会社 | ネットワークマネージャ機器による設定変更方法及びプログラム、ネットワーク機器の制御方法及びプログラム、ネットワークマネージャ機器及びネットワーク機器 |
DK3011444T3 (en) | 2013-06-18 | 2018-04-16 | Ciambella Ltd | METHOD AND APPARATUS FOR CODE VIRTUALIZATION AND GENERATION OF REMOTE PROCESS CALLS |
US9742847B2 (en) * | 2013-08-30 | 2017-08-22 | Texas Instruments Incorporated | Network node physical/communication pins, state machines, interpreter and executor circuitry |
TW201518972A (zh) * | 2013-11-14 | 2015-05-16 | Wistron Corp | 印刷電路板之電路設計模擬系統及其電路設計方法 |
SG11201605563YA (en) * | 2014-01-10 | 2016-08-30 | Ciambella Ltd | Method and apparatus for automatic device program generation |
US9619122B2 (en) * | 2014-01-10 | 2017-04-11 | Ciambella Ltd. | Method and apparatus for automatic device program generation |
US10067490B2 (en) | 2015-05-08 | 2018-09-04 | Ciambella Ltd. | Method and apparatus for modifying behavior of code for a controller-based device |
SG11201708743UA (en) | 2015-05-08 | 2017-11-29 | Ciambella Ltd | Method and apparatus for automatic software development for a group of controller-based devices |
US10459735B2 (en) * | 2015-11-04 | 2019-10-29 | Texas Instruments Incorporated | Scalable boot options for a processor/controller |
CN108780429B (zh) * | 2016-03-31 | 2022-05-31 | 英特尔公司 | 用于高速i/o数据传输的错误处理技术 |
US10289783B1 (en) * | 2016-06-01 | 2019-05-14 | Cadence Design Systems, Inc. | System and method for managing configuration data associated with an electronic design |
WO2018170079A1 (en) | 2017-03-14 | 2018-09-20 | Ciambella Ltd. | Method and apparatus for automatically generating and incorporating code in development environments |
US11140023B2 (en) * | 2017-09-19 | 2021-10-05 | Intel Corporation | Trace network used as a configuration network |
CN112948242A (zh) * | 2021-02-23 | 2021-06-11 | 深圳宝新创科技股份有限公司 | 嵌入式控制器的调试方法、终端设备及存储介质 |
CN116028376B (zh) * | 2023-03-27 | 2023-08-29 | 云筑信息科技(成都)有限公司 | 基于流量录制快速生成接口自动化用例的方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5402014A (en) * | 1993-07-14 | 1995-03-28 | Waferscale Integration, Inc. | Peripheral port with volatile and non-volatile configuration |
JP3251423B2 (ja) * | 1994-05-16 | 2002-01-28 | 三菱電機株式会社 | プログラマブルコントローラのプログラミング機器およびプログラマブルコントローラ用機能ユニット |
US5787299A (en) * | 1994-09-16 | 1998-07-28 | Philips Electronics North American Corporation | Pin selection system for microcontroller having multiplexer selects between address/data signals and special signals produced by special function device |
US5847450A (en) * | 1996-05-24 | 1998-12-08 | Microchip Technology Incorporated | Microcontroller having an n-bit data bus width with less than n I/O pins |
DE19647181A1 (de) * | 1996-11-14 | 1998-05-20 | Siemens Ag | Zur Abarbeitung von Softwareprogrammen ausgelegte integrierte Schaltung |
US5852733A (en) * | 1996-12-16 | 1998-12-22 | Chien; Yung-Ping S. | Microcontroller development tool using software programs |
US6530050B1 (en) * | 1998-12-10 | 2003-03-04 | Advanced Micro Devices Inc. | Initializing and saving peripheral device configuration states of a microcontroller using a utility program |
ATE221682T1 (de) * | 1999-04-08 | 2002-08-15 | Microchip Tech Inc | Vorrichtung und verfahren zum rekonfigurieren der stiftenzuweisung von einer oder mehreren funktionsschaltungen in einem mikrokontroller |
WO2002037298A2 (en) * | 2000-11-06 | 2002-05-10 | Microchip Technology Incorporated | Configurable mixed analog and digital mode controller system |
-
2004
- 2004-02-27 GB GB0404443A patent/GB2411495A/en active Pending
-
2005
- 2005-02-25 CA CA002557557A patent/CA2557557A1/en not_active Abandoned
- 2005-02-25 GB GB0618038A patent/GB2426612C/en active Active
- 2005-02-25 CN CNA200580006325XA patent/CN1973253A/zh active Pending
- 2005-02-25 AU AU2005216409A patent/AU2005216409A1/en not_active Abandoned
- 2005-02-25 WO PCT/GB2005/000711 patent/WO2005083582A2/en active Application Filing
- 2005-02-25 EP EP05708460A patent/EP1721258A2/en not_active Withdrawn
- 2005-02-25 JP JP2007500293A patent/JP2007527063A/ja active Pending
- 2005-02-25 US US10/590,583 patent/US20070283072A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
AU2005216409A1 (en) | 2005-09-09 |
GB2426612C (en) | 2009-04-09 |
CN1973253A (zh) | 2007-05-30 |
GB0404443D0 (en) | 2004-03-31 |
US20070283072A1 (en) | 2007-12-06 |
EP1721258A2 (en) | 2006-11-15 |
CA2557557A1 (en) | 2005-09-09 |
GB2411495A (en) | 2005-08-31 |
WO2005083582A3 (en) | 2007-01-18 |
GB0618038D0 (en) | 2006-10-25 |
WO2005083582A2 (en) | 2005-09-09 |
GB2426612B (en) | 2008-04-02 |
GB2426612A (en) | 2006-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007527063A (ja) | 構成データを生成するための方法及び装置 | |
US10466980B2 (en) | Techniques for generating microcontroller configuration information | |
US6588004B1 (en) | Graphic editor for block diagram level design of circuits | |
US5590049A (en) | Method and system for user programmable design verification for printed circuit boards and multichip modules | |
US20080109780A1 (en) | Method of and apparatus for optimal placement and validation of i/o blocks within an asic | |
US20040034842A1 (en) | Systems and methods for ensuring correct connectivity between circuit designs | |
US20060259891A1 (en) | System and method of generating an auto-wiring script | |
US6629307B2 (en) | Method for ensuring correct pin assignments between system board connections using common mapping files | |
US20160125037A1 (en) | Information processing apparatus, information processing method, information processing program, and storage medium | |
JP6433159B2 (ja) | 情報処理装置、方法及びプログラム | |
JPH10207920A (ja) | 回路設計方法および装置 | |
KR19990023204A (ko) | 다수의 집적 회로의 배선 방법 및 시스템 | |
JP2001155048A (ja) | Emc設計支援システム | |
JP4979329B2 (ja) | 回路構成情報生成装置、制御装置、回路検証システム、回路検証方法、回路構成情報生成プログラム及び制御プログラム | |
US20060075370A1 (en) | Method and apparatus for automating post-tape release VLSI modifications | |
US20200192992A1 (en) | Information processing apparatus and pull-up and pull-down resistor verification method | |
JPH0962726A (ja) | Cadデータインタフェース方法 | |
CN104462681B (zh) | 辅助干涉检查的方法 | |
US20230325567A1 (en) | System-level design tool for selecting and confirming compatability of electrical components | |
JP2980748B2 (ja) | プリント配線基板設計支援装置 | |
McGregor et al. | A hardware/software co-design environment for reconfigurable logic systems | |
JP4648865B2 (ja) | プリント基板パターン設計装置およびプログラム | |
JP2008112388A (ja) | Cadシステム | |
WO2023196124A1 (en) | System-level design tool for selecting and confirming compatability of electrical components | |
CN117669460A (zh) | 一种集成电路的交互文件生成方法以及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080326 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080326 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080917 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080925 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081016 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081023 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090227 |