CN206224371U - 一种计算机以及用于计算机主板的复位电路 - Google Patents

Abstract

本实用新型属于计算机技术领域，提供了一种计算机以及用于计算机主板的复位电路，该计算机主板包括中央处理器、复杂可编程逻辑器件和多个功能单元，当计算机启动时，中央处理器检测多个功能单元的运行状态并反馈给复杂可编程逻辑器件，同时发送喂狗信号，该复位电路包括复位芯片，如果复位芯片在预设时间段内未检测到所述喂狗信号，则发送复位信号给复杂可编程逻辑器件，复杂可编程逻辑器件根据中央处理器的运行状态和多个功能单元的运行状态控制中央处理器或者多个功能单元重新启动。由此实现了对复位的精细化处理，将每个功能单元的复位分开，起到按需复位的效果。

Description

一种计算机以及用于计算机主板的复位电路

技术领域

本实用新型属于计算机技术领域，特别是涉及一种计算机以及用于计算机主板的复位电路。

背景技术

目前，对于计算机主板的复位，通常是采用一个带看门狗的复位芯片来完成，通过软件喂狗的方式来控制整个计算机主板的复位。这种方式产生的复位非常的彻底，实现起来也非常简单，因而得到了广泛的应用。

但是，该复位方式在计算机主板的某个模块出现异常时，存在着需要对整个计算机主板进行复位而导致效率低下的问题。

实用新型内容

本实用新型目的在于提供一种计算机以及用基于计算机主板的复位电路，旨在解决现有技术中计算机主板的某个模块出现异常时，存在着需要对整个计算机主板进行复位而导致效率低下的问题。

本实用新型实施例提供了一种用于计算机主板的复位电路，所述计算机主板包括中央处理器、复杂可编程逻辑器件和多个功能单元，当计算机启动时，所述中央处理器检测多个所述功能单元的运行状态并反馈给所述复杂可编程逻辑器件，同时发送喂狗信号，

所述复位电路包括复位芯片，所述复位芯片的检测端接所述中央处理器的输出端，所述复位芯片的复位端接所述复杂可编程逻辑器件的接收端；

如果所述复位芯片在预设时间段内未检测到所述喂狗信号，则发送复位信号给所述复杂可编程逻辑器件，所述复杂可编程逻辑器件根据所述中央处理器的运行状态和多个所述功能单元的运行状态控制所述中央处理器或者多个所述功能单元重新启动。

本实用新型实施例还提供了一种计算机，包括计算机主板，所述计算机主板包括中央处理器、复杂可编程逻辑器件和多个功能单元，所述计算机还包括如上述所述的复位电路。

本实用新型提供了一种计算机以及用于计算机主板的复位电路，该计算机主板包括中央处理器、复杂可编程逻辑器件和多个功能单元，当计算机启动时，中央处理器检测多个功能单元的运行状态并反馈给复杂可编程逻辑器件，同时发送喂狗信号，该复位电路包括复位芯片，如果复位芯片在预设时间段内未检测到所述喂狗信号，则发送复位信号给复杂可编程逻辑器件，复杂可编程逻辑器件根据中央处理器的运行状态和多个功能单元的运行状态控制中央处理器或者多个功能单元重新启动。由此实现了对复位的精细化处理，将每个功能单元的复位分开，起到按需复位的效果，解决了现有技术中计算机主板的某个模块出现异常时，存在着需要对整个计算机主板进行复位而导致效率低下的问题。

附图说明

图1为本实用新型实施例提供的一种用于计算机主板的复位电路的模块结构示意图；

图2为本实用新型实施例提供的一种用于计算机主板的复位电路的电路连接结构示意图。

具体实施方式

为了使本实用新型要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图1示出了本实用新型实施例提供的一种用于计算机主板的复位电路的模块结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

一种计算机，包括计算机主板和复位电路，该计算机主板包括中央处理器101(图1采用CPU表示)、复杂可编程逻辑器件102(图1采用CPLD表示)和多个功能单元103，当计算机启动时，所述中央处理器101检测多个功能单元103的运行状态并反馈给复杂可编程逻辑器件102，同时发送喂狗信号。

该复位电路包括复位芯片104，复位芯片104的检测端CHECK接中央处理器101的输出端，复位芯片104的复位端RESET接复杂可编程逻辑器件102的接收端。

如果复位芯片104在预设时间段内未检测到所述喂狗信号，则发送复位信号给复杂可编程逻辑器件102，复杂可编程逻辑器件102根据中央处理器101的运行状态和多个功能单元103的运行状态控制中央处理器101或者多个功能单元103重新启动。

在本实施例中，复位芯片104采用了型号MAX706的复位芯片，当然，复位芯片的型号不作限定，只要能达到与本实施例复位芯片104所述的功能作用亦可。

作为本实用新型一实施例，预设时间段的取值范围为[4s,6s]，例如：设置的预设时间为5s时，那么复位芯片104在5秒钟之内的时间检测到喂狗信号，则认为系统工作正常；如果超过5秒钟还没有检测到喂狗信号，则认为系统工作不正常，复位芯片104立即发送复位信号给复杂可编程逻辑器件102。上述的喂狗信号是每隔一段时间向互联的另一方发送一个很小的数据包，通过对方回复情况判断互联的双方之间的通讯链路是否已经断开。

图2示出了本实用新型实施例提供的一种用于计算机主板的复位电路的电路连接结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

该中央处理器101包括主控芯片U1，主控芯片U1的输出端OUT为中央处理器101的输出端，主控芯片U1的控制端CTRL接复杂可编程逻辑器件的传输端，主控芯片U1的多个串口端I/O分别一一对应接多个功能单元的输出端，即是主控芯片U1的第一串口端I/O1接第一功能单元的输出端，主控芯片U1的第二串口端I/O2接第二功能单元的输出端，以此类推，主控芯片U1的第N串口端I/On接第N功能单元的输出端。在本实施例中，主控芯片U1采用了型号FT1500A的CPU芯片，当然，主控芯片的型号不作限定，只要能达到与本实施例主控芯片U1所述的功能作用亦可。

该复杂可编程逻辑器件102包括逻辑芯片U2，逻辑芯片U2的传输端SCL为复杂可编程逻辑器件102的传输端，逻辑芯片U2的接收端REC为复杂可编程逻辑器件102的接收端，逻辑芯片U2的多个选择端GPIO分别一一对应接多个功能单元103的输入端，即是逻辑芯片U2的第一选择端GPIO1接第一功能单元的输入端，逻辑芯片U2的第二选择端GPIO2接第二功能单元的输入端，以此类推，逻辑芯片U2的第N选择端GPIOn接第N功能单元的输入端。在本实施例中，逻辑芯片U2采用了型号CPLD的逻辑芯片，当然，逻辑芯片的型号不作限定，只要能达到与本实施例逻辑芯片U2所述的功能作用亦可。

作为本实用新型一实施例，该计算机还包括直流电源VCC，直流电源VCC的参考电压为5V。

作为本实用新型一实施例，中央处理器101通过管理总线分别与多个功能单元103进行通信；复杂可编程逻辑器件102到中央处理器101、多个功能单元103都有单独的复位信号。当然，也可以使用按键复位，在有效时对计算机主板的多个功能单元103和中央处理器101进行复位；复位芯片104在预设时间段内未接收到喂狗信号导致输出复位信号时，可以对整个计算机主板进行复位或者只对中央处理器101进行复位或者只对多个功能单元103进行复位。

其中，复杂可编程逻辑器件102的寄存器设置如下图所示：

本实用新型实施例提供的一种基于计算机主板的复位电路的工作原理为：

首先，开启直流电源VCC，对所述复位电路供电，CPLD执行上电复位，计算机主板工作，CPU写入CPLD的寄存器“CPU状态寄存器”为1，CPU开始喂狗。

同时，CPU通过管理总线监控各个功能单元的状态，当CPU发现功能单元1异常，需要复位时，CPU会通过管理总线写CPLD的寄存器“功能单元1复位寄存器RF1”为0，CPU延时T1后再用同样的方式将该寄存器写1。从而达到对功能单元1复位的目的。其他功能单元模块类似。

当CPU跑飞时，看门狗没有收到CPU的喂狗信号，执行整个计算机主板复位。

当CPU主动要求对整板进行复位时，CPU通过管理总线写CPLD的寄存器“软件硬复位寄存器”为“1”，CPLD执行整个计算机主板复位。CPLD同时在延时T1后，CPLD对该寄存器写“0”。由此达到等同于“按键复位”功能的目的，这样通过远程实现，非常方便。

当CPU系统软件升级时，CPU通过管理总线写CPLD的寄存器“软件升级标志寄存器”为“1”。CPLD检测到该寄存器为“1”，立即接管喂狗工作。同时CPU系统升级完成后，再将该寄存器写“0”，CPU执行喂狗。

通过上述对复位进行处理精细化处理，起到了以下的有益效果：

1)把各个功能单元之间复位的相关性降到了最低，降低了复位对整个计算机主板的影响；

2)可以远程实现硬复位的功能，不需要人为地到电子设备处去按“复位按钮”，节省了时间和成本；

3)可以远程实现对任意功能单元的复位。

综上所述，本实用新型实施例提供了一种计算机以及用于计算机主板的复位电路，该计算机主板包括中央处理器、复杂可编程逻辑器件和多个功能单元，当计算机启动时，中央处理器检测多个功能单元的运行状态并反馈给复杂可编程逻辑器件，同时发送喂狗信号，该复位电路包括复位芯片，如果复位芯片在预设时间段内未检测到所述喂狗信号，则发送复位信号给复杂可编程逻辑器件，复杂可编程逻辑器件根据中央处理器的运行状态和多个功能单元的运行状态控制中央处理器或者多个功能单元重新启动。由此实现了对复位的精细化处理，将每个功能单元的复位分开，起到按需复位的效果，解决了现有技术中计算机主板的某个模块出现异常时，存在着需要对整个计算机主板进行复位而导致效率低下的问题。本实用新型实施例实现简单，不需要增加额外的硬件，可有效降低成本，具有较强的易用性和实用性。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种用于计算机主板的复位电路，所述计算机主板包括中央处理器、复杂可编程逻辑器件和多个功能单元，当计算机启动时，所述中央处理器检测多个所述功能单元的运行状态并反馈给所述复杂可编程逻辑器件，同时发送喂狗信号，其特征在于，

所述复位电路包括复位芯片，所述复位芯片的检测端接所述中央处理器的输出端，所述复位芯片的复位端接所述复杂可编程逻辑器件的接收端；

如果所述复位芯片在预设时间段内未检测到所述喂狗信号，则发送复位信号给所述复杂可编程逻辑器件，所述复杂可编程逻辑器件根据所述中央处理器的运行状态和多个所述功能单元的运行状态控制所述中央处理器或者多个所述功能单元重新启动。

2.如权利要求1所述的复位电路，其特征在于，所述预设时间段的取值范围为[4s,6s]。

3.一种计算机，包括计算机主板，所述计算机主板包括中央处理器、复杂可编程逻辑器件和多个功能单元，其特征在于，所述计算机还包括如权利要求1或2所述的复位电路。

4.如权利要求3所述的计算机，其特征在于，所述中央处理器包括主控芯片，所述主控芯片的输出端为所述中央处理器的输出端，所述主控芯片的控制端接所述复杂可编程逻辑器件的传输端，所述主控芯片的多个串口端分别一一对应接多个所述功能单元的输出端。

5.如权利要求4所述的计算机，其特征在于，所述复杂可编程逻辑器件包括逻辑芯片，所述逻辑芯片的传输端为所述复杂可编程逻辑器件的传输端，所述逻辑芯片的接收端为所述复杂可编程逻辑器件的接收端，所述逻辑芯片的多个选择端分别一一对应接多个所述功能单元的输入端。