CN110086453A - 一种数字可编程的相位位移电路 - Google Patents
一种数字可编程的相位位移电路 Download PDFInfo
- Publication number
- CN110086453A CN110086453A CN201810075499.0A CN201810075499A CN110086453A CN 110086453 A CN110086453 A CN 110086453A CN 201810075499 A CN201810075499 A CN 201810075499A CN 110086453 A CN110086453 A CN 110086453A
- Authority
- CN
- China
- Prior art keywords
- signal
- logic module
- phase
- module
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 claims abstract description 40
- 238000006073 displacement reaction Methods 0.000 claims abstract description 16
- 230000010355 oscillation Effects 0.000 claims abstract description 16
- 230000001960 triggered effect Effects 0.000 claims abstract description 8
- 230000010363 phase shift Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000005086 pumping Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004870 electrical engineering Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Abstract
本发明公开了一种数字可编程的相位位移电路，包括PWM信号输入端，所述PWM信号连接产生计数信号的计数部分，所述计数部分连接对所述计数信号进行锁存的逻辑模块，所述逻辑模块连接对位移量进行选择的选择模块，所述选择模块连接PWM信号输出端；所述PWM信号的上升沿脉冲和下降沿脉冲触发计数部分进行计数和触发逻辑模块对锁存信号进行翻转；本发明实现的相位位移精度高，位移量与振荡电路的振荡频率有关，在同一振荡频率下，位移量为振荡周期的整数倍；改变振荡频率可以实现任意位移量，应用灵活。
Description
技术领域
本发明涉及相位位移电路领域，具体涉及一种数字可编程的相位位移电路。
背景技术
线性时不变网络在正弦信号激励下，其响应电压、电流是与激励信号同频率的正弦量，响应与频率的关系，即为频率特性。它可用相量形式的网络函数来表示。在电气工程与电子工程中，往往需要在某确定频率正弦激励信号作用下，获得有一定幅值、输出电压相对于输入电压的相位差在一定范围内连续可调的响应(输出)信号。这可通过调节电路元件参数来实现，通常是采用RC移相网络来实现的。常规的通过RC延迟来实现相位位移的方式非常粗糙，芯片集成内部的R和C的综合偏差约为±30％，精度低，位移量有限，应用不灵活；现有利用数字方式(移位寄存器配合时钟信号)实现的位移电路可以实现两个数字信号之间的相位位移，无法实现多通道甚至任意通道直接的相位位移。
发明内容
本发明的目的在于：提供一种数字可编程的相位位移电路，解决了目前传统RC移相电路相位移动位移调节难、精度低的技术问题。
本发明采用的技术方案如下：
一种数字可编程的相位位移电路，包括PWM信号输入端，所述PWM信号连接产生计数信号的计数部分，所述计数部分连接对所述计数信号进行锁存的逻辑模块，所述逻辑模块连接对位移量进行选择的选择模块，所述选择模块连接PWM信号输出端；所述PWM信号的上升沿脉冲和下降沿脉冲触发计数部分进行计数和触发逻辑模块对锁存信号进行翻转。
进一步的，所述计数部分包括上升沿触发计数器和下降沿触发计数器。
进一步的，所述上升沿触发计数器由PWM信号的下降沿脉冲进行清零，所述下降沿触发计数器由PWM信号的上升沿脉冲进行置位。
进一步的，所述上升沿触发计数器和下降沿触发计数器均包括N个的级联的D触发器，产生Q0-Qn个计数信号，其中N代表D触发器的个数，n表示D触发器的序号。
进一步的，所述计数部分还包括产生振荡信号的内置振荡电路，所述内置振荡电路连接所述上升沿触发计数器和下降沿触发计数器。
进一步的，所述逻辑模块包括逻辑模块A和逻辑模块B，所述上升沿触发计数器连接逻辑模块B，所述下降沿触发计数器连接逻辑模块A，所述逻辑模块A和逻辑模块B内部设置N个D锁存器，用于分别对计数信号进行锁存，所述逻辑模块A在PWM信号的上升沿脉冲的触发下实现锁存信号的翻转，所述逻辑模块B在PWM信号的下降沿脉冲的触发下实现锁存信号的翻转。
进一步的，所述选择模块包括选择模块A和选择模块B，所述选择模块A用于对逻辑模块A产生的锁存信号进行选择，所述选择模块B用于对逻辑模块B产生的锁存信号进行选择；所述选择模块A和选择模块B连接RS触发器，用于利用逻辑模块A选择的锁存信号和逻辑模块B选择的锁存信号产生移相后的PWM输出信号。
进一步的，所述计数部分连接M个选择部分，一个选择部分连接一个信号输出端，实现M路输出，其中M表示输出通道的个数。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
1.本发明实现的相位位移精度高，精度偏差取决于振荡电路中振荡器的精度，综合偏差小于±10％，精度高。
2.相位的位移信号与振荡电路的振荡频率有关，在同一振荡频率下，位移量为振荡周期的整数倍；改变振荡频率可以实现任意位移量，应用灵活。
3.本发明的计数部分能同时连接多个选择部分，进而可以实现多通道甚至任意通道的相位位移后的信号输出。
4.本发明的相位位移量可由数字编程进行设定，应用更加灵活，且各路通道信号的位移量是直接精确设定的，偏差小。
5.可根据不同的应用场景，通过软件方式进行配置，不要修改硬件，降低成本。
附图说明
本发明将通过实施例并参照附图的方式说明，其中：
图1是本发明的整体结构图；
图2是本发明具体实施例1中位移量为1Tosc时的时序图；
图3是本发明中具体实施例1上升沿触发计数器的内部电路图；
图4是本发明中具体实施例1下降沿触发计数器的内部电路图；
图5是本发明中具体实施例1逻辑模块A的内部电路图；
图6是本发明中具体实施例1逻辑模块B的内部电路图。
具体实施方式
本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
下面结合图1-6对本发明作详细说明。
一种数字可编程的相位位移电路，其特征在于：包括PWM信号输入端，所述PWM信号连接产生计数信号的计数部分，所述计数部分连接对所述计数信号进行锁存的逻辑模块，所述逻辑模块连接对位移量进行选择的选择模块，所述选择模块连接PWM信号输出端；所述PWM信号的上升沿脉冲和下降沿脉冲触发计数部分进行计数和触发逻辑模块对锁存信号进行翻转。
所述计数部分包括上升沿触发计数器和下降沿触发计数器。
所述上升沿触发计数器由PWM信号的下降沿脉冲进行清零，所述下降沿触发计数器由PWM信号的上升沿脉冲进行置位。
所述上升沿触发计数器和下降沿触发计数器均包括N个的级联的D触发器，产生Q0-Qn个计数信号，其中N代表D触发器的个数，n表示D触发器的序号。
所述计数部分还包括产生振荡信号的内置振荡电路，所述内置振荡电路连接所述上升沿触发计数器和下降沿触发计数器。
所述逻辑模块包括逻辑模块A和逻辑模块B，所述上升沿触发计数器连接逻辑模块B，所述下降沿触发计数器连接逻辑模块A，所述逻辑模块A和逻辑模块B内部设置N个D锁存器，用于分别对计数信号进行锁存，所述逻辑模块A在PWM信号的上升沿脉冲的触发下实现锁存信号的翻转，所述逻辑模块B在PWM信号的下降沿脉冲的触发下实现锁存信号的翻转。
所述选择模块包括选择模块A和选择模块B，所述选择模块A用于对逻辑模块A产生的锁存信号进行选择，所述选择模块B用于对逻辑模块B产生的锁存信号进行选择；所述选择模块A和选择模块B连接RS触发器，用于利用逻辑模块A选择的锁存信号和逻辑模块B选择的锁存信号产生移相后的PWM输出信号。
所述计数部分连接M个选择部分，一个选择部分连接一个信号输出端，实现M路输出，其中M表示输出通道的个数。
具体实施例1
本实施例中内置振荡电路产生的震荡信号Fosc的振荡周期为Tosc，并选取8通道的电路结构，即计数部分连接8个选择部分，每个选择部分连接一个信号输出端；8通道中相位的位移信号分别为：0 Tosc，1Tosc，2Tosc，4Tosc，8Tosc，16Tosc，32Tosc，64Tosc；其中0通道的相位位移量为0 Tosc，振荡电路产生的振荡信号直接输入逻辑模块A和逻辑模块B进行锁存。
下面对通道0-7的电路结构进行说明：
通道1-7共同使用一个计数部分，其中下降沿触发计数器和下降沿触发计数器的内部电路均为：包括D0-D7触发器，Dn触发器的D端连接Q非端，Dn触发器的Q端输出计数信号Qn并连接Dn+1触发器的CK端，其中n＝0，1，2，3，4，5，6，D0触发器的CK端连接内置振荡电路；下降沿触发计数器中D0-D7触发器均由CK端信号的下降沿触发翻转且CLR端均连接PWM信号的上升沿脉冲信号，当上升沿脉冲到来时，下降沿触发计数器开始计数；上升沿触发计数器中D0-D7触发器均由CK端信号的上升沿触发翻转且SET端均连接PWM信号的下降沿脉冲信号，当下降沿脉冲到来时，上升沿触发计数器开始计数；产生的计数信号Q0-Q6的周期分别为1Tosc、2Tosc、4Tosc、8Tosc、16Tosc、32Tosc、64Tosc。
通道0-7分别设置一个逻辑模块和选择模块，其中逻辑模块A和逻辑模块B的内部电路均为：由8个D锁存器构成，计数信号Q0-Q6和震荡信号Fosc分别输入D锁存器中，D锁存器对计数信号Q0-Q6和震荡信号Fosc进行锁存，上升沿脉冲PWM-RP输入逻辑模块A中D锁存器的CLR端实现锁存信号的翻转；下降沿脉冲PWM-RP输入逻辑模块B中D触发器的SET端实现锁存信号的翻转；逻辑模块A将锁存信号输入选择模块A进行锁存，逻辑模块B将锁存信号输入选择模块B进行锁存。
选择模块A和选择模块B均为3位的选择器，分别对选择模块A和选择模块B产生的锁存信号进行选择，并将选择后的锁存信号输出至RS触发器，RS触发器将移相后的PWM信号从Q端输出。
具体实施例2
当位移量为0Tosc时，输入的PWM信号可直接通过选择模块进行选择后输出，不用输入至逻辑模块。
具体实施例3
下降沿触发计数器产生的Q0-Q6计数信号同时输入或门，输出的信号再与内部振荡电路产生的振荡信号输入或门，产生信号CK1，CK1输入下降沿触发计数器中D触发器的CK端作为计数器的输入信号；
上升沿触发计数器产生的Q0-Q6计数信号同时输入或门，输出的信号再与内部振荡电路产生的振荡信号输入或门，产生信号CK2，CK2输入上升沿触发计数器中D触发器的CK端作为计数器的输入信号；
采用该结构能够使计数器重复计数。
具体实施例4
上升沿脉冲PWM-RP也可输入至上升沿触发计数器进行清零，下降沿脉冲PWM-FP输入下降沿触发计数器进行清零，本发明的实施方式不局限于具体实施例1的实施方式。
本发明的工作原理为：
PWM信号输入端向计数部分输入信号PWMI，PWM信号的上升沿脉冲使下降沿脉冲触发计数器开始进行计数，PWM信号的下降沿脉冲使上升沿脉冲触发计数器开始进行计数，下降沿脉冲触发计数器和上升沿脉冲触发计数器分别产生计数信号，并将计数信号输入至逻辑模块进行锁存，逻辑模块A在上升沿脉冲的作用下使锁存信号翻转，逻辑模块B在下降沿脉冲的作用下使锁存信号进行翻转；逻辑模块A和逻辑模块B最终产生的锁存信号输入至位移选择器进行选择，位移选择器选择的锁存信号最终通过RS触发器产生最终移相后的PWM输出信号。
Claims (8)
1.一种数字可编程的相位位移电路，其特征在于：包括PWM信号输入端，所述PWM信号连接产生计数信号的计数部分，所述计数部分连接对所述计数信号进行锁存的逻辑模块，所述逻辑模块连接对位移量进行选择的选择模块，所述选择模块连接PWM信号输出端；所述PWM信号的上升沿脉冲和下降沿脉冲触发计数部分进行计数和触发逻辑模块对锁存信号进行翻转。
2.根据权利要求1所述的一种数字可编程的相位位移电路，其特征在于：所述计数部分包括上升沿触发计数器和下降沿触发计数器。
3.根据权利要求2所述的一种数字可编程的相位位移电路，其特征在于：所述上升沿触发计数器由PWM信号的下降沿脉冲进行清零，所述下降沿触发计数器由PWM信号的上升沿脉冲进行置位。
4.根据权利要求2所述的一种数字可编程的相位位移电路，其特征在于：所述上升沿触发计数器和下降沿触发计数器均包括N个的级联的D触发器，产生Q0-Qn个计数信号，其中N代表D触发器的个数，n表示D触发器的序号。
5.根据权利要求2所述的一种数字可编程的相位位移电路，其特征在于：所述计数部分还包括产生振荡信号的内置振荡电路，所述内置振荡电路连接所述上升沿触发计数器和下降沿触发计数器。
6.根据权利要求2所述的一种数字可编程的相位位移电路，其特征在于：所述逻辑模块包括逻辑模块A和逻辑模块B，所述上升沿触发计数器连接逻辑模块B，所述下降沿触发计数器连接逻辑模块A，所述逻辑模块A和逻辑模块B内部设置N个D锁存器，用于分别对计数信号进行锁存，所述逻辑模块A在PWM信号的上升沿脉冲的触发下实现锁存信号的翻转，所述逻辑模块B在PWM信号的下降沿脉冲的触发下实现锁存信号的翻转。
7.根据权利要求6所述的一种数字可编程的相位位移电路，其特征在于：所述选择模块包括选择模块A和选择模块B，所述选择模块A用于对逻辑模块A产生的锁存信号进行选择，所述选择模块B用于对逻辑模块B产生的锁存信号进行选择；所述选择模块A和选择模块B连接RS触发器，用于利用逻辑模块A选择的锁存信号和逻辑模块B选择的锁存信号产生移相后的PWM输出信号。
8.根据权利要求1所述的一种数字可编程的相位位移电路，其特征在于：所述计数部分连接M个选择部分，一个选择部分连接一个信号输出端，实现M路输出，其中M表示输出通道的个数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810075499.0A CN110086453B (zh) | 2018-01-25 | 2018-01-25 | 一种数字可编程的相位位移电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810075499.0A CN110086453B (zh) | 2018-01-25 | 2018-01-25 | 一种数字可编程的相位位移电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110086453A true CN110086453A (zh) | 2019-08-02 |
| CN110086453B CN110086453B (zh) | 2024-03-26 |
Family
ID=67412107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810075499.0A Active CN110086453B (zh) | 2018-01-25 | 2018-01-25 | 一种数字可编程的相位位移电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110086453B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111049515A (zh) * | 2019-12-26 | 2020-04-21 | 思瑞浦微电子科技（苏州）股份有限公司 | 增强可靠性的高压电平移位电路和方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703514A (en) * | 1995-12-21 | 1997-12-30 | Hughes Electronics | Digital frequency divider phase shifter |
| JPH1022822A (ja) * | 1996-07-05 | 1998-01-23 | Sony Corp | ディジタルｐｌｌ回路 |
| CN102314836A (zh) * | 2010-07-02 | 2012-01-11 | 罗姆股份有限公司 | 相移控制器、相移的方法及发光装置和电子设备 |
| CN207691769U (zh) * | 2018-01-25 | 2018-08-03 | 成都市深思创芯科技有限公司 | 一种数字可编程的相位位移电路 |
-
2018
- 2018-01-25 CN CN201810075499.0A patent/CN110086453B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703514A (en) * | 1995-12-21 | 1997-12-30 | Hughes Electronics | Digital frequency divider phase shifter |
| JPH1022822A (ja) * | 1996-07-05 | 1998-01-23 | Sony Corp | ディジタルｐｌｌ回路 |
| CN102314836A (zh) * | 2010-07-02 | 2012-01-11 | 罗姆股份有限公司 | 相移控制器、相移的方法及发光装置和电子设备 |
| CN207691769U (zh) * | 2018-01-25 | 2018-08-03 | 成都市深思创芯科技有限公司 | 一种数字可编程的相位位移电路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111049515A (zh) * | 2019-12-26 | 2020-04-21 | 思瑞浦微电子科技（苏州）股份有限公司 | 增强可靠性的高压电平移位电路和方法 |
| CN111049515B (zh) * | 2019-12-26 | 2022-08-26 | 思瑞浦微电子科技（苏州）股份有限公司 | 增强可靠性的高压电平移位电路和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110086453B (zh) | 2024-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9092013B2 (en) | Time-to-digital converter | |
| TWI404073B (zh) | 數位至時間轉換器與數位至時間轉換方法 | |
| US7005900B1 (en) | Counter-based clock doubler circuits and methods with optional duty cycle correction and offset | |
| CN1741384B (zh) | 时钟生成电路 | |
| EP1249936A2 (en) | Lock detection circuit | |
| US8565355B2 (en) | Pulse signal waveform asymmetry identification utilizing symbolic dynamics | |
| US6788120B1 (en) | Counter-based duty cycle correction systems and methods | |
| CN207691769U (zh) | 一种数字可编程的相位位移电路 | |
| WO2021068326A1 (zh) | 一种基于控制信号脉宽提取的锁相加速电路及锁相环系统 | |
| US20140003570A1 (en) | Frequency divider with improved linearity for a fractional-n synthesizer using a multi-modulus prescaler | |
| CN101944907B (zh) | 一种毛刺消除可编程计数器 | |
| US6906571B1 (en) | Counter-based phased clock generator circuits and methods | |
| CN110086453A (zh) | 一种数字可编程的相位位移电路 | |
| CN207884599U (zh) | 分频电路 | |
| CN107565956A (zh) | 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法 | |
| US20110148480A1 (en) | Divider with Enhanced Duty Cycle for Precision Oscillator Clocking Sources | |
| CN101375505A (zh) | 分频器电路 | |
| CN103888131A (zh) | 一种用于锁相环电路的锁定检测电路 | |
| CN101510823A (zh) | 用于半速率碰撞式时钟数据恢复电路的相位检测器 | |
| CN107565936A (zh) | 一种输入时钟稳定电路的逻辑实现装置 | |
| TW200428794A (en) | Frequency divider for RF transceiver | |
| US7323913B1 (en) | Multiphase divider for P-PLL based serial link receivers | |
| WO2007058002A1 (ja) | 周波数シンセサイザ | |
| CN101154945A (zh) | 具有50%工作周期的可编程分频器 | |
| Elissati et al. | A novel high-speed multi-phase oscillator using self-timed rings |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |