CN110085601A - 一种阵列基板及其制备方法、显示面板、终端设备 - Google Patents

一种阵列基板及其制备方法、显示面板、终端设备 Download PDF

Info

Publication number
CN110085601A
CN110085601A CN201810081996.1A CN201810081996A CN110085601A CN 110085601 A CN110085601 A CN 110085601A CN 201810081996 A CN201810081996 A CN 201810081996A CN 110085601 A CN110085601 A CN 110085601A
Authority
CN
China
Prior art keywords
insulating layer
electrode
via hole
array substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810081996.1A
Other languages
English (en)
Inventor
石储荣
贺虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810081996.1A priority Critical patent/CN110085601A/zh
Publication of CN110085601A publication Critical patent/CN110085601A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开了一种阵列基板及其制备方法、显示面板、终端设备，该阵列基板包括基板、设置于所述基板上的薄膜晶体管、覆盖所述薄膜晶体管的第一绝缘层、设于所述第一绝缘层上的第二绝缘层、设于所述第二绝缘层上的像素电极，其中，所述像素电极通过贯穿所述第一绝缘层和所述第二绝缘层的第一过孔连接所述第一电极；所述第一电极为所述晶体薄膜管的源极或漏极。实施本发明实施例，在像素电极与源/漏极之间设置两层绝缘层，以增加像素电极与源/漏极之间绝缘层的厚度，增大像素电极和源/漏极形成的寄生电容，进而降低阵列基板的功耗。

Description

一种阵列基板及其制备方法、显示面板、终端设备
技术领域
本发明涉及触控技术和显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板、终端设备。
背景技术
随着显示技术的发展，显示面板已经被广泛应用于智能手机、平板电脑等智能电子产品中，为人机交互带来更便捷地体验。
通常用于显示面板中的阵列基板包括多个薄膜晶体管(Thin Film Transistor，TFT)构成的阵列、以及与各个TFT的栅极连接的数据线、与TFT源极连接的扫描线以及与TFT的漏极连接的像素电极等，阵列基板中各个元件的工作都会产生一定的能耗。
如何降低阵列基板的能耗是当今急需解决的问题。
发明内容
本发明实施例所要解决的技术问题在于，提供一种阵列基板及其制备方法、显示面板、终端设备，可以降低阵列基板的能耗。
第一方面，本发明实施例提供了一种阵列基板，该方阵列基板包括：
基板；
设置于所述基板上的薄膜晶体管；
覆盖所述薄膜晶体管的第一绝缘层；
设于所述第一绝缘层上的第二绝缘层；
设于所述第二绝缘层上的像素电极，所述像素电极通过贯穿所述第一绝缘层和所述第二绝缘层的第一过孔连接所述第一电极；
其中，所述第一电极为所述晶体薄膜管的源极或漏极。
相较于现有技术，本发明实施例提供的阵列基板在像素电极与源/漏极之间设置两层绝缘层，以增加像素电极与源/漏极之间绝缘层的厚度，增大像素电极和源/漏极形成的寄生电容，进而降低阵列基板的功耗。
在本发明一种可能的实现方式中，所述第一绝缘层为有机材料形成的平坦化层。
在本发明又一种可能的实现方式中，所述第二绝缘层为有机材料形成的平坦化层。
在本发明又一种可能的实现方式中，所述阵列基板还包括：触控电极、触控感应电极、第三绝缘层以及第四绝缘层；其中，
所述第三绝缘层设于所述触控电极和触控感应电极之间；
所述第四绝缘层设于所述触控感应电极与所述像素电极之间；
所述触控感应电极通过贯穿所述第三绝缘层的第二过孔连接所述触控感应电极；
其中，所述第一过孔还贯穿所述第三绝缘层和所述第四绝缘层。
在本发明又一种可能的实现方式中，所述第三绝缘层为有机材料形成的平坦化层。
在本发明又一种可能的实现方式中，所述像素电极包括第一部分和第二部分；所述第一过孔包括贯穿所述第一绝缘层和所述第二绝缘层的第一子过孔和贯穿所述第三绝缘层和所述第四绝缘层的第二子过孔，所述像素电极的第一部分通过所述第一子过孔连接所述第一电极，所述像素电极的第二部分通过所述第二子过孔连接所述像素电极的第一部分。
在本发明又一种可能的实现方式中，所述第一绝缘层的厚度为1-5微米；所述第二绝缘层的厚度为1-5微米。
第二方面，本发明实施例还提供了一种阵列基板的制备方法，所述制备方法包括：
提供一基板；
在所述基板的一表面形成薄膜晶体管；
形成覆盖所述薄膜晶体管的第一绝缘层；
在所述第一绝缘层上形成第二绝缘层；
开设贯穿所述第一绝缘层和所述第二绝缘层的第一过孔；
在所述第二绝缘层上形成像素电极，所述像素电极通过所述第一过孔连接所述第一电极；
其中，所述第一电极为所述晶体薄膜管的源极或漏极。
本发明实施例提供的阵列基板在像素电极与源/漏极之间设置两层绝缘层，以增加像素电极与源/漏极之间绝缘层的厚度，增大像素电极和源/漏极形成的寄生电容，进而降低阵列基板的功耗。
在本发明一种可能的实现方式中，所述第一绝缘层为有机材料形成的平坦化层。
在本发明另一种可能的实现方式中，所述第二绝缘层为有机材料形成的平坦化层。
在本发明又一种可能的实现方式中，所述在所述第二绝缘层上形成像素电极之前，所述方法还包括：
在所述第二绝缘层上形成触控电极；
形成覆盖所述触控电极和所述第二绝缘层的第三绝缘层；
在所述第三绝缘层上开设贯穿所述第三绝缘层的第二过孔，以显露所述触控电极；
在所述第三绝缘层上形成触控感应电极，所述触控感应电极通过所述第二过孔连接所述触控电极；
形成覆盖所述触控感应电极和所述第三绝缘层的第四绝缘层。
在本发明又一种可能的实现方式中，所述开设贯穿所述第一绝缘层和所述第二绝缘层的第一过孔具体包括：
在所述第一绝缘层、所述第二绝缘层、所述第三绝缘层和所述第四绝缘层上共同开设第一过孔，以显露所述第一电极。
在本发明又一种可能的实现方式中，所述在所述第二绝缘层上形成触控电极之前，所述开设贯穿所述第一绝缘层和所述第二绝缘层的第一过孔，具体包括：在所述第一绝缘层和所述第二绝缘层上开设第一子过孔；
所述在所述第二绝缘层上形成触控电极的同时，所述在所述第二绝缘层上形成像素电极，所述像素电极通过所述第一过孔连接所述第一电极，具体包括：在所述第二绝缘层上形成所述像素电极的第一部分，所述像素电极的第一部分通过所述第一子过孔连接所述第一电极；
所述形成覆盖所述触控感应电极和所述第三绝缘层的第四绝缘层之后，所述开设贯穿所述第一绝缘层和所述第二绝缘层的第一过孔，具体还包括：在所述第三绝缘层和所述第四绝缘层上共同开设第二子过孔；
所述形成覆盖所述触控感应电极和所述第三绝缘层的第四绝缘层之后，所述在所述第二绝缘层上形成像素电极，所述像素电极通过所述第一过孔连接所述第一电极，具体包括：在所述第三绝缘层和所述第四绝缘层上共同开设第二子过孔，以显露所述像素电极的第一部分；
所述在所述第二绝缘层上形成像素电极，所述像素电极通过所述第一过孔连接所述第一电极，具体还包括：在所述第四绝缘层背离所述基板的一侧形成所述像素电极的第二部分，所述像素电极的第二部分通过所述第二子过孔连接所述像素电极的第一部分。
第三方面，本发明实施例还提供了一种显示面板，所述显示面板包括阵列基板，所述阵列基板包括如第一方面所述的任意的一种阵列基板。
第四方面，本发明实施例还提供了一种终端设备，所述终端设备包括显示面板，所述显示面板包括阵列基板，所述阵列基板包括如第一方面所述的任意的一种阵列基板。
附图说明
为了更清楚地说明本发明实施例或背景技术中的技术方案，下面将对本发明实施例或背景技术中所需要使用的附图进行说明。
图1是本发明实施例提供的第一种阵列基板的结构剖面示意图；
图2是本发明实施例提供的第二种阵列基板的结构剖面示意图；
图3是本发明实施例提供的第三种阵列基板的结构剖面示意图；
图4是本发明实施例提供的第四种阵列基板的结构剖面示意图；
图5是本发明实施例提供的第一种薄膜晶体管的结构剖面示意图；
图6是本发明实施例提供的第二种薄膜晶体管的结构剖面示意图；
图7是本发明实施例提供的一种阵列基板的制造方法的流程示意图；
图8A-8R是本发明实施例提供的阵列基板的制备方法中各个流程对应的剖面示意图。
具体实施方式
下面结合本发明实施例中的附图对本发明实施例涉及的阵列基板进行描述。
请参阅图1，图1是本发明实施例提供的第一种阵列基板结构剖面示意图，该阵列基板包括：
基板1；
设置于基板1上的薄膜晶体管2；薄膜晶体管2可以包括栅极、栅绝缘层、有源层、源极21和漏极22；
覆盖薄膜晶体管2的第一绝缘层3；
设于所述第一绝缘层3上的第二绝缘层4；
设于所述第二绝缘层4上的像素电极5，所述像素电极5通过贯穿所述第一绝缘层3和所述第二绝缘层4的第一过孔10连接第一电极。
其中，所述第一电极为所述晶体薄膜管2的源极21或漏极22。
需要说明的是，图1仅仅以第一电极为晶体薄膜管的漏极22的电极为例来说明，可以理解，第一电极还可以是晶体薄膜管的源极21。
可以理解，阵列基板还包括数据线、控制线，其中，第一电极连接晶体薄膜管2的漏极22和像素电极5，用于驱动像素电极5。源极21连接数据线。晶体薄膜管2的栅极连接控制线，以控制晶体薄膜管2的导通和截止状态。数据线可以与源极21同层设置，也可以与源极21分别设置于不同层中，例如数据线设于第一绝缘层3和第二绝缘层4之间，通过过孔连接至薄膜晶体管2的源极21。控制线可以与栅极同层设置，也可以与栅极设置于不同层中，本发明不作限定。
本发明实施例中，在像素电极5与源极21/漏极22之间设置两层绝缘层，以增加像素电极5与源极21/漏极22之间绝缘层的厚度，增大像素电极5和源极21/漏极22形成的寄生电容，进而降低阵列基板的功耗。
可选地，所述第一绝缘层3为有机材料形成的平坦化层。第一绝缘层3的厚度为1-5微米，例如，2微米、2.4微米、3微米、4.5微米、5微米或其他数值，本发明不作限定。
可选地，所述第二绝缘层4为有机材料形成的平坦化层。第二绝缘层4的厚度为1-5微米，例如，2微米、2.4微米、3微米、4.5微米、5微米或其他数值，本发明不作限定。
可以理解，通过有机绝缘材料形成的第一绝缘层3和/或第二绝缘层4可以进一步降低像素电极5和源极21/漏极22的寄生电容，进而进一步降低阵列基板的功耗。
请参阅图2或图3，图2是本发明实施例提供的第二种阵列基板的结构示意图，图3是本发明实施例提供的第三种阵列基板的结构示意图。基于图1所示的阵列基板，该阵列基板还可以包括：触控电极6、第三绝缘层7、触控感应电极8以及第四绝缘9层。其中，所述第三绝缘层7设于所述触控电极6和触控感应电极8之间；所述触控感应电极8通过贯穿所述第三绝缘层7的第二过孔20连接所述触控电极6。所述第四绝缘层9设于所述触控电极6与所述像素电极5之间，如图2所示；或者，第四绝缘层9设于触控感应电极8与像素电极5之间，如图3所示。
对于图2所示的阵列基板，第一过孔10还贯穿第三绝缘层7和第四绝缘层9。
对应图3所示的阵列基本，阵列基板可以不包括第四绝缘层9，触控电极6可以与像素电极5同层间隔设置。
可选地，触控感应电极8可以复用为公共电极，传输基准电压。触控感应电极8可以感应到用户触摸，并产生的触控信号，触控信号通过连接触控电极6的触控引线传输至集成电路(IC)。可以理解，触控电极6可以与触控引线同层设置。
可选地，所述第三绝缘层7为有机材料形成的平坦化层。第三绝缘层7的厚度为0.1-3微米，例如，1微米、1.4微米、2.6微米、3微米或其他数值，本发明不作限定。
可选地，第三绝缘层7可以是单层薄膜，也可以是多层复合薄膜，本发明不作限制。
可选地，所述第三绝缘层7或第四绝缘层9可以是氮化硅、氧化硅等无机绝缘材料，也可以是高分子为有机材料、树脂材料等有机绝缘材料，还可以是有机材料形成的平坦化层。
可以理解，相对于无机材料，有机材料具有更小的介电常数，有机材料形成的第三绝缘层7可以增加触控电极6与触控感应电极8之间的寄生电容，进而减小阵列基板的功耗。
可选地，第四绝缘层9的厚度为0.1-3微米，例如，1微米、1.4微米、2.6微米、3微米或其他数值，本发明不作限定。
本发明实施例中，在触控电极6与触控感应电极8设置介电常数较小的有机材料形成的第三绝缘层7可以降低触控电极6与触控感应电极8形成的寄生电容，进而降低阵列基板的功耗。
请参阅图4，图4是本发明实施例提供的第四种阵列基板的结构示意图，基于图2所示的阵列基板，该阵列基板中，像素电极5包括第一部分51和第二部分52；所述第一过孔10包括贯穿所述第一绝缘层3和所述第二绝缘层4的第一子过孔101和贯穿所述第三绝缘层7和所述第四绝缘层9的第二子过孔102，所述像素电极5的第一部分51通过所述第一子过孔101连接所述漏极22，所述像素电极5的第二部分52通过所述第二子过孔102连接所述像素电极5的第一部分51。
可以理解，像素电极5的第一部分51和像素电极5的第二部分52的材质可以相同也可以不同，像素电极5的第一部分51可以与触控电极6的材质可以相同。像素电极5的第一部分51和第二部分52可以在同一道工序中形成。
可选地，第一子过孔101和第二子过孔102可以上下连通形成第一过孔10，如图3所示。可以理解，当第一子过孔101和第二子过孔102的位置相对设置时，在阵列基板的制备过程中，可以使用同一光罩形成第一子过孔101和第二子过孔102，进而减少光罩的使用，降级生成成本。
在本发明一实施例中，第一子过孔101和第二子过孔102也可以不连通。像素电极5的第二部分52可以与像素电极5的第一部分51中分布在第二绝缘层4上的部分相连接。
需要说明的是，薄膜晶体管2包括但不限于栅极、栅绝缘层、有源层、源极21和漏极22等。薄膜晶体管2的结构可以包括但不限于图4或图5所示的阵列基板中薄膜晶体管2的结构。
如图5所示第一种薄膜晶体管2的结构剖面示意图，该阵列基板的薄膜晶体管2包括设置于基板1上的栅极23、栅绝缘层24、有源层25、第五绝缘层26、源极21和漏极22。阵列基板还可以包括设于所述基板1上的遮光层11以及覆盖所述遮光层11的缓冲层12；其中，所述遮光层11与所述栅极23相对设置；所述薄膜晶体管2形成在所述缓冲层12背离所述基板1的一侧。遮光层11用于避免有源层25中沟道受光照而激发载流子，引发的TFT器件的电学性能降低。缓冲层12用于隔离玻璃基板与有源层25，防止玻璃基板中离子扩散至有源层25，而降低TFT器件的电学性能。
其中，有源层25设于所述缓冲层12背离所述基板1的一侧。有源层25可以是多晶硅、单晶硅等半导体材料。所述有源层25背离所述基板1的一侧包括间隔设置的N型掺杂或P型掺杂的第一掺杂区域251、第二掺杂区域252、第三掺杂区域253，有源层25中第一掺杂区251(也称源区)、第二掺杂区252、第三掺杂区253(也称漏区)之间的部分形成沟道；所述第一掺杂区251连接源极21，所述第三掺杂区253连接漏极22。
其中，栅绝缘层24覆盖所述有源层25。
其中，栅极231设置于所述栅绝缘层24背离所述有源层25的一侧，包括间隔设置的第一栅极231和第二栅极232；所述遮光层11包括间隔设置的第一遮光部分111和第二遮光部分112；所述第一栅极231投影在所述第一掺杂区域251与所述第二掺杂区252之间，且与所述第一遮光部分111相对设置；所述第二栅极232投影在所述第二掺杂区域252所述第三掺杂区253之间，且与第二遮光部分112相对设置。
其中，第五绝缘层26覆盖所述栅极23的和所述栅绝缘层24，所述栅绝缘层24和所述第五绝缘层26共同开设第三过孔30和第四过孔40；所述第三过孔30用于暴露所述第一掺杂区域251，所述第四过孔40用于暴露所述第三掺杂区253。
其中，所述源极21和所述漏极22间隔设于所述第五绝缘层26背离所述基板1的一侧，所述源极21通过所述第三过孔30连接到所述第一掺杂区251，所述漏极22通过所述第四过孔40连接到所述第三掺杂区253。
如图6所示第二种薄膜晶体管2的结构剖面示意图，该阵列基板的薄膜晶体管2可以包括设置于基板1上的栅极23、栅绝缘层24、有源层25、第六绝缘层27、源极21和漏极22。所述栅极23设置于所述基板1上；
所述栅绝缘层24位于所述基板1和所述栅极23之间；
所述有源层25设于所述栅绝缘层24背离所述基板1的一侧。有源层25可以是多晶硅、单晶硅等半导体材料。所述有源层25背离所述基板1的一侧的两端分别为N型掺杂或P型掺杂的的第四掺杂区(也称源区)254和第五掺杂区(也称漏区)255；所述第四掺杂区连接源极21，所述第五掺杂区255连接漏极22；
设置于所述有源层25背离基板1一侧的第六绝缘层27；所述第六绝缘层27开设第五过孔50和第六过孔60；所述第五过孔50用于暴露所述第四掺杂区254，所述第六过孔60用于暴露所述第五掺杂区255；
其中，所述源极21和所述漏极22间隔设于所述第六绝缘层27背离所述基板1的一侧，所述源极21通过所述第五过孔50连接到所述第四掺杂区254，所述漏极22通过所述第六过孔60连接到所述第五掺杂区255。
可以理解，本发明实施例中，薄膜晶体管2还可以包括其他结构，本发明不作限定。
本发明还提供了一种显示面板，该显示面板包括阵列基板，所述阵列基板包括如图1-图4所示的任意一种阵列基板。
例如，该显示面板为液晶显示面板，包括彩膜基板、阵列基板以及彩膜基板和阵列基板之间的液晶层。其中，阵列基板可以是上述任意一种实施例描述的阵列基板。
下面结合本发明实施例中的附图对本发明实施例涉及的阵列基板的制备方法进行描述。
请参阅图7，图7是本发明实施例提供的一种薄膜晶体管2阵列基板制备方法的流程示意图，请一并参阅图8A-8R所示的阵列基板的制备方法中各个流程对应的剖面示意图。该制备方法包括以下部分或全部步骤：
步骤S1：提供一基板1。
其中，基板1可以是玻璃基板、透明高分子基板等。本发明不作限制。
步骤S3：形成薄膜晶体管2，所述薄膜晶体管2设于所述基板1上，包括栅极、栅绝缘层、有源层、源极21以及漏极22。请参阅图8A。
步骤S5：形成覆盖所述薄膜晶体管2的第一绝缘层3。请参阅图8B。
步骤S7：在所述第一绝缘层3上形成第二绝缘层4。请参阅图8C。
形成第一绝缘层3或第二绝缘层4的方法包括但不限于物理气相沉积法、化学气相沉积法、旋涂法等，可以根据第二绝缘层4的材质来选定制备方法，本发明不作限定。
可选地，第一绝缘层3或/和第二绝缘层4可以是有机材料形成的平坦化层。有机材料可以是高分子为有机材料、树脂材料等，例如，光刻胶(也称聚乙烯醇月桂酸酯)等。第一绝缘层3的厚度为1-5微米，例如，2微米、2.4微米、3微米、4.5微米、5微米或其他数值，本发明不作限定。第二绝缘层4的厚度为1-5微米，例如，2微米、2.4微米、3微米、4.5微米、5微米或其他数值，本发明不作限定。
可选地，可以通过旋涂法形成平坦化的第一绝缘层3和/或第二绝缘层4。
可选的，第一绝缘层3或/和第二绝缘层4可以是多层复合薄膜或单层薄膜。
步骤S9：开设贯穿所述第一绝缘层3和所述第二绝缘层4的第一过孔10，请参阅图8D。
在第二绝缘层4和第一绝缘层3的材质都为光刻胶，且都为正性光刻胶或负性光刻胶时，可以通过第一道光罩部分曝光第二绝缘层4、第一绝缘层3，通过显影液形成图感化的第二绝缘层4、第一绝缘层3，在第一绝缘层3和第二绝缘层4上形成第一过孔10，以暴露第一电极，比如薄膜晶体管2的漏极。
在第二绝缘层4的材质为光刻胶时，第一绝缘层3为非光刻胶时，可以通过第一道光罩部分曝光第二绝缘层4，通过显影液形成图案化的第二绝缘层4，以图案化的第二绝缘层4为掩膜通过刻蚀去除部分第一绝缘层3，以暴露第一电极，比如薄膜晶体管2的漏极，形成第一过孔10。
在第二绝缘层4的材质为非光刻胶时，可以通过光刻工艺图案化第二绝缘层4和第一绝缘层3，形成第一过孔10，以暴露第一电极，比如薄膜晶体管2的漏极。具体地，在第二绝缘层4上形成第一光刻胶层；通过第一道光罩部分曝光第一光刻胶层，通过显影液形成图感化的第一光刻胶层；以图案化的第一光刻胶层为掩膜通过刻蚀去除部分第二绝缘层4以及部分第一绝缘层3，形成第一过孔10，以暴露第一电极，比如薄膜晶体管2的漏极；去除第一光刻胶层。
可以理解，光刻胶形成的第二绝缘层可以简化制备工序，降低阵列基板的生产成本。
步骤S11：在所述第二绝缘层4上形成像素电极5，所述像素电极5通过所述第一过孔10连接所述第一电极。其中，所述第一电极为所述晶体薄膜管2的源极21或漏极22。请参阅图8E。图8E以第一电极为漏极22为例来说明。
具体地，步骤S11的一种实现方式可以包括：在所述第二绝缘层4背离所述基板1一侧通过物理气相沉积法或化学气相沉积法形成第一导电层；可以通过光刻工艺图案化第一导电层，形成像素电极5。具体地，在第二绝缘层4上形成第一导电层后，可以在第一导电层上形成第二光刻胶层，通过第二道光罩部分曝光第二光刻胶层，通过显影液形成图案化的第二光刻胶层，以图案化的第二光刻胶层为掩膜通过刻蚀去除部分第一导电层形成像素电极5；去除第二光刻胶层形成如图8E所示的阵列基板。
本发明实施例提供的制备方法所制备的阵列基板在像素电极5与源极21/漏极22之间设置两层绝缘层，以增加像素电极5与源极21/漏极22之间绝缘层的厚度，增大像素电极5和源极21/漏极22形成的寄生电容，进而降低阵列基板的功耗。
而且，通过有机绝缘材料形成的第一绝缘层3和/或第二绝缘层4可以进一步降低像素电极5和源极21/漏极22的寄生电容，进而进一步降低阵列基板的功耗。
在本发明一实施例中，步骤S7之后，步骤S11之前，基于图8C所示的阵列基板，该阵列基板的制备方法还包括：
步骤S81：在所述第二绝缘层4上形成触控电极6，请参阅图8F。
具体地，步骤S81的一种实现方式可以包括：在第二绝缘层4上沉积第一金属层；可以通过光刻工艺图案化第一金属层，形成触控电极6。具体地，在第二绝缘层4上沉积第一金属层后，可以在第一金属层上形成第三光刻胶层，通过第三道光罩部分曝光第三光刻胶层，通过显影液形成图案化的第三光刻胶层；以图案化的第三光刻胶层为掩膜通过刻蚀去除部分第一金属层形成触控电极6；去除第三光刻胶层。
步骤S82：形成覆盖所述触控电极6和所述第二绝缘层4的第三绝缘层7，请参阅图8G。
可以理解，第三绝缘层7可以由氮化硅、氧化硅等无机绝缘材料制备形成，也可以由光刻胶、高分子为有机材料、树脂材料等有机绝缘材料制备形成，第三绝缘层7通过采用介电常数较小的有机材料，降低触控电极6与触控感应电极8之间寄生电容，进而降低阵列基板的功耗。
可选地，形成第三绝缘层7的方法包括但不限于物理气相沉积、化学气相沉积法等。
可选地，第三绝缘层7为有机材料形成的平坦化层，例如，可以通过旋涂法在触控电极6和第二绝缘层4背离基板1的一侧形成平坦化的第三绝缘层7。
步骤S83：在所述第三绝缘层7上开设贯穿所述第三绝缘层7的第二过孔20，以显露所述触控电极6，请参阅图8H。
对于非光刻胶形成的第三绝缘层7来说，可以在第三绝缘层7的表面涂布第四光刻胶，通过第四道光罩部分曝光第三绝缘层7，通过显影液形成图案化的第四光刻胶；以图案化的第四光刻胶为掩膜通过刻蚀去除部分第三绝缘层7，形成第二过孔20；去除第四光刻胶层。
对于光刻胶形成的第三绝缘层7来说，可以通过第五道光罩部分曝光第三绝缘层7，通过显影液去除部分第三绝缘层7，在第三绝缘层7上形成第二过孔20。
步骤S84：在所述第三绝缘层7上形成触控感应电极8，所述触控感应电极8通过所述第二过孔20连接所述触控电极6，请参阅图8I。
具体地，可以在第三绝缘层7上形成第二导电层，图案化第二导电层形成如图8I所示的阵列基板。例如，第二绝缘层4上沉积第二导电层；可以在第二导电层上形成第五光刻胶层，通过第五道光罩部分曝光第五光刻胶层，通过显影液形成图案化的第五光刻胶层；以图案化的第五光刻胶层为掩膜通过刻蚀去除部分第二导电层，保留与触控电极6连接的部分第二导电层，形成触控感应电极8；去除第五光刻胶层。
步骤S85：形成覆盖所述触控感应电极8和所述第三绝缘层7的第四绝缘层9，请参阅图8J。
其中，同第三绝缘层7，第四绝缘层9可以由氮化硅、氧化硅等无机绝缘材料制备形成，也可以由光刻胶、高分子为有机材料、树脂材料等有机绝缘材料制备形成。制备第四绝缘层9的方法可以参见步骤S82中第三绝缘层7的制备方法，本发明不再赘述。
可选地，步骤S9的一种实现方式可以包括：在所述第一绝缘层3、所述第二绝缘层4、所述第三绝缘层7和所述第四绝缘层9上共同开设第一过孔10，以显露所述第一电极，请参阅图8K。
在步骤S11，即在所述第二绝缘层4上形成像素电极5，所述像素电极5通过所述第一过孔10连接所述第一电极之后，形成如图8L所示的阵列基板。
本发明实施例中，在触控电极6与触控感应电极8设置介电常数较小的有机材料形成的第三绝缘层7可以降低触控电极6与触控感应电极8形成的寄生电容，进而降低阵列基板的功耗。
本发明一实施例中，步骤S9可以包括步骤S91和步骤S92。步骤S11可以包括步骤S111和步骤S112。
基于图8C所示的阵列基板，在执行步骤S81之前，可以执行步骤S91：在所述第一绝缘层3和所述第二绝缘层4上开设第一子过孔101。请参阅图8M。可以理解，形成第一子过孔101的实现方式可以参照步骤S9中形成第一过孔10的实现方式，本发明不在赘述。
执行步骤S81的同时，可以执行步骤S111：在所述第二绝缘层4上形成所述像素电极5的第一部分51，所述像素电极5的第一部分51通过所述第一子过孔101连接所述第一电极。请参阅图8N。可以理解，触控电极6和像素电极5的第一部分51可以在同一工序中形成，具体地，可以在第二绝缘层4和第一电极上沉积第一金属层；在第一金属层上形成第六光刻胶层，通过第六道光罩部分曝光第三光刻胶层，通过显影液形成图案化的第六光刻胶层；以图案化的第六光刻胶层为掩膜通过刻蚀去除部分第一金属层形成间隔设置的触控电极6以及像素电极5的第一部分51；去除第六光刻胶层。
执行步骤S82后，形成如图8O所示的阵列基板，执行步骤S83、S84、S85之后，形成如图8P所示的阵列基板。
可选地，步骤S85之后，执行步骤S92：在第三绝缘层7和第四绝缘层9上共同开设第二子过孔102。
可选地，第一子过孔101可以与第二子过孔102可以连通形成第一过孔10，如图8Q所示，进而可以使用同一光罩形成第一子过孔101和第二子过孔102，减少光罩的使用，降级生成成本。
可选地第一子过孔101与第二子过孔102也可以不连通，本发明不作限制。
在第三绝缘层7和第四绝缘层9的材质都为光刻胶，且都为正性光刻胶或负性光刻胶时，可以通过第七道光罩部分曝光第三绝缘层7、第四绝缘层9，通过显影液形成图感化的第三绝缘层7、第四绝缘层9，形成第二子过孔102。
在第四绝缘层9的材质为光刻胶时，第三绝缘层7为非光刻胶时，可以通过第七道光罩部分曝光第四绝缘层9，通过显影液形成图案化的第四绝缘层9，以图案化的第四绝缘层9为掩膜通过刻蚀去除部分第三绝缘层7，形成第二子过孔102。
在第四绝缘层9的材质为非光刻胶时，可以通过光刻工艺图案化第四绝缘层9和第三绝缘层7，形成第二子过孔102。
在步骤S92之后，执行步骤S112：在第四绝缘层9背离基板1的一侧形成像素电极5的第二部分52，像素电极5的第二部分52通过第二子过孔102连接像素电极5的第一部分51，如图8R所示。
需要说明的是，当第三绝缘层7的材质为光刻胶时，第二过孔20和第三绝缘层7上用于暴露像素电极5第一部分51的第三子过孔可以在一道工序中形成，在形成第四绝缘层9之后，第三绝缘层9覆盖像素电极5第一部分51，此时，阵列基板的制备方法还包括在第三绝缘层7上形成用于暴露像素电极5第一部分51的第四子过孔，以使在第四绝缘层9上形成的像素电极5第二部分52通过第三子过孔和第四子过孔连接至像素电极5第一部分51。
本发明一实施例中，步骤S11之后，基于图8E所示的阵列基板，该阵列基板的制备方法还包括：
步骤S121：在所述像素电极5背离基板1的一侧形成第四绝缘层9；
步骤S122：在第四绝缘层9的背离基板1的一侧形成触控电极6；
步骤S123：形成覆盖触控电极6和第四绝缘层9的第三绝缘层7；
步骤S124：在第三绝缘层7上开设第二过孔20，以暴露所述触控电极6；
步骤S125，在第三绝缘层7背离基板1的一侧形成触控感应电极8，触控感应电极8通过第二过孔20电极至触控电极6。
在步骤S1、S3、S5、S7、S9、S11、S121、S122、S123、S124、S125之后，形成如图3所示的阵列基板。
可以理解，形成第四绝缘层9、触控电极6、第三绝缘层7、第二过孔20、触控感应电极8的具体实施方式可以参照步骤S81-S85中描述的制备方法，本发明不在赘述。
本发明一实施例中，在步骤S3之前，该薄膜制备方法还可以包括：步骤S21以及步骤S22。其中，
步骤S21：在所述基板1上形成遮光层11。
其中，遮光层11用于避免有源层25中沟道受光照而激发载流子，引发的TFT器件的电学性能降低。
可选地，遮光层11包括间隔设置的第一遮光部分111和第二遮光部分112，请参阅图5所示的阵列基板。
步骤S22：形成覆盖所述遮光层11的缓冲层12。
其中，缓冲层12用于隔离玻璃基板与有源层25，防止玻璃基板中离子扩散至有源层25，而降低TFT器件的电学性能。
步骤S3的第一种实施方式可以包括：
步骤S301：在所述缓冲层12背离所述基板1一侧形成有源层25。
具体地，可以通过化学气相沉积法在缓存层背离所述基板1一侧形成半导体层。
步骤S302：形成覆盖所述半导体层和缓冲层12的栅绝缘层24。
具体地，可以通过化学气相沉积法形成覆盖所述半导体层和缓冲层12的栅绝缘层24。
步骤S303：在所述栅绝缘层24背离所述基板1的一侧形成栅极23，栅极23包括间隔设置的第一栅极231和第二栅极232，所述第一栅极231和所述第一遮光部分111相对设置，所述第二栅极232与所述第二遮光部分112相对设置。
其中，步骤S33的一种实施方式可以是在所述栅绝缘层24背离所述基板1的一侧形成第二金属层，图案化该第二金属层，形成间隔设置的第一栅极231和第二栅极232。
步骤S304：以所述第一栅极231和所述第二栅极232为掩膜，在所述半导体层注入离子，以在半导体层背离所述基板1的一侧形成间隔设置的第一掺杂区域251(也称源区)、第二掺杂区域252、第三掺杂区域253(也称漏区)。
可以理解，离子注入形成第一掺杂区域251、第二掺杂区域252、第三掺杂区域253还可以在步骤S301之后执行，此时需要通过光刻工艺制备掩膜。
可以理解，以栅极23为掩膜制备的用于源区251和漏区253的位置更加精准，提高薄膜晶体管2电学性能。
步骤S305：形成覆盖所述第一栅极231、所述第二栅极232以及所述栅绝缘层24的第五绝缘层26；
步骤S306：在所述栅绝缘层22和所述第五绝缘层26上相对于所述源区和所述漏区分别开设第三过孔30和第四过孔40；第三过孔30用于暴露所述源区251，第四过孔40用于暴露漏区253。
具体地，通过光刻蚀工艺在所述栅绝缘层24和所述第五绝缘层26上相对于所述源区251和漏区253分别开设第三过孔30和第四过孔40。
步骤S307：形成源极21和漏极22。
步骤S37的一种实施方式可以包括：在第二绝缘层24上形成第三金属层，所述第三金属层通过所述第三过孔30连接到所述源区251以及通过所述第四过孔40连接到所述漏区253；图案化所述第三金属层，形成间隔设置的源极21和漏极22，其中，所述源极21通过所述第三过孔30连接到所述源区251，所述漏极22通过所述第四过孔40连接到所述漏区253。
可以理解，通过步骤S1、S21、S22、S301-S307之后，形成如图5所示的阵列基板。
本发明一实施例中，步骤S3，即形成薄膜晶体管2的第二种实施方式可以包括：
步骤S311：在所述基板1上形成栅极23；形成覆盖所述基板1和所述栅极23的所述栅绝缘层24；
步骤S312：在所述栅绝缘层24背离所述基板1的一侧形成所述半导体层；
步骤S313：在所述半导体层背离所述基板1的一侧的两端注入离子，形成有源层25，该有源层25包括源区254和漏区255；
步骤S314：形成覆盖所述有源层25第六绝缘层27；在所述第六绝缘层27上对应到的源区254和所述漏区255分别开设第五过孔50和第六过孔60；所述第五过孔50用于暴露所述源区254，所述第六过孔60用于暴露所述漏区255。
步骤S315：形成源极21和漏极22。
步骤S315的一种实施方式可以包括：在第六绝缘层27上形成第三金属层，所述第三金属层通过所述第五过孔50连接到所述源区254以及通过所述第六过孔60连接到所述漏区255；图案化所述第三金属层，形成间隔设置的源极21和漏极22，其中，所述源极21通过所述第五过孔50连接到所述源区254，所述漏极22通过所述第六过孔60连接到所述漏区255。
可以理解，通过步骤S1、S311-S315之后，形成如图6所示的阵列基板。
需要说明的是，薄膜晶体管2还可以包括其他制备方法和结构，本发明不作限制。
本发明实施例中，第一导电层、第二导电层、触控感应电极8或像素电极5等可以是透明导电材料，可以是氧化铟锡(Indium tin oxide，ITO)、氧化铟锌(IndiumZincOxide，IZO)或石墨烯等单层膜，也可以是是ITO、IZO和石墨烯等中至少两种组成的复合膜，当然，在实际生产过程中，第一导电层、第二导电层、触控感应电极8或像素电极5等还可以为其它类型的透明导电薄膜，本发明不作限定。
本发明实施例中，第一金属层、第二金属层、第三金属层以及其形成的栅极23、源极21、漏极22、触控电极6、像素电极5等可以是铝(Al)、铜(Cu)、银(Ag)、金(Au)、钯(Pd)、铂(Pt)等中的一种或多种的合金，或者上述金属与其他元素的合金，本发明不作限定。
本发明实施例中，第一绝缘层3、第二绝缘层4、第三绝缘层7、第四绝缘层9、第五绝缘层26、第六绝缘层27等可以是无机材料形成的绝缘层，也可以是有机材料形成的绝缘层，例如，可以由有机树脂材料或光刻胶制备形成，所述有机树脂可以是苯并环丁烯(benzocyclo butene，BCB)，也可以是其他有机材料本发明不作限制。
有源层25还可以是金属氧化物半导体，例如，铟镓锌氧化物(InGaZnO)等，本发明不作限制。
本发明实施例中，缓冲层12可以是二氧化硅、氮化硅等无机绝缘材料。本发明不作限制。
应该理解，在本发明中，所述图案化即是指构图工艺，可包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影，等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
刻蚀步骤或刻蚀工艺包括干法刻蚀和湿法刻蚀等，本发明实施例根据材料层的材质选择现有技术中所采用的刻蚀工艺，本发明不在赘述。
本发明实施例中，物理气相沉积(Physical Vapor Deposition，PVD)包括但不限于真空蒸镀、溅射镀膜、等离子体镀膜等。化学气相沉积法(Chemical Vapor Deposition，CVD)包括但不限于金属有机化合物化学气相沉积(Metal Organic Chemical VapourDeposition，MOCVD)、等离子体增强化学气相沉积(Plasma enhanced Chemical VaporDeposition，PCVD)、激光化学气相沉积(Laser Chemical Vapor Deposition，LCVD)等。本发明实施例根据所要制备材料层选择现有技术中所采用的制备方法，本发明不在赘述。
上述实施例中的陈列基板可以用于显示面板。上述实施例中的显示面板可以用于终端设备。其中，通过本发明实施例阵列基板的制造方法形成的显示面板可以为：液晶显示面板、OLED面板等；终端设备可以是：液晶电视、液晶显示器、OLED电视、电子纸、数码相机、手机等包括显示面板的设备，本发明不作限定。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，该流程可以由计算机程序来指令相关的硬件完成，该程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法实施例的流程。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (15)

1.一种阵列基板，其特征在于，所述阵列基板包括：
基板；
设置于所述基板上的薄膜晶体管；
覆盖所述薄膜晶体管的第一绝缘层；
设于所述第一绝缘层上的第二绝缘层；
设于所述第二绝缘层上的像素电极，所述像素电极通过贯穿所述第一绝缘层和所述第二绝缘层的第一过孔连接所述第一电极；
其中，所述第一电极为所述晶体薄膜管的源极或漏极。
2.如权利要求1所述的阵列基板，其特征在于，所述第一绝缘层为有机材料形成的平坦化层。
3.如权利要求1或2所述的阵列基板，其特征在于，所述第二绝缘层为有机材料形成的平坦化层。
4.如权利要求1-3任意一项权利要求所述的阵列基板，其特征在于，所述阵列基板还包括：触控电极、触控感应电极、第三绝缘层以及第四绝缘层；其中，
所述第三绝缘层设于所述触控电极和触控感应电极之间；
所述第四绝缘层设于所述触控感应电极与所述像素电极之间；
所述触控感应电极通过贯穿所述第三绝缘层的第二过孔连接所述触控感应电极；
其中，所述第一过孔还贯穿所述第三绝缘层和所述第四绝缘层。
5.如权利要求4所述的阵列基板，其特征在于，所述第三绝缘层为有机材料形成的平坦化层。
6.如权利要求4所述的阵列基板，其特征在于，所述像素电极包括第一部分和第二部分；所述第一过孔包括贯穿所述第一绝缘层和所述第二绝缘层的第一子过孔和贯穿所述第三绝缘层和所述第四绝缘层的第二子过孔，所述像素电极的第一部分通过所述第一子过孔连接所述第一电极，所述像素电极的第二部分通过所述第二子过孔连接所述像素电极的第一部分。
7.如权利要求1-6任意一项权利要求所述的阵列基板，其特征在于，所述第一绝缘层的厚度为1-5微米；所述第二绝缘层的厚度为1-5微米。
8.一种阵列基板的制备方法，其特征在于，所述制备方法包括：
提供一基板；
在所述基板的一表面形成薄膜晶体管；
形成覆盖所述薄膜晶体管的第一绝缘层；
在所述第一绝缘层上形成第二绝缘层；
开设贯穿所述第一绝缘层和所述第二绝缘层的第一过孔；
在所述第二绝缘层上形成像素电极，所述像素电极通过所述第一过孔连接所述第一电极；
其中，所述第一电极为所述晶体薄膜管的源极或漏极。
9.如权利要求8所述的阵列基板的制备方法，其特征在于，所述第一绝缘层为有机材料形成的平坦化层。
10.如权利要求8或9所述的阵列基板的制备方法，其特征在于，所述第二绝缘层为有机材料形成的平坦化层。
11.如权利要求8-10任意一项权利要求所述的阵列基板的制备方法，其特征在于，所述在所述第二绝缘层上形成像素电极之前，所述方法还包括：
在所述第二绝缘层上形成触控电极；
形成覆盖所述触控电极和所述第二绝缘层的第三绝缘层；
在所述第三绝缘层上开设贯穿所述第三绝缘层的第二过孔，以显露所述触控电极；
在所述第三绝缘层上形成触控感应电极，所述触控感应电极通过所述第二过孔连接所述触控电极；
形成覆盖所述触控感应电极和所述第三绝缘层的第四绝缘层。
12.如权利要求11所述的阵列基板的制备方法，其特征在于，所述开设贯穿所述第一绝缘层和所述第二绝缘层的第一过孔具体包括：
在所述第一绝缘层、所述第二绝缘层、所述第三绝缘层和所述第四绝缘层上共同开设第一过孔，以显露所述第一电极。
13.如权利要求11所述的阵列基板的制备方法，其特征在于，
所述在所述第二绝缘层上形成触控电极之前，所述开设贯穿所述第一绝缘层和所述第二绝缘层的第一过孔，具体包括：在所述第一绝缘层和所述第二绝缘层上开设第一子过孔；
所述在所述第二绝缘层上形成触控电极的同时，所述在所述第二绝缘层上形成像素电极，所述像素电极通过所述第一过孔连接所述第一电极，具体包括：在所述第二绝缘层上形成所述像素电极的第一部分，所述像素电极的第一部分通过所述第一子过孔连接所述第一电极；
所述形成覆盖所述触控感应电极和所述第三绝缘层的第四绝缘层之后，所述开设贯穿所述第一绝缘层和所述第二绝缘层的第一过孔，具体还包括：在所述第三绝缘层和所述第四绝缘层上共同开设第二子过孔；
所述形成覆盖所述触控感应电极和所述第三绝缘层的第四绝缘层之后，所述在所述第二绝缘层上形成像素电极，所述像素电极通过所述第一过孔连接所述第一电极，具体包括：在所述第三绝缘层和所述第四绝缘层上共同开设第二子过孔，以显露所述像素电极的第一部分；
所述在所述第二绝缘层上形成像素电极，所述像素电极通过所述第一过孔连接所述第一电极，具体还包括：在所述第四绝缘层背离所述基板的一侧形成所述像素电极的第二部分，所述像素电极的第二部分通过所述第二子过孔连接所述像素电极的第一部分。
14.一种显示面板，包括如权利要求1-7任一所述的阵列基板。
15.一种终端设备，其特征在于，所述终端设备包括显示面板，所述显示面板包括如权利要求1-7任一所述的阵列基板。
CN201810081996.1A 2018-01-26 2018-01-26 一种阵列基板及其制备方法、显示面板、终端设备 Pending CN110085601A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810081996.1A CN110085601A (zh) 2018-01-26 2018-01-26 一种阵列基板及其制备方法、显示面板、终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810081996.1A CN110085601A (zh) 2018-01-26 2018-01-26 一种阵列基板及其制备方法、显示面板、终端设备

Publications (1)

Publication Number Publication Date
CN110085601A true CN110085601A (zh) 2019-08-02

Family

ID=67412698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810081996.1A Pending CN110085601A (zh) 2018-01-26 2018-01-26 一种阵列基板及其制备方法、显示面板、终端设备

Country Status (1)

Country Link
CN (1) CN110085601A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463222A (zh) * 2020-04-13 2020-07-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示装置
CN111508369A (zh) * 2020-05-19 2020-08-07 云谷（固安）科技有限公司 显示面板和显示装置
WO2021027059A1 (zh) * 2019-08-09 2021-02-18 武汉华星光电技术有限公司 一种阵列基板及其制备方法、触控显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104777654A (zh) * 2015-05-08 2015-07-15 上海天马微电子有限公司 一种阵列基板及显示面板
CN105717690A (zh) * 2016-04-27 2016-06-29 武汉华星光电技术有限公司 内嵌触摸屏及其制备方法、液晶显示器
CN106158882A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法
CN107193145A (zh) * 2017-04-26 2017-09-22 武汉华星光电技术有限公司 Ltps阵列基板及其制作方法
CN107193144A (zh) * 2017-04-26 2017-09-22 武汉华星光电技术有限公司 Ltps阵列基板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104777654A (zh) * 2015-05-08 2015-07-15 上海天马微电子有限公司 一种阵列基板及显示面板
CN105717690A (zh) * 2016-04-27 2016-06-29 武汉华星光电技术有限公司 内嵌触摸屏及其制备方法、液晶显示器
CN106158882A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法
CN107193145A (zh) * 2017-04-26 2017-09-22 武汉华星光电技术有限公司 Ltps阵列基板及其制作方法
CN107193144A (zh) * 2017-04-26 2017-09-22 武汉华星光电技术有限公司 Ltps阵列基板及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张三慧: "《大学物理学（第三册）电磁学（第二版）》", 31 December 1999 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021027059A1 (zh) * 2019-08-09 2021-02-18 武汉华星光电技术有限公司 一种阵列基板及其制备方法、触控显示面板
CN111463222A (zh) * 2020-04-13 2020-07-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示装置
CN111508369A (zh) * 2020-05-19 2020-08-07 云谷（固安）科技有限公司 显示面板和显示装置
US11881132B2 (en) 2020-05-19 2024-01-23 Yungu (Gu'an) Technology Co., Ltd. Display panel and display device

Similar Documents

Publication Publication Date Title
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN104298040B (zh) 一种coa基板及其制作方法和显示装置
CN104576542B (zh) 阵列基板及其制作方法、显示装置
CN103413812B (zh) 阵列基板及其制备方法、显示装置
CN108767016A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
US10008516B2 (en) LTPS TFT array substrate, its manufacturing method, and display device
US20140120657A1 (en) Back Channel Etching Oxide Thin Film Transistor Process Architecture
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
CN108336100A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN104965362A (zh) 一种阵列基板及其制备方法、显示装置
CN107093583A (zh) 一种阵列基板及其制备方法、显示装置
CN105514173B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN108428730A (zh) Oled显示基板及其制作方法、显示装置
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN110085601A (zh) 一种阵列基板及其制备方法、显示面板、终端设备
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
CN102629592A (zh) 阵列基板及其制作方法、显示装置
CN102236204B (zh) 具有薄膜晶体管的透反射液晶显示装置及其制造方法
CN107275343B (zh) 底栅型tft基板的制作方法
CN108389968A (zh) 薄膜晶体管、其制备方法及显示器件
CN105097950A (zh) 薄膜晶体管及制作方法、阵列基板、显示装置
CN107908054A (zh) 显示装置、半透半反的阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190802

RJ01 Rejection of invention patent application after publication