CN110071092A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110071092A
CN110071092A CN201910035207.5A CN201910035207A CN110071092A CN 110071092 A CN110071092 A CN 110071092A CN 201910035207 A CN201910035207 A CN 201910035207A CN 110071092 A CN110071092 A CN 110071092A
Authority
CN
China
Prior art keywords
wiring
layer
signal
signal routing
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910035207.5A
Other languages
English (en)
Other versions
CN110071092B (zh
Inventor
及川隆一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN110071092A publication Critical patent/CN110071092A/zh
Application granted granted Critical
Publication of CN110071092B publication Critical patent/CN110071092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Abstract

本申请涉及半导体器件。在抑制了中介层中形成的布线之间的寄生电容的增加的同时，减少了中介层中形成的布线之间的串扰。半导体器件具有中介层，该中介层包括第一布线层、形成在第一布线层之上的第二布线层以及形成在第二布线层之上的第三布线层。在平面图中，形成在第一布线层中的第一信号布线和形成在第二布线层中的参考布线彼此远离。类似地，在平面图中，形成在第二布线层中的参考布线和形成在第三布线层中的第三信号布线彼此远离。

Description

半导体器件
相关申请的交叉引用
本申请要求2018年1月22日提交的日本专利申请No.2018-008133的优先权，其内容通过引用被并入本申请。
技术领域
本发明涉及半导体器件。例如，本发明涉及有效地应用于具有中介层(interposer)的半导体器件的技术。
背景技术
专利文献1(国际公布No.WO/2016/103359)描述了一种用于基于硅中介层来减小信号损耗和布线负载电容(寄生电容)的技术。
非专利文献1(W.Beyene等人，“Signal and Power Integrity Analysis ofHigh-Speed Links with Silicon Interposer”，Proceeding of the 67th ElectronicComponents and Technology Conference，293，(2017))描述了在信号布线之间形成接地层的配置。
发明内容
例如，利用中介层的半导体器件具有存储器芯片和控制芯片，存储器芯片上形成有存储器电路，控制芯片上形成有控制存储器电路的控制电路。并且，存储器芯片和控制芯片通过形成在中介层中的布线而彼此电连接。在这样的半导体器件中，期望在抑制在中介层中形成的布线中的寄生电容的增加的同时，减少在中介层中形成的布线之间的串扰。
根据本说明书的描述和附图，其他目的和新颖特征将显而易见。
根据一个实施例的半导体器件具有中介层，所述中介层包括第一信号布线层、形成在第一信号布线层之上的第二参考布线层以及形成在第二参考布线层之上的第三信号布线层。并且，形成在第一信号布线层中的信号布线和形成在第二参考布线层中的参考布线被布置为在平面图中彼此远离。类似地，形成在第二参考布线层中的参考布线和形成在第三信号布线层中的信号布线被布置成在平面图中彼此远离。
根据一个实施例，可以在抑制在中介层中形成的布线之间的寄生电容的增加的同时，减少在中介层中形成的布线之间的串扰。
附图说明
图1是根据第一实施例的半导体器件的顶视图。
图2是图1中所示的半导体器件的底视图。
图3是通过切割图1的线A-A获得的横截面图。
图4是示出当图1至图3中所示的半导体器件被安装在安装衬底上时获得的电路配置示例的说明图。
图5是示出根据第一相关技术的中介层的示意配置的横截面图。
图6A至图6D是各自示出在同时操作时的信号传输波形的计算结果的图。
图7是示出通过开发第一相关技术而得到的中介层的配置的示意图。
图8A至图8D是各自示出在通过开发第一相关技术获得的中介层中在同时操作时的信号传输波形的计算结果的图。
图9是示出根据第二相关技术的中介层的配置的示意图。
图10A至图10D是各自示出在根据第二相关技术的中介层中在同时操作时的信号传输波形的计算结果的图。
图11A和图11B分别是示出根据第一实施例的中介层的示意性配置的平面图和通过切割图11A的线A-A获得的横截面图。
图12A至图12D是各自示出在根据第一实施例的中介层中在同时操作时的信号传输波形的计算结果的图。
图13是示出根据第一实施例的中介层的最优设计示例的图。
图14A和图14B是各自示出了根据第一实施例的第一修改示例的中介层的示意配置。
图15是示出根据第二修改示例的中介层的示意平面布局的平面图。
图16是示出根据第三修改示例的中介层的示意平面布局的平面图。
图17是示出根据第二实施例的中介层的示意平面布局的平面图。
图18是示出中介层的示意平面布局的一个示例的平面图。
图19是示出中介层的示意平面布局的一个示例的平面图。
图20是示出中介层的示意平面布局的一个示例的平面图。
图21是示出连接布线的图案占用与基于寄生电容的抖动之间的关系的曲线图。
图22A和图22B分别是示出根据第三实施例的中介层的示意性平面布局的平面图和通过切割图22A的线A-A获得的横截面图。
图23是示出根据第三实施例的修改示例的中介层的示意配置的横截面图。
具体实施方式
在下面描述的实施例中，为方便起见，当需要时，将在多个部分或实施例中描述本发明。然而，除非另有说明，否则这些部分或实施例彼此不相关，并且这些部分或实施例中的一个作为另一个的全部或部分的修改示例、细节或补充说明而与另一个的全部或部分有关。
此外，在下面描述的实施例中，当提及元件的数量(包括件数、值、量、范围等)时，除非另有说明或者除了原则上数量明显限于特定数目的情况，否则元件的数量不限于特定数目。大于或小于特定数目的数目也适用。
此外，在下面描述的实施例中，不必说，除非另有说明或者原则上组件显然是必不可少的情况，否则组件(包括要素步骤)并不总是必不可少的。
类似地，在下面描述的实施例中，当提及组件的形状、位置关系等时，除非另有说明或者可以想到的显然原则上被排除在外的情况，否则包括基本上近似和类似的形状等。对于上述数值和范围也是如此。
而且，在用于描述实施例的所有附图中，相同的组件原则上由相同的附图标记表示，并且省略其重复描述。注意，即使在平面图中也可以使用阴影，以便使附图容易看明白。
(第一实施例)
在本第一实施例中，作为其中多个半导体组件通过中介层彼此电连接的半导体器件的示例，将引用并说明以下方面：其中多个半导体芯片被安装在硅中介层上，该硅中介层具有形成在硅衬底上的多个布线层。具体地，作为示例引用并在本第一实施例中说明的半导体器件具有存储器芯片和逻辑芯片，在存储器芯片上形成有存储器电路，在逻辑芯片上形成有控制存储器芯片的控制电路和计算处理电路。存储器芯片和逻辑芯片通过硅中介层彼此电连接，从而将系统形成在一个封装体中。在一个封装体中形成系统的这种半导体器件称为SiP(系统级封装)。并且，其中在一个封装体上安装有多个半导体芯片的半导体器件被称为MCM(多芯片模块)。
<半导体器件的概要>
首先，参考图1至图4，将说明根据本实施例的半导体器件的结构的概要。
图1是根据本第一实施例的半导体器件的顶视图。如图1所示，根据本第一实施例的半导体器件SA具有布线衬底WB、安装在布线衬底WB上的中介层(中继板)SI、堆叠并安装在中介层SI上的多个半导体芯片CHP1以及安装在中介层SI上使得远离多个半导体芯片CHP1的半导体芯片CHP2。在这种情况下，多个半导体芯片CHP1和半导体芯片CHP2被并排布置在中介层SI上。
如图1所示，布线衬底WB在平面图中具有四边形外形。类似地，中介层SI也在平面图中具有四边形外形。此外，多个半导体芯片CHP1中的每一个和半导体芯片CHP2也在平面图中具有四边形外形。
在图1所示的示例中，多个半导体芯片CHP1中的每一个是具有存储器电路的存储器芯片MC。另一方面，半导体芯片CHP2是具有控制存储器电路的控制电路的逻辑芯片CC。在这种情况下，在图1所示的示例中，存储器芯片MC和逻辑芯片CC中的每一个被直接连接到中介层SI。换句话说，衬底和其他芯片组件未插入在存储器芯片MC和中介层SI之间以及逻辑芯片CC和中介层SI之间。
接下来，图2是图1所示的半导体器件的底视图。如图2所示，作为外部端子的多个焊料球SB以矩阵形式布置在作为半导体器件SA的安装表面的布线衬底WB的底表面上。多个焊料球SB中的每一个焊料球SB连接到形成在布线衬底WB中的连接盘(未示出)。
其中多个焊料球SB以矩阵形式布置在安装表面侧的半导体器件，诸如半导体器件SA，被称为面阵列型半导体器件。在面阵列型半导体器件SA中，布线衬底WB的安装表面(底表面)侧可以有效地用作用于外部端子(焊料球SB)的布置空间。因此，面阵列型半导体器件SA是有用的，因为即使外部端子的数量增加，也可以抑制半导体器件SA的安装面积的增加。也就是说，即使由于半导体器件的高功能性和高集成度而增加外部端子的数量，由于增加的外部端子可以安装在节省空间上，面阵型半导体器件SA也是优异的。
随后，图3是通过切割图3的线A-A获得的横截面图。在图3中，布线衬底WB具有在其上通过中介层SI安装了多个存储器芯片MC和逻辑芯片CC的顶表面、在顶表面的相对侧上的底表面以及布置在顶表面和底表面之间的侧表面。如图3所示，中介层SI具有在其上安装了多个存储器芯片MC和逻辑芯片CC的顶表面、在顶表面的相对侧上的底表面以及布置在顶表面和底表面之间的侧表面。此外，如图3所示，多个存储器芯片MC中的每一个具有前表面、在前表面的相对侧上的后表面以及布置在前表面和后表面之间的侧表面。类似地，逻辑芯片CC也具有前表面、在前表面的相对侧上的后表面以及布置在前表面和后表面之间的侧表面。
中介层SI布置在布线衬底WB的顶表面上，并且多个存储器芯片MC堆叠并安装在中介层SI的顶表面上。而且，在中介层SI的顶表面上，还安装了逻辑芯片CC，该逻辑芯片CC被布置为远离堆叠的多个存储器芯片MC。在这种情况下，如图3所示，在中介层SI中形成多个布线WL，并且多个存储器芯片MC和逻辑芯片CC通过形成在中介层SI中的多个布线WL彼此电连接。
接下来，图4是示出当图1至图3中所示的半导体器件被安装在安装衬底上时获得的电路配置示例的说明图。在图4中，安装在安装衬底MB上的半导体器件SA包括通过在逻辑芯片CC和存储器芯片MC之间的信号传输来操作的系统。存储器芯片MC包括存储与逻辑芯片CC通信的数据的主存储电路(存储电路)。同时，逻辑芯片CC包括控制电路，该控制电路控制形成在存储器芯片MC中的主存储电路的操作。此外，逻辑电路CC包括对输入数据信号执行计算处理的计算处理电路。作为示例，图4示出了作为核心电路(主电路)CORE1的诸如计算处理电路和控制电路的主要电路。然而，作为包括在核心电路CORE1中的电路，可以包括除了上述电路之外的电路。例如，在逻辑芯片CC中，可以形成具有比存储器芯片MC的主存储电路的存储容量小的存储容量的辅助存储电路(存储电路)，例如临时存储数据的缓存存储器。
在逻辑芯片CC中，形成外部接口电路(输入/输出电路)IF1，信号从外部装置10输入至外部接口电路/从外部接口电路输出至外部装置1O。信号线SIG连接到外部接口电路IF1，通过该信号线SIG在逻辑芯片CC和外部装置1O之间传输信号。进一步地，核心电路CORE1也连接到外部接口电路IF1。以这种方式，核心电路CORE1可以通过外部接口电路IF1向外部装置1O发送信号/从外部装置1O接收信号。
此外，在逻辑芯片CC中，形成内部接口电路(输入/输出电路)IF2，信号从内部装置(诸如存储器芯片MC)输入到该内部接口电路/从该内部接口电路输出到内部装置(诸如存储器芯片MC)。发送/接收数据信号的数据线(信号线)DQ和发送/接收诸如地址信号和命令信号的控制数据信号的控制信号线(信号线)CMD连接到内部接口电路IF2。数据线DQ和控制信号线CMD中的每一个连接到存储器芯片MC的内部接口电路IF2。
逻辑芯片CC包括供给用于驱动核心电路CORE1和输入/输出电路的电位的电源电路DRV1。在图4所示的示例中，供给电源电位的电源线VD1和供给参考电位的参考电位线VS1连接到电源电路DRV1。
注意，图4示出了其中成对的电源线VD1和参考电位线VS1连接到逻辑芯片CC的示例。然而，供给到逻辑芯片CC的电位不限于上述两种类型。例如，电源电路DRV1可以包括用于外部接口的电源电路以及用于核心的电源电路，该用于外部接口的电源电路供给用于驱动形成在逻辑芯片CC中的外部接口电路IF1的电压，该用于核心的电源电路供给用于驱动形成在逻辑芯片CC中的核心电路CORE1的电压。此外，电源电路DRV1可以包括用于内部接口的电源电路，该用于内部接口的电源电路供给用于驱动形成在逻辑芯片CC中的内部接口电路IF2的电压。在这种情况下，供给彼此不同的多个电源电位的多个电源线VD1被连接到逻辑芯片CC。
供给到图4中所示的参考电位线VS1的电位例如是接地电位。然而，驱动电压由彼此不同的第一电位和第二电位之间的差限定，因此，供给到参考电位线VS1的电位可以是除了接地电位之外的电位。
诸如逻辑芯片CC的组件被称为SoC(片上系统)，其中在一个半导体芯片上共同形成特定器件和系统的操作所需的电路。在这种情况下，当图4所示的主存储电路形成在逻辑芯片CC上时，系统可以仅由逻辑芯片CC配置。然而，主存储电路的所需容量取决于所操作的器件和系统。因此，通过在与逻辑芯片CC不同的存储器芯片MC上形成主存储电路，可以提高逻辑芯片CC的通用性。并且，通过根据主存储电路的所需存储容量来连接多个存储器芯片MC，可以提高系统中包括的存储电路的容量设计的灵活性。
在图4所示的示例中，存储器芯片MC包括主存储电路。图4示出了作为存储器芯片MC的核心电路(主电路)CORE2的主存储电路。然而，包括在核心电路CORE2中的电路可以包括除主存储电路之外的电路。
在存储器芯片MC上，形成内部接口电路(内部输入/输出电路)IF2，信号从内部装置(例如逻辑芯片CC)输入到内部接口电路IF2输入/从内部接口电路IF2输出到内部装置(例如逻辑芯片CC)。
存储器芯片MC包括供给用于驱动核心电路CORE2的电位的电源电路(驱动电路)DRV2。在图4所示的示例中，供给电源电位的电源线VD2和供给参考电位的参考电位线VS1被连接到电源电路DRV2。在图4所示的示例中，供给到电源线VD1的电源电位和供给到电源线VD2的电源电位中的每一个从布置在半导体器件SA的外部上的电源20供给。
注意，图4示出了其中成对的电源线VD2和参考电位线VS1连接到存储器芯片MC的示例。在图4所示的示例中，逻辑芯片CC和存储器芯片MC通过供给用于驱动内部接口电路IF2的电源电位的电源线VD3和参考电位线VS2中的每一个彼此电连接。然而，向存储器芯片MC供给电位的方法具有除上述方法之外的各种修改示例。例如，可以独立地供给用于驱动逻辑芯片CC的内部接口电路IF2的电源电位和用于驱动存储器芯片MC的内部接口电路IF2的电源电位。在这种情况下，图4中所示的存储器芯片MC和电源20通过电源线VD3彼此电连接。
在图4所示的示例中，逻辑芯片CC和存储器芯片MC彼此电连接所通过的多个传输路径不仅包括数据线DQ和控制信号线CMD，还包括参考电位线VS2。参考电位线VS2例如是用于通过数据线DQ传输的数据信号的参考信号的传输路径。例如，供给作为参考电位的接地电位至用于参考的参考电位线VS2。当接地电位被供给到参考电位线VS2和参考电位线VS1中的每一个时，通过参考电位线VS2和参考电位线VS1之间的连接，电位变得稳定。因此，如图4中的虚线所示，期望在中介层SI处连接参考电位线VS2和参考电位线VS1。然而，如果可以减小传输路径中的电位的变化，则可以将除接地电位之外的电位供给到用于参考的参考电位线VS2。例如，用于输入/输出的电源电路的电源电位可以用作用于参考的参考电位。
在图4所示的示例中，向存储器芯片MC供给电源电位的电源线VD2和向存储器芯片MC供给参考电位的参考电位线VS1中的每一个连接到存储器芯片MC，而没有通过逻辑芯片CC。然而，作为图4的修改示例，电源线VD2和参考电位线VS1可以通过逻辑芯片CC连接到存储器芯片MC。
<改进的研究>
例如，如图3所示，通过使用形成在中介层SI中的布线WL，存储器芯片MC和逻辑芯片CC彼此电连接。如上所述，为了改善具有其中存储器芯片MC和逻辑芯片CC通过形成在中介层SI中的布线WL而彼此电连接的配置的半导体器件的性能，必须在抑制在中介层SI中形成的布线WL之间的寄生电容的增加的同时，减少在中介层SI中形成的布线WL之间的串扰。因此，首先将说明与中介层有关的技术，然后，将说明相关技术不足以：在抑制在中介层中形成的布线之间的寄生电容的增加的同时，减少在中介层中形成的布线之间的串扰。也就是说，将从减少中介层中形成的布线之间的串扰且同时抑制中介层中形成的布线之间的寄生电容的增加的观点，说明相关技术具有改进空间。然后，将说明已经开发了相关技术的改进空间的第一实施例的技术构思。注意，本说明书中描述的“相关技术”是具有本发明人新发现的问题的技术，其不是公知的传统技术，而是作为新技术构思的前提技术描述的技术(不是公知技术)。
<<第一相关技术的说明>>
图5是示出根据第一相关技术的中介层SI的示意配置的横截面图。在图5中，在第一相关技术的中介层SI中，例如，布线层L1形成在由硅制成的衬底SUB上。并且，在该布线层L1上形成布线层L2。此外，在该布线层L2上形成布线层L3。
如图5所示，在布线层L1中形成多个信号布线SGL1。并且，在布线层L2中形成多个信号布线SGL2。类似地，在布线层L3中形成多个信号布线SGL3。在布线层L3上，例如，形成被供给参考电位(DC电位)的参考布线GL4。
在如上所述配置的第一相关技术的中介层SI中，可以减少由半导体材料(硅)制成的衬底SUB引起的信号损耗。例如，当操作半导体器件时，信号通过信号布线SGL1至SGL3传输。当信号通过信号布线SGL1至SGL3传输时，由该信号感应的感应电流流过由硅制成的衬底SUB。此时，由硅制成的衬底SUB的电阻率相对较高。因此，当感应电流流过衬底SUB时，由于焦耳热引起的信号损耗较大。然而，在图5所示的第一相关技术中，在布线层L3上形成被供给参考电位(DC电位)的参考布线GL4。在这种情况下，由流过信号布线SGL1至SGL3的信号感应的感应电流不仅流过由硅制成的衬底SUB而且流过参考布线GL4。参考布线GL4由例如电阻率低于半导体材料的电阻率的金属材料(例如铝)制成。并且，感应电流优先流过具有低电阻率的结构体。因此，由流过信号布线SGL1至SGL3的信号感应的感应电流优先流过参考布线GL4。由于这个事实，在第一相关技术中，流过具有高电阻率的衬底SUB的感应电流相对减小，并且因此，可以减少由硅制成的衬底SUB中的信号损耗。
在布线层L3上形成供给参考电位(DC电位)的参考布线GL4意味着参考布线GL4形成为更靠近安装在中介层SI上的存储器芯片和逻辑芯片。这意味着电连接到存储器芯片和逻辑芯片的参考布线GL4的布线长度较短。被供给参考电位(DC电位)的参考布线GL4用作主返回电流路径(感应电流路径)。因此，图5中所示的第一相关技术具有降低反馈电流路径的寄生阻抗的优点。
此外，在图5所示的第一相关技术中，信号布线SGL3和参考布线GL4之间的距离大于信号布线SGL1和信号布线SGL2之间的距离以及信号布线SGL2和信号布线SGL3之间的距离。因此，在第一相关技术中，可以抑制信号布线SGL1至SGL3中的每一个与参考布线GL4之间的寄生电容。在第一相关技术中，信号布线SGL1至SGL3交替布置，并且因此，也可以减小信号布线SGL1至SGL3之间的信号间干扰和寄生电容。
由于以上描述，根据图5所示的第一相关技术，可以提供具有良好信号传输特性的中介层SI。
<<第一相关技术中存在的改进空间>>
然而，近年来，期望通过中介层改善存储器芯片和逻辑芯片之间的信号传输速度。在提高信号传输速度的尝试中，为了保持良好的信号传输特性，期望提高形成在存储器芯片和逻辑芯片上的I/O电路(输入/输出电路)的驱动性能。换句话说，本发明人新发现，在没有充分提高形成在存储器芯片和逻辑芯片上的I/O电路(输入/输出电路)的驱动性能的情况下，在提高信号传输速度的尝试中，信号传输特性显著恶化。也就是说，这是因为，当使用具有相对低驱动性能的I/O电路时，信号上升/下降需要时间，这导致长时间发生信号间干扰。换句话说，当使用具有相对低驱动性能的I/O电路时，串扰趋于受到大大的影响，并且作为结果，出现信号传输特性的恶化。
例如，图6A至图6D是各自示出在同时操作时的信号传输波形的计算结果的图。同时操作意味着施加到除作为“受害”信号布线的一个信号布线之外的所有其他信号布线的信号被同时接通/断开。具体地，在图5中，同时操作是同时接通/断开施加到除“受害”信号布线VT之外的包括信号布线AG1至AG3的所有其他信号布线SGL1至SGL3的信号的操作。在这种情况下，图6A是示出施加到信号布线AG2的信号的信号传输波形的图，且图6B是示出施加到信号布线AG3的信号的信号传输波形的图。同时，图6C是示出施加到信号布线VT的信号的信号传输波形的图，且图6D是示出施加到信号布线AG1的信号的信号传输波形的图。如图6A至图6D所示，发现在同时操作时，信号布线VT很大程度上受到来自其他信号布线的串扰的影响，从而使得图6C中所示的信号传输波形显著恶化。因此，从在同时操作时获得信号布线VT的良好信号传输波形的观点来看，第一相关技术具有改进空间。
<<第一相关技术的开发>>
因此，本发明人研究了上述第一相关技术的开发。图7是示出通过开发第一相关技术而得到的中介层的配置的示意图。在图7中，在通过开发第一相关技术获得的中介层SI中，在多个信号布线SGL2之间布置被供给参考电位的参考布线GL2，并且也在多个信号布线SGL3之间布置被供给参考电位的参考布线GL3。以这种方式，可以想到信号布线SGL2和信号布线SGL3用作用于抑制信号布线之间的串扰的屏蔽，并且作为结果，可以减少信号布线之间的串扰。
图8A至图8D是各自示出在通过实际开发第一相关技术获得的中介层中在同时操作时的信号传输波形的计算结果的图。特别地，图8A是示出施加到信号布线AG2的信号的信号传输波形的图，图8B是示出施加到信号布线AG3的信号的信号传输波形的图。同时，图8C是示出施加到信号布线AG1的信号的信号传输波形的图，且图8D是示出施加到信号布线VT的信号的信号传输波形的图。如图8A至图8D所示，在通过开发第一相关技术获得的中介层SI中，改善了施加到信号布线VT的信号的信号传输波形。然而，例如，当约50ps的定时偏移(抖动)是目标时，还不能说这种改善是足够的。
如上所述，即使是第一相关技术的开发技术也不足以作为在同时操作时获得信号布线VT的良好信号传输波形的对策。
<<对第二相关技术的研究>>
接下来，将说明本发明人研究的第二相关技术。图9是示出本发明人研究的第二相关技术的中介层的配置的示意图。在图9中所示的第二相关技术中，被供给参考电位的接地图案GP布置在布线层L2中，布线层L2在其中形成有信号布线SGL1的布线层L1与其中形成有信号布线SGL3的布线层L3之间。在如上所述配置的第二相关技术的中介层SI中，信号布线SGL1和信号布线SGL3可以彼此远离，并且接地图案GP用作用于减小信号布线SGL1和信号布线SGL3之间的串扰的屏蔽件。因此，可以想到通过第二相关技术可以减少信号布线SGL1和信号布线SGL3之间的串扰。
图10A至图10D是各自示出在第二相关技术的中介层SI中在同时操作时的信号传输波形的实际计算结果的图。特别地，图10A是示出施加到信号布线AG2的信号的信号传输波形的图，图1OB是示出施加到信号布线AG3的信号的信号传输波形的示图。同时，图10C是示出施加到信号布线AG1的信号的信号传输波形的图，且图1Od是示出施加到信号布线VT的信号的信号传输波形的示图。如图10A至图1OD所示，在第二相关技术的中介层SI中，发现施加到信号布线VT的信号的信号传输波形显著改善。但是，如图10A至图10C所示，发现施加到由具有小串扰影响的信号布线AG1至AG3所代表的信号布线的信号的信号传输波形恶化。这是因为，尽管通过添加到布线层L2的用于减少串扰的接地图案GP来减少串扰，但寄生电容(布线负载电容)增加从而增加所谓的RC时间常数，该时间常数是电阻和电容的乘积。特别地，中介层SI的衬底SUB由作为半导体材料的硅制成，并且因此，中介层SI的电阻率高。在这种情况下，即使由于寄生电容的略微增加，RC时间常数也会不合需要地增加。从这一事实来看，中介层SI对抑制寄生电容的增加有很大的需求。此外，当在图9中关注信号布线AG2和信号布线AG3时，信号布线AG2和信号布线AG3被布置成跨越形成在布线层L2中的接地图案GP而彼此对称，如图10A和图1OB所示，出现“歪斜”，其导致在信号传输波形的上升和下降之间的交叉点(中心点)的位置偏移。也就是说，在第二相关技术中，跨越接地图案GP的上部信号传输特性和下部信号传输特性彼此不对称，这导致出现“歪斜”(参见虚线)。在这种情况下，由于跨越接地图案GP的上部信号传输特性和下部信号传输特性之间的差异，难以将同一信道的信号传输到跨越接地图案GP的上部信号布线和下部信号布线。
根据以上描述，发现上述第二相关技术可以减少串扰，但是不期望地引起诸如寄生电容(布线负载电容)的增加和出现“歪斜”的副作用。因此，发现需要新的开发以在抑制寄生电容的增加和“歪斜”发生的同时减少信号布线之间的串扰。因此，在本第一实施例中，进行了这样的开发，用于在抑制寄生电容的增加和“歪斜”发生的同时减小信号布线之间的串扰。下面将参考附图说明已经进行了该开发的本第一实施例的技术构思。
<根据第一实施例的中介层的配置>
图11A和图11B是各自示出根据第一实施例的中介层的示意性配置的图。图11A和图11B分别是示出根据第一实施例的中介层的示意配置的平面图和通过切割图11A的线A-A获得的横截面图。
首先，如图11A所示，信号布线SGL1和信号布线SGL3在平面图中沿“y”方向延伸同时彼此交叠。并且，沿“y”方向延伸的信号布线SGL3(SGL1)在“x”方向上以预定距离并排布置。此外，在平面图中，在y方向上延伸的参考布线GL2被布置成被信号布线SGL3(SGL1)夹置，并且在y方向上延伸的参考布线GL4被布置成与该参考布线GL2交叠。此时，参考布线GL2(GL4)和信号布线SGL3(SGL1)被布置为在平面图中彼此不交叠。
接下来，在图11B中，中介层SI具有例如由硅制成的衬底SUB，并且布线层L1形成在布线层L2上。并且，布线层L2形成在布线层L1上，布线层L3形成在布线层L2上。在布线层L1中，形成多个信号布线SGL1。随后，在布线层L2中，形成多个参考布线GL2。多个参考布线GL2中的每一个布置成在平面图中不与信号布线SGL1交叠。换句话说，信号布线SGL1被布置为使得被包括在相邻的参考布线GL2之间的空间中。接下来，在布线层L3中，形成多个信号布线SGL3。多个信号布线SGL3中的每一个被布置成在平面图中不与参考布线GL2交叠但是在平面图中与信号布线SGL1交叠。在布线层L3上，形成多个参考布线GL4。多个参考布线GL4中的每一个被布置成在平面图中不与信号布线SGL1和信号布线SGL3交叠但是在平面图中与参考布线GL2交叠。
如上所述，本第一实施例的中介层SI具有：衬底(基底构件)SUB，其包含作为主体的由硅表示的半导体材料；以及形成在衬底SUB上的多个布线层。在这种情况下，该多个布线层包括布线层L1、形成在布线层L1之上的布线层L2以及形成在布线层L2之上的布线层L3。多个信号布线SGL1形成在布线层L1中，并且多个参考布线GL2形成在布线层L2中。此外，多个信号布线SGL3形成在布线层L3中。
在这种情况下，如图11A所示，多个信号布线SGL1和多个参考布线GL2被布置成在平面图中彼此远离，并且多个参考布线GL2和多个信号布线SGL3被布置成在平面图中彼此远离。
在进一步的详细说明中，如图11A所示，多个参考布线GL2被布置成在平面图中夹在它们之间的空间。多个参考布线GL2中的每一个在y方向上延伸。在这种情况下，所述空间在与y方向正交的x方向上的宽度小于传输通过信号布线SGL1的电磁波的波长并且小于传输通过信号布线SGL3的电磁波的波长。
随后，如图11B所示，当关注多个信号布线SGL1中的一个信号布线SGL1与多个信号布线SGL2中的一个参考布线GL2之间的位置关系时，所述一个参考布线GL2最靠近所述一个信号布线SGL1，所述一个信号布线SGL1和所述一个参考布线GL2之间的最短距离是它们的边缘之间的距离。
接下来，本第一实施例的中介层SI还具有形成在布线层L3之上的布线层，并且在该布线层中形成多个参考布线GL4。图3中所示的存储器芯片MC和逻辑芯片CC进一步通过多个参考布线GL4彼此电连接。在这种情况下，如图11A所示，多个信号布线SGL1和多个参考布线GL4被布置成在平面图中彼此远离，并且多个信号布线SGL3和多个参考布线GL4被布置成在平面图中彼此远离。此外，多个参考布线GL2和多个参考布线GL4被布置为在平面图中具有交叠部分。当关注例如多个信号布线SGL3中的一个信号布线SGL3与多个参考布线GL4中的一个参考布线GL4之间的位置关系时，所述一个参考布线GL4最靠近所述一个信号布线SGL3，所述一个信号布线SGL3和所述一个参考布线GL4之间的最短距离是它们的边缘之间的距离。
随后，如图11B所示，布线层L1包括第一层间绝缘层，布线层L2包括第二层间绝缘层，布线层L3包括第三层间绝缘层。在这种情况下，第三层间绝缘层的厚度大于第一层间绝缘层的厚度并且大于第二层间绝缘层的厚度。
此外，在第一实施例的中介层SI中，多个信号布线SGL1中的每一个由铜布线形成，并且多个参考布线GL2中的每一个也由铜布线形成。虽然多个信号布线SGL3中的每一个也由铜布线形成，但是多个参考布线GL4中的每一个由铝布线形成。
<第一实施例的特征>
例如，如图11A和图11B所示，本第一实施例的第一特征示出了多个参考布线GL2中的每一个在平面图中不与多个信号布线SGL1(SGL3)中的每一个交叠。换句话说，例如，如图11A和图11B所示，第一实施例的第一特征示出多个参考布线GL2中的每一个在平面图中远离信号布线SGL1(SGL3)中的每一个。以这种方式，可以减小在参考布线GL2和信号布线SGL1(SGL3)之间产生的寄生电容。这是因为参考布线GL2和信号布线SGL1(SGL3)之间产生的寄生电容随着参考布线GL2和信号布线SGL1(SGL3)之间的平面交叠程度变大而变大。也就是说，这是因为根据第一实施例的第一特征在平面图中参考布线GL2远离信号布线SGL1(SGL3)，并且这意味着在参考布线GL2和信号布线SGL1(SGL3)之间没有平面交叠。此外，在参考布线GL2和信号布线SGL1(SGL3)之间产生的寄生电容与参考布线GL2和信号布线SGL1(SGL3)之间的最短距离成反比。关于这一点，当在参考布线GL2和信号布线SGL1(SGL3)之间存在平面交叠时，参考布线GL2和信号布线SGL1(SGL3)之间的最短距离是参考布线GL2和信号布线SGL1(SGL3)之间的层间隔。另一方面，当应用本第一实施例的第一特征时，在参考布线GL2和信号布线SGL1(SGL3)之间不存在平面交叠。结果，参考布线GL2和信号布线SGL1(SGL3)之间的最短距离是参考布线GL2和信号布线SGL1(SGL3)的边缘间距离，其大于参考布线GL2和信号线SGL1(SGL3)之间的层间隔。这意味着，考虑到在参考布线GL2和信号布线SGL1(SGL3)之间产生的寄生电容与参考布线GL2和信号布线SGL1(SGL3)之间的最短距离成反比，通过应用本第一实施例的第一特征，减小了参考布线GL2和信号布线SGL1(SGL3)之间产生的寄生电容。也就是说，根据本第一实施例的第一特征，在参考布线GL2和信号布线SGL1(SGL3)之间产生的寄生电容可以通过状态(1)和状态(2)之间的协同效应而减小，在状态(1)参考布线GL2和信号布线SGL1(SGL3)之间没有平面交叠，在状态(2)在参考布线GL2和信号布线SGL1(SGL3)之间具有较大的最短距离。因此，根据本第一实施例的第一特征，可以抑制出现诸如第二相关技术(参见图9)中的寄生电容增加的副作用。
在这种情况下，例如，如图11B所示，第一实施例的第一特征的应用使得参考布线GL2没有布置在信号布线SGL1和信号布线SGL3之间。显然，由于在信号布线SGL1和信号布线SGL3之间没有形成用作屏蔽件的参考布线GL2，所以不能抑制信号布线SGL1和信号布线SGL3之间的串扰。也就是说，本第一实施例的第一特征对于减小参考布线GL2和信号布线SGL1(SGL3)之间的寄生电容是有效的，但对于减小信号布线SGL1和信号布线SGL3之间的串扰是无效的。因此，在本第一实施例的第一特征中，在抑制寄生电容的增加的同时不能减小信号布线之间的串扰。
关于这一点，除了应用第一实施例的第一特征之外，通过进一步应用第一实施例的以下第二特征，可以在减小参考布线GL2和信号布线SGL1(SGL3)之间的寄生电容的同时减小信号布线SGL1和信号布线SGL3之间的串扰。下面将说明本第一实施例的第二特征。
例如，如图11B所示，本第一实施例的第二特征示出了多个参考布线GL2被布置成在它们之间夹置有空间并且使得：该空间的宽度小于传输通过信号布线SGL1的电磁波的波长，并且小于传输通过信号布线SGL3的电磁波的波长。以这种方式，即使多个参考布线GL2被布置成在它们之间夹置有空间，也可以通过该空间减小在信号布线SGL1和信号布线SGL3之间产生的串扰。这是因为在信号布线SGL1和信号布线SGL3之间产生的串扰是由于例如以下因素造成的：由于传输通过信号布线SGL1的电磁波而在周边出现的泄漏电磁波(电磁场)以及这种泄漏电磁波对传输通过信号布线SGL3的电磁波的影响。即，根据本第一实施例的第二特征，相邻参考布线GL2之间的空间的宽度(x方向上的宽度)小于传输通过信号布线SGL1的电磁波的波长。因此，即使在相邻的参考布线GL2之间存在空间，泄漏电磁波也不能通过该空间。因此，根据本第一实施例的第二特征，可以减少在信号布线SGL1和信号布线SGL3之间产生的串扰。
为了便于理解，例如，在微波炉中，在容器内产生微波以便通过微波加热水分，并将网状薄片粘贴在容器的门上以避免从微波炉泄漏微波。在该网状薄片中形成的网格的尺寸小于微波的波长。因此，容器内产生的微波不会从微波炉中泄漏出来。另一方面，可见光的波长比微波的波长短，因此，在该网状薄片中形成的网格的尺寸被设置为大于可见光的波长，所以可见光可以通过该网状薄片。以这种方式，在微波炉中，当具有尺寸小于微波波长并且大于可见光波长的网格的网状薄片被粘贴在微波炉的门上时，从外部可以看到容器内部，同时抑制了微波的泄漏。由于与微波炉中的网状薄片的原理相同的原理，根据本第一实施例的第二特征，即使相邻的参考布线GL2之间存在空间，泄漏的电磁波也不能通过这个空间。因此，根据本第一实施例的第二特征，可以减少在信号布线SGL1和信号布线SGL3之间产生的串扰。
除了如上所述的应用本第一实施例的第一特征之外，通过应用本第一实施例的第二特征，可以在减小参考布线GL2和信号布线SGL1(SGL3)之间的寄生电容的同时，减小信号布线SGL1和信号布线SGL3之间的串扰。
接下来，例如，如图11a和图11B所示，本第一实施例的第三特征示出了彼此远离的多个参考布线GL4形成在布线层L3之上。以这种方式，信号传输特性在信号布线SGL1和SGL3之间可以几乎相同，所述信号布线SGL1和SGL3跨越参考布线GL2而彼此对称。
具体地，例如，将考虑在布线层L3之上没有多个参考布线GL4的情况。在这种情况下，当关注跨越参考布线GL2而彼此对称的信号布线SGL1和SGL3时，具有介于导体和绝缘体之间的导电性的衬底SUB布置在信号布线SGL1的下层中。另一方面，具有介于导体和绝缘体之间的导电性的构件没有布置在信号布线SGL3之上。因此，当多个参考布线GL4没有布置在信号布线SGL3之上时，信号布线SGL1的信号传输特性和信号布线SGL3的信号传输特性彼此略微不同。因此，当信号布线SGL1的信号传输特性和信号布线SGL3的信号传输特性相互比较时，出现“歪斜”，即信号传输波形的上升和下降的交叉点(中心点)的位置偏移。
另一方面，在将本第一实施例的这种第三特征应用为在布线层L3之上形成彼此远离的多个参考布线GL4时，多个参考布线GL4被布置在包括在布线层L3中的第三层间绝缘层上。这意味着绝缘体(第三层间绝缘层)和导体(参考布线GL4)交替地布置在布线层L3之上。看起来该结果似乎平均等同于以下状态：其中具有介于导体和绝缘体之间的导电性的构件被布置在布线层L3之上。因此，根据本第一实施例的第三特征，虽然具有介于导体和绝缘体之间的导电性的衬底SUB布置在信号布线SGL1的下层中，但是看起来好像是具有介于导体和绝缘体之间的导电性的构件布置在信号布线SGL3之上。因此，信号布线SGL1的信号传输特性和信号布线SGL3的信号传输特性几乎彼此相同。也就是说，根据本第一实施例的第三特征，当信号布线SGL1的信号传输波形和信号布线SGL3的信号传输波形相互比较时，信号传输波形的上升和下降的交叉点(中心点)几乎彼此匹配，从而可以抑制“歪斜”的发生。
<第一实施例的效果的验证>
图12A至图12D是各自示出在本第一实施例的中介层中在同时操作时的信号传输波形的计算结果的图。特别地，图12A是示出施加到信号布线AG2的信号的信号传输波形的图，图12B是示出施加到信号布线AG3的信号的信号传输波形的图。同时，图12C是示出施加到信号布线AG1的信号的信号传输波形的图，图12D是示出施加到信号布线VT的信号的信号传输波形的图。如图12A至图12D所示，发现在本第一实施例的中介层SI中施加到信号布线VT的信号的信号传输波形得到显著改善。这种改善是证实通过本第一实施例的第二特征抑制串扰的结果。还发现，改善了施加到信号布线AG1至AG3的信号的信号传输波形。这种改善是证实通过本第一实施例的第一特征抑制寄生电容增加的结果。
此外，当关注跨越在图11中的布线层L2中形成的参考布线GL2而彼此对称的信号布线AG2和AG3时，如图12A和图12B所示，发现信号传输波形的上升和下降的交叉点(中心点)的位置几乎彼此匹配，从而抑制了“歪斜”的发生。这种抑制是证实通过本第一实施例的第三特征改善了信号布线AG2和AG3之间的导电性的对称性的结果，所述信号布线AG2和AG3通过形成在布线层L2中的参考布线GL2而彼此相对。以这种方式，根据本第一实施例的第三特征，跨越参考布线GL2的上部信号传输特性和下部信号传输特性彼此对称，因此抑制了“歪斜”的发生。结果，根据本第一实施例的中介层SI，同一信道的信号可以传输到跨越参考布线GL2的上部信号布线和下部信号布线。
以上述方式，当本第一实施例的中介层SI具有上述第一、第二和第三特征时，可以在抑制寄生电容的增加和“歪斜”的发生的同时，减小信号布线之间的串扰。
以上描述总结如下。例如，如图11B所示，本第一实施例的中介层SI具有包括铜布线的布线层L1至L3以及由形成在布线层L3上的铝布线制成的参考布线GL4。具体而言，如图11A和图11B所示，在本第一实施例的中介层SI中，在布线层L2中形成沿y方向延伸的条形参考布线GL2。同时，在本第一实施例的中介层SI中，信号布线SGL1包括在布线层L1中，并且信号布线SGL3包括在布线层L3中。在这种情况下，例如，向参考布线GL2供给接地电位。然而，电位不限于此，并且可以将电源电位供给到参考布线GL2。即，通常，DC电位被供给到参考布线GL2。由于如上所述DC电位被供给到参考布线GL2，所以信号的参考电位以AC(RF)的形式被供给到参考布线GL2。
在这种情况下，布置在布线层L2中的参考布线GL2被布置成在平面图中远离布置在布线层L1中的信号布线SGL1并且被布置成在平面图中远离布置在布线层L3中的信号布线SGL3。此外，在本第一实施例的中介层SI中，条形参考布线GL4布置在布线层L3之上。该参考布线GL4被布置成在平面图中远离布置在布线层L3中的信号布线SGL3。对于参考布线GL4，也提供由接地电位和电源电位表示的DC电位，类似于参考布线GL2。在这种情况下，布置成条形形式的多个参考布线GL4满足参考布线GL4的占用约为50％的限制。
在如上所述配置的本第一实施例的中介层SI中，信号布线SGL1(SGL3)和参考布线GL2在其边缘处彼此接合，因此，参考布线GL2与信号布线SGL1(SGL3)之间的相对区域实际上很小。结果，在本第一实施例的中介层SI中，参考布线GL2和信号布线SGL1(SGL3)之间的寄生电容(布线负载电容)减小(作为第一特征)。
接着，在本第一实施例中的中介层SI中，参考布线GL2的狭缝宽度(在相邻的参考布线GL2之间的x方向上的空间的宽度)由于半导体制造工艺的限制为例如约3μm。这是因为半导体制造工艺不允许在宽区域中增加参考布线GL2的占用并且不允许在宽区域中增加非占用。在这种情况下，当在层间绝缘层的相对介电常数为4并且狭缝宽度是发射电磁波波长的1/20倍的情况下获得信号频率时，信号频率为2.5THz。该值超过可以被传输通过由金属布线制成的信号布线SGL1(SGL3)的电磁波的频率。因此，由于狭缝宽度是本第一实施例的中介层SI中波长的约1/20倍，从信号布线SGL1(SGL3)泄漏的实际电磁波无法通过狭缝。因此，在本第一实施例的中介层SI中，尽管在相邻的参考布线GL2之间存在狭缝，但是传输通过布置在狭缝之上的信号布线SGL3的信号(电磁波)和传输通过布置在狭缝下方的信号布线SGL1的信号(电磁波)基本上彼此电分离，因此，串扰非常小(作为第二特征)。
在本第一实施例的中介层SI中，例如，如图11B所示，注意到在相邻信号布线SGL1之间没有形成被供给参考电位的参考布线。然而，在本第一实施例的中介层SI中，信号布线SGL1和参考布线GL2之间的距离(垂直距离)以及参考布线GL2和信号布线SGL3之间的距离(垂直距离)中的每一个仅约为O.5μm。因此，通过减小垂直距离(垂直方向上的距离)，抑制了电磁波在水平方向上的传播。结果，在本第一实施例的中介层SI中，由横向上的电磁波的传播造成的同一布线层(布线层L1和布线层L3)中的串扰较小。
此外，在本第一实施例的中介层SI中，例如，如图11B所示，在布线层L1下方形成具有介于导体和绝缘体之间的导电性的衬底SUB。同时，在本第一实施例的中介层SI中，每个由金属布线制成的多个参考布线GL4通过该空间被布置在布线层L3之上。因此，绝缘体(第三层间绝缘层)和导体(参考布线GL4)交替地布置在布线层L3之上，并且这种布置平均等同于以下状态：其中具有介于导体和绝缘体之间的导电性的半导体被布置在布线层L3之上。结果，通过布置在布线层L1中的信号布线SGL1传输的信号的信号传输特性和通过布置在布线层L3中的信号布线SGL3传输的信号的信号传输特性几乎彼此相同(作为第三特征)。
以上述方式，当本第一实施例的中介层SI具有上述第一、第二和第三特征时，可以在抑制寄生电容(布线负载电容)的增加和“歪斜”的发生的同时，减小信号布线之间的串扰。
图13是示出本第一实施例的中介层SI的最优设计示例的图。在图13中，假设信号布线SGL3(SGL1)的宽度是“W”，假设相邻参考布线GL2间的空间之间的距离(狭缝宽度)是“G”，并且假设参考布线GL4的宽度是“Wa”。在这种情况下，例如，如图13所示，可以进行设计以满足关系“W∶G∶Wa＝1∶1.6∶1.5”。并且，在图13中，假设信号布线SGL3(SGL1)的厚度是“tm”，假设参考布线GL2的厚度是“tm”，并且假设参考布线GL2和信号布线SGL3之间的垂直距离为“td”，可以进行设计以满足关系“tm∶td＝2∶1”。
<第一修改示例>
图14A和图14B是各自示出了第一实施例的第一修改示例的中介层SI的示意配置。特别地，图14A是示出第一修改示例的中介层SI的示意平面布局的图，图14B是通过切割图14A的线A-A获得的横截面图。首先，如图14A所示，各个参考布线GL2在y方向上延伸，并且多个参考布线GL2在x方向上通过具有预定距离(狭缝宽度)的空间并排布置。如图14A所示，在平面图中，信号布线SGL3(SGL1)布置在相邻参考布线GL2之间的空间中。该信号布线SGL3(SGL1)被配置为在y方向上延伸。
在图14B中，例如，布线层L1形成在由硅表示的半导体材料制成的衬底SUB上。布线层L2形成在布线层L1上，布线层L3形成在布线层L2上。多个信号布线SGL1布置在布线层L1中，并且多个参考布线GL2布置在布线层L2中。多个信号布线SGL3布置在布线层L3中。
在第一修改示例中，例如，如图14B所示，参考布线GL4没有形成在布线层L3之上。在上述第一实施例中，形成在布线层L3之上的条形参考布线GL4具有以下功能：将通过布置在布线层L1中的信号布线SGL1传输的信号的信号传输特性均衡为通过布置在布线层L3中的信号布线SGL3传输的信号的信号传输特性，来抑制“歪斜”的发生。在这种情况下，当要用于其中应当保持定时约束的每个组(信道)的信号布线被限于形成在同一布线层中的信号布线时，即使在某些程度上发生“歪斜”也没有问题。因此，例如，当在同一布线层中形成的信号布线被用于属于同一信道的信号的传输时，即使应用第一修改示例所示的在布线层L3之上没有参考布线GL4的配置也没有问题。然而，第一修改示例的中介层SI仍具有在上述第一实施例中说明的上述第一特征和第二特征。因此，与第一实施例类似，可以在抑制寄生电容(布线负载电容)的增加的同时减小信号布线之间的串扰。
由于在第一修改示例中没有在布线层L3之上形成参考布线GL4，因此可以获得以下优点。也就是说，当参考布线GL4形成在布线层L3之上时，覆盖了在平面图中与参考布线GL4交叠的参考布线GL2的部分，因此，难以观察到形成在布线层L2中的参考布线GL2。另一方面，在其中没有在布线层L3之上形成参考布线GL4的第一修改示例的配置中，可以容易地观察在布线层L2中形成参考布线GL2时的故障。因此，根据第一修改示例的中介层SI，易于分析在参考布线GL2的形成中的故障，从而可以提高中介层SI的质量。
<第二修改示例>
随后，将说明第一实施例的第二修改示例的中介层SI。图15是示出根据第二修改示例的中介层SI的示意平面布局的平面图。在图15中，第二修改示例的中介层SI在平面图中具有区域R1和区域R2。在这种情况下，如图15所示，虽然在平面图中没有在区域R1中形成包括在多个参考布线GL2中的多个参考布线GL4，但是在平面图中在区域R2中形成了包括在多个参考布线GL2中的多个参考布线GL4。如上所述，在平面图中可以仅在区域的一部分(区域R2)中形成多个参考布线GL4。
<第三修改示例>
接下来，将说明第一实施例的第三修改示例的中介层SI。图16是示出根据第三修改示例的中介层的示意平面布局的平面图。在图16中，第三修改示例的中介层SI在平面图中具有区域R1和区域R2。在这种情况下，如图16所示，虽然在平面图中没有在区域R1中形成包括在多个参考布线GL2中的多个参考布线GL4，但是在平面图中在区域R2中形成了由平面图案(宽图案)制成的参考布线GL4。如这里所述，由平面图案制成的参考布线GL4可以在平面图中仅在区域的一部分(区域R2)中形成。这是因为成为顶层的布线层L3的上层对于图案占用没有限制，这与内部布线层不同，并且因此，参考布线GL4的平面形状是可能的。在这种情况下，当参考布线GL4由平面图案制成时，可以提高供给到参考布线GL4的参考电位的稳定性。然而，当在布线层L3的上侧的整个顶层上方形成由平面图案制成的参考布线GL4时，寄生电容(布线负载电容)不期望地增加。因此，如在第三修改示例中所解释的，由平面图案制成的参考布线GL4仅形成在区域的一部分(区域R2)中。也就是说，用作参考布线GL4的多个平面图案形成在布线层L3上侧的顶层中，并且多个平面图案布置成在平面图中彼此远离。
以这种方式，通过在区域的一部分中形成的由平面图案制成的参考布线GL4，在寄生电容稍微增加的同时，进一步减小信号布线之间的串扰。也就是说，虽然从试图进一步减少信号布线之间的串扰的观点来看，希望在布线层L3的上侧的整个顶层上方形成由平面图案制成的参考布线GL4，但是通过在布线层L3的上侧的整个顶层上方形成由平面图案制成的参考布线GL4，寄生电容不期望地显著增加。因此，在第三修改示例中，从尝试在抑制寄生电容(布线负载电容)的增加的同时减少信号布线之间的串扰的观点来看，由平面图案制成的参考布线GL4仅在区域的一部分(区域R2)中形成。作为在抑制寄生电容(布线负载电容)的增加的同时减少信号布线之间的串扰的配置，第三修改示例的中介层SI的配置也是适用的。
<第二实施例>
图17是示出第二实施例的中介层SI的示意平面布局的平面图。如图17所示，在第二实施例的中介层SI中，多个参考布线GL4通过多个连接布线CL4连接。以这种方式，在第二实施例的中介层SI中，通过使用多个连接布线CL4相互连接以条形形式布置的多个参考布线GL4，供给到参考布线GL4的参考电位被相互均衡以稳定信号传输特性。特别地，第二实施例的中介层SI的配置有效地应用于在中介层SI中形成的布线具有较大长度的配置、在与中介层SI连接的半导体组件内的输入/输出区域(I/O区域)具有较大宽度的配置等。
在第二实施例的中介层SI中，例如，如图17所示，连接布线CL4和信号布线SGL1(SGL3)在平面图中彼此交叉。因此，尽管寄生电容(布线负载电容)略微增加，但是与上述第一实施例类似，可以在抑制寄生电容(布线负载电容)显著增加的同时减小信号布线之间的串扰。
例如，如图18所示，注意到不仅通过使用多个连接布线CL4连接多个参考布线GL4是适用的，而且通过使用多个连接布线CL2连接多个参考布线GL2也是适用的。并且，如图19所示，虽然没有形成参考布线GL4，但是通过使用多个连接布线CL2连接多个参考布线GL2是可以适用的。此外，如图20所示，参考布线GL4没有形成在区域R1中，而是仅形成在区域R2中，并且形成在区域R2中的多个参考布线GL4可以通过使用连接布线CL4连接。
<连接布线的布局限制>
当通过使用多个连接布线彼此连接多个条形参考布线时，连接布线和信号布线在平面图中彼此交叉，因此，寄生电容(布线负载电容)增加。因此，为了减小寄生电容，期望在平面图中减小连接布线和信号布线之间的交叠程度。在这种情况下，例如，在图11中，布线层L3中包括的第三层间绝缘层的厚度大于布线层L2中包括的第二层间绝缘层的厚度。因此，当关注例如布置在图18中的布线层L3中的信号布线SGL3时，由信号布线SGL3和将多个参考布线GL2彼此连接的连接布线CL2之间的平面交叠引起的寄生电容大于由信号布线SGL3和将多个参考布线GL4彼此连接的连接布线CL4之间的平面交叠引起的寄生电容。这是因为：如上所述在图11中，由于布线层L3中包括的第三层间绝缘层的厚度大于布线层L2中包括的第二层间绝缘层的厚度，所以连接布线CL2和信号布线SGL3之间的距离小于连接布线CL4和信号布线SGL3之间的距离。也就是说，在彼此相对的连接布线和信号布线之间的距离越小，寄生电容越大。因此，由信号布线SGL3和连接布线CL2之间的平面交叠引起的寄生电容大于由信号布线SGL3和连接布线CL4之间的平面交叠引起的寄生电容。具体地，例如，“由信号布线SGL3和连接布线CL2之间的平面交叠引起的寄生电容”：“由信号布线SGL3和连接布线CL4之间的平面交叠引起的寄生电容”是5：1。因此，虽然连接布线CL4仅轻微地影响寄生电容(布线负载电容)，但是连接布线CL2很大程度地影响寄生电容(布线负载电容)。因此，特别是为了减小寄生电容，期望限制多个连接布线CL2的图案占用，所述多个连接布线CL2将布置在布线层L2中的多个参考布线GL2相互连接。
图21是示出连接布线CL2的图案占用与基于寄生电容的抖动之间的关系的曲线图。如图21所示，基于寄生电容的抖动相对于连接布线CL2的图案占用几乎线性地变化。具体地，当连接布线CL2的图案占用为O％时，基于寄生电容的抖动具有最小值。另一方面，当连接布线CL2的图案占用为1OO％时，基于寄生电容的抖动具有最大值。并且，大的寄生电容意味着单调的信号波形上升/下降，并且单调的信号波形上升/下降意味着大的抖动(定时偏移)。因此，为了获得小的抖动，需要减小寄生电容。例如，如果不能获得约50％的寄生电容减小效果，则不能有形地改善信号波形。例如，在图21的示例中，当连接布线CL2的图案占用为1OO％时，抖动为62ps。另一方面，当图案占用为50％时，抖动会提高到55ps。因此，期望连接布线CL2的图案占用大于O％且等于或小于50％。
在另一表达中，多个参考布线GL2在平面图中通过所述空间而布置，并且多个参考布线GL2通过多个连接布线CL2彼此连接。多个连接布线CL2布置在上述空间中。在这种情况下，多个连接布线CL2的占用面积相对于空间的整个面积的比率大于O％且等于或小于50％。以这种方式，可以获得约50％或更高的寄生电容减小效果，从而可以获得由抖动抑制来表示的有形信号波形改善。
(第三实施例)
图22A和图22B分别是示出第三实施例的中介层SI的示意配置的图。特别地，图22A是示出本第三实施例的中介层SI的示意平面布局的平面图，图22B是通过切割图22的线A-A获得的横截面图。首先，如图22A所示，在平面图中，信号布线SGL1、信号布线SGL3和信号布线SGL5在y方向上延伸，同时彼此交叠。在y方向上延伸的信号布线SGL5(SGL3，SGL1)在x方向上并排布置，以在它们之间具有预定距离。此外，在y方向上延伸的参考布线GL2被布置为夹置在信号布线SGL5(SGL3，SGL1)之间，并且在y方向上延伸的参考布线GL4被布置为在平面图中与该参考布线GL2交叠。另外，在y方向上延伸的参考布线GL6被布置为在平面图中与该参考布线GL4交叠。在这种情况下，参考布线GL2(GL4，GL6)和信号布线SGL5(SGL3，SGL1)被布置为在平面图中彼此不交叠。
接下来，在图22B中，内插器SI具有例如由硅制成的衬底SUB，并且布线层L1形成在该衬底SUB上。布线层L2形成在布线层L1上，并且布线层L3形成在布线层L2上。另外，布线层L4形成在布线层L3上，并且布线层L5形成在布线层L4上。多个信号布线SGL1形成在布线层L1中。随后，在布线层L2中形成多个参考布线GL2。多个参考布线GL2中的每一个被布置成在平面图中不与信号布线SGL1交叠。接下来，在布线层L3中形成多个信号布线SGL3。多个信号布线SGL3中的每一个被布置成在平面图中不与参考布线GL2交叠，而是在平面图中与信号布线SGL1交叠。并且，多个参考布线GL4形成在布线层L4中。多个参考布线GL4中的每一个被布置成在平面图中与参考布线GL2交叠，但是在平面图中不与信号布线SGL1(SGL3)交叠。随后，在布线层L5中形成多个信号布线SGL5。多个信号布线SGL5中的每一个被布置成在平面图中不与参考布线GL2(GL4)交叠，而是在平面图中与信号布线SGL1(SGL3)交叠。多个参考布线GL6形成在布线层L5上。多个参考布线GL6中的每一个被布置成在平面图中不与信号布线SGL1(SGL3，SGL5)交叠，而是在平面图中与参考布线GL2(GL4)交叠。
本第三实施例也可以配置成使得参考布线GL6不形成在布线层L5之上。在这种情况下，通过信号布线SGL3传输的信号的信号传输特性和通过信号布线SGL5传输的信号的信号传输特性彼此对称。另一方面，由于由半导体材料制成的衬底SUB的影响，通过信号布线SGL1传输的信号的信号传输特性不同于通过信号布线SGL3传输的信号的信号传输特性和通过信号布线SGL5传输的信号的信号传输特性。因此，当参考布线GL6被配置为不形成在布线层L5之上时，属于同一信道的信号可以通过布置在布线层L3中的信号布线SGL3和布置在布线层L5中的信号布线SGL5传输。另一方面，布置在布线层L1中的信号布线SGL1与其他信号布线SGL3(SGL5)不对称，并且因此，需要仅通过信号布线SGL1传输属于同一信道的所有信号。
<修改示例>
在传输诸如数据信号和时钟信号的高速信号以及相对慢速的控制信号的中介层SI中，不需要对所有的信号布线应用具有上述第一实施例的第一特征和第二特征的配置。
具体而言，图23是示出根据第三实施例的修改示例的中介层SI的示意配置的横截面图。在图23中，中介层SI具有例如由硅制成的衬底SUB，并且布线层L1形成在该衬底SUB上。布线层L2形成在布线层L1上，并且布线层L3形成在布线层L2上。另外，布线层L4形成在布线层L3上。多个信号布线SGL1形成在布线层L1中。随后，在布线层L2中形成多个信号布线SGL2。多个信号布线SGL2中的每一个被布置成在平面图中不与信号布线SGL1交叠。接着，在布线层L3中形成多个参考布线GL3。多个参考布线GL3中的每一个被布置成在平面图中不与信号布线SGL2交叠，而是在平面图中与信号布线SGL1交叠。并且，多个信号布线SGL4形成在布线层L4中。多个信号布线SGL4中的每一个被布置成在平面图中与信号布线SGL2交叠，但是在平面图中不与参考布线GL3交叠。多个信号布线SGL5形成在布线层L4上。多个信号布线SGL5中的每一个被布置成在平面图中不与信号布线SGL2(SGL4)交叠，而是在平面图中与参考布线GL3和信号布线SGL1交叠。
在如上所述配置的修改示例的中介层SI中，具有上述第一实施例的第一特征和第二特征的配置被应用于布线层L2、布线层L3和布线层L4。因此，为了传输容易受串扰影响的诸如数据信号和时钟信号的高速信号，可以使用布置在布线层L2中的信号布线SGL2和布置在布线层L4中的信号布线SGL4。同时，在修改示例的中介层SI中，具有上述第一实施例的第一特征和第二特征的配置不应用于布线层L1。因此，难以使用布置在布线层L1中的信号布线SGL1来传输容易受串扰影响的高速信号。因此，难以受串扰影响的诸如控制信号的慢速信号可以通过布置在布线层L1中的信号布线SGL1传输。在修改示例中，通过布置在布线层L2中的信号布线SGL2传输的信号的信号传输特性和通过布置在布线层L4中的信号布线SGL4传输的信号的信号传输特性几乎彼此对称，并且因此，不需要在布线层L4之上形成参考布线。因此，例如，可以在布线层L4之上形成信号布线SGL5，通过信号布线SGL5可以传输难以受串扰影响的诸如控制信号的慢速信号。以这种方式，根据修改示例的中介层SI，可以在较少的布线层中布置许多信号布线。结果，根据修改示例的中介层SI，可以在提高中介层SI性能的同时减薄中介层SI。
在上文中，已经基于实施例具体地描述了由本发明人做出的发明。然而，不用说，本发明不限于前述实施例，并且可以在本发明的范围内进行各种修改和变更。

Claims (15)

1.一种半导体器件，包括：
布线衬底；
中介层，安装在所述布线衬底上；
第一半导体组件，安装在所述中介层上；和
第二半导体组件，安装在所述中介层上以远离所述第一半导体组件，
其中，所述中介层包括：
基部，包含半导体材料作为主体；和
多个布线层，形成在所述基部上，
所述多个布线层包括：
第一布线层；
第二布线层，形成在所述第一布线层之上；和
第三布线层，形成在所述第二布线层之上，
在所述第一布线层中形成用作信号布线的多个第一布线，
在所述第二布线层中形成用作参考布线的多个第二布线，
在所述第三布线层中形成用作信号布线的多个第三布线，
所述第一半导体组件和所述第二半导体组件通过所述多个第一布线、所述多个第二布线和所述多个第三布线彼此电连接，
在平面图中，所述多个第一布线和所述多个第二布线彼此远离，并且，
在平面图中，所述多个第二布线和所述多个第三布线彼此远离。
2.根据权利要求1所述的半导体器件，
其中，在平面图中，所述多个第二布线通过其间的空间布置，
所述多个第二布线中的每一个第二布线沿第一方向延伸，并且
所述空间在与所述第一方向正交的第二方向上的宽度小于传输通过所述第一布线的电磁波的波长，并且小于传输通过所述第三布线的电磁波的波长。
3.根据权利要求1所述的半导体器件，
其中，当关注所述多个第一布线中的一个第一布线与所述多个第二布线中的一个第二布线之间的位置关系时，所述一个第二布线最靠近所述一个第一布线，所述一个第一布线和所述一个第二布线之间的最短距离是它们的边缘之间的距离。
4.根据权利要求1所述的半导体器件，
其中，所述多个布线层还包括形成在所述第三布线层之上的第四布线层，
在所述第四布线层中形成用作参考布线的多个第四布线，
所述第一半导体组件和所述第二半导体组件进一步通过所述多个第四布线彼此电连接，
在平面图中，所述多个第一布线和所述多个第四布线彼此远离，
在平面图中，所述多个第三布线和所述多个第四布线彼此远离，并且
在平面图中，所述多个第二布线和所述多个第四布线布置成具有交叠部分。
5.根据权利要求4所述的半导体器件，
其中，当关注所述多个第三布线中的一个第三布线与所述多个第四布线中的一个第四布线之间的位置关系时，所述一个第四布线最接近所述一个第三布线，所述一个第四布线和所述一个第三布线之间的最短距离是它们的边缘之间的距离。
6.根据权利要求4所述的半导体器件，
其中所述第一布线层包括第一层间绝缘层，
所述第二布线层包括第二层间绝缘层，
所述第三布线层包括第三层间绝缘层，以及
所述第三层间绝缘层的厚度大于所述第一层间绝缘层的厚度和所述第二层间绝缘层的厚度。
7.根据权利要求4所述的半导体器件，
其中，所述多个第一布线中的每一个第一布线由铜布线制成，
所述多个第二布线中的每一个第二布线由铜布线制成，
所述多个第三布线中的每一个第三布线由铜布线制成，以及
所述多个第四布线中的每一个第四布线由铝布线制成。
8.根据权利要求4所述的半导体器件，
其中所述第四布线层具有第一区域和第二区域，以及
在平面图中，当被包括在所述多个第二布线中的所述多个第四布线形成在所述第一区域中时，所述多个第四布线不形成在所述第二区域中。
9.根据权利要求1所述的半导体器件，
其中，所述多个布线层进一步包括形成在所述第三布线层之上的第四布线层，
在所述第四布线层中形成用作参考布线的多个平面图案，
所述第一半导体组件和所述第二半导体组件进一步通过所述多个平面图案彼此电连接，以及
在平面图中，所述多个平面图案彼此远离。
10.根据权利要求1所述的半导体器件，
其中，所述多个第二布线通过使用多个连接布线彼此连接。
11.根据权利要求10所述的半导体器件，
其中，在平面图中，所述多个第二布线通过空间彼此连接，
所述多个连接布线布置在所述空间中，以及
所述多个连接布线的占用面积相对于所述空间的整个面积的比率大于0％、且等于或小于50％。
12.根据权利要求4所述的半导体器件，
其中，所述多个第四布线通过使用多个连接布线彼此连接。
13.根据权利要求1所述的半导体器件，
其中，所述多个布线层进一步包括形成在所述第一布线层之下的下部布线层，
在所述下部布线层中形成多个下层布线，
所述第一半导体组件和所述第二半导体组件进一步通过所述多个下层布线彼此电连接，
在平面图中，所述多个下层布线和所述多个第一布线彼此远离，
在平面图中，所述多个下层布线和所述多个第二布线布置成具有交叠部分，以及
在平面图中，所述多个下层布线和所述多个第三布线彼此远离。
14.根据权利要求13所述的半导体器件，
其中，所述多个下层布线中的每一个下层布线是信号布线，通过所述信号布线传输具有频率的信号，所述频率低于传输通过所述多个第一布线中的每一个第一布线的信号的频率、并且低于传输通过所述多个第三布线中的每一个第三布线的信号的频率。
15.根据权利要求14所述的半导体器件，
其中，所述多个布线层进一步包括形成在所述第三布线层之上的第四布线层，
在所述第四布线层中形成多个第四布线，
所述第一半导体组件和所述第二半导体组件进一步通过所述多个第四布线彼此电连接，
在平面图中，所述多个下层布线和所述多个第四布线布置成具有交叠部分，
在平面图中，所述多个第一布线和所述多个第四布线彼此远离，
在平面图中，所述多个第三布线和所述多个第四布线彼此远离，
在平面图中，所述多个第二布线和所述多个第四布线布置成具有交叠部分，以及
所述多个第四布线中的每一个第四布线是信号布线，通过所述信号布线传输具有频率的信号，所述频率低于传输通过所述多个第一布线中的每一个第一布线的信号的频率、并且低于传输通过所述多个第三布线中的每一个第三布线的信号的频率。
CN201910035207.5A 2018-01-22 2019-01-15 半导体器件 Active CN110071092B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018008133A JP2019129181A (ja) 2018-01-22 2018-01-22 半導体装置
JP2018-008133 2018-01-22

Publications (2)

Publication Number Publication Date
CN110071092A true CN110071092A (zh) 2019-07-30
CN110071092B CN110071092B (zh) 2024-04-26

Family

ID=

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0424965A (ja) * 1990-05-16 1992-01-28 Fuji Xerox Co Ltd イメージセンサ
US20110018129A1 (en) * 2009-07-24 2011-01-27 Renesas Electronics Corporation Semiconductor Device
CN102110700A (zh) * 2009-12-25 2011-06-29 索尼公司 半导体器件、半导体器件制造方法及电子装置
US20140117552A1 (en) * 2012-10-31 2014-05-01 Zhiguo Qian X-line routing for dense multi-chip-package interconnects
US20160218083A1 (en) * 2015-01-26 2016-07-28 Renesas Electronics Corporation Semiconductor Device
US20170033038A1 (en) * 2014-04-24 2017-02-02 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
US20170213776A1 (en) * 2014-12-24 2017-07-27 Renesas Electronics Corporation Semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0424965A (ja) * 1990-05-16 1992-01-28 Fuji Xerox Co Ltd イメージセンサ
US20110018129A1 (en) * 2009-07-24 2011-01-27 Renesas Electronics Corporation Semiconductor Device
CN102110700A (zh) * 2009-12-25 2011-06-29 索尼公司 半导体器件、半导体器件制造方法及电子装置
US20140117552A1 (en) * 2012-10-31 2014-05-01 Zhiguo Qian X-line routing for dense multi-chip-package interconnects
US20170033038A1 (en) * 2014-04-24 2017-02-02 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
US20170213776A1 (en) * 2014-12-24 2017-07-27 Renesas Electronics Corporation Semiconductor device
US20160218083A1 (en) * 2015-01-26 2016-07-28 Renesas Electronics Corporation Semiconductor Device
CN105826300A (zh) * 2015-01-26 2016-08-03 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
US11171112B2 (en) 2021-11-09
US20190229088A1 (en) 2019-07-25
JP2019129181A (ja) 2019-08-01
TW201941393A (zh) 2019-10-16

Similar Documents

Publication Publication Date Title
US5338970A (en) Multi-layered integrated circuit package with improved high frequency performance
CN102630118B (zh) 层叠的布线板
US20060249829A1 (en) Stacked type semiconductor device
CN105826300B (zh) 半导体器件
CN106663660A (zh) 半导体装置
JPS61205001A (ja) 伝送線路
JPH01119087A (ja) 印刷回路パネル
JP2014011169A (ja) シリコンインターポーザ及びこれを備える半導体装置
US9843085B2 (en) Directional coupler
CN102142420B (zh) 互连结构
CN207399606U (zh) 印刷电路板和电子设备
CN103458611B (zh) 层叠型半导体封装、印刷布线板和印刷电路板
CN107241857A (zh) 一种印刷电路板和通信设备
CN110875288B (zh) 半导体器件封装
CN106133586B (zh) 光波导元件模块
CN110071092A (zh) 半导体器件
CN109936912A (zh) 具有旁路电容的电子模块卡
JP2020113979A (ja) マルチモード伝送線路及びそれを有するストレージ装置
KR20190092211A (ko) 차동 비아 회로를 구비한 회로 기판 및 전자 장치
CN110071092B (zh) 半导体器件
JP6553531B2 (ja) 半導体装置
CN102569246A (zh) 元件载体以及受光模块
CN110913570A (zh) 一种高性能信息处理及接口方法
EP0837503A2 (en) Reference plane metallization on an integrated circuit
TWI810953B (zh) 半導體封裝裝置及其半導體配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant