JP2020113979A - マルチモード伝送線路及びそれを有するストレージ装置 - Google Patents

マルチモード伝送線路及びそれを有するストレージ装置 Download PDF

Info

Publication number
JP2020113979A
JP2020113979A JP2020000508A JP2020000508A JP2020113979A JP 2020113979 A JP2020113979 A JP 2020113979A JP 2020000508 A JP2020000508 A JP 2020000508A JP 2020000508 A JP2020000508 A JP 2020000508A JP 2020113979 A JP2020113979 A JP 2020113979A
Authority
JP
Japan
Prior art keywords
conductive layer
transmission line
vias
blind
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020000508A
Other languages
English (en)
Inventor
辰▲ど▼ 卞
Jundo Byun
辰▲ど▼ 卞
善奎 李
Seon Kyoo Lee
善奎 李
賢眞 金
Hyun Jin Kim
賢眞 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2020113979A publication Critical patent/JP2020113979A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/10—Wire waveguides, i.e. with a single solid longitudinal conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2002—Dielectric waveguide filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/06—Coaxial lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguides (AREA)

Abstract

【課題】基板集積導波管SIW及びストリップラインを使用するマルチモード伝送線路において、ストリップライン間のクロストークを抑制できる伝送線路を提供する。【解決手段】マルチモード伝送線路１５０ａは、第1導電層と１５１、第1導電層１５１より上に形成される第2導電層１５２と、第1方向に延在され、上下方向で第1導電層１５１及び第2導電層１５２に接するように形成される第1導波管ウォール１５３と第2導波管ウォール１５４と、第1導電層１５１と第2導電層１５２との間で第1導波管ウォール１５３と第2導波管ウォール１５４との間に形成されるストリップライン１５８ａ〜１５８ｄと、第1導電層１５１及び第2導電層１５２のいずれか一つにのみ連結されるように形成されるブラインド導電体１５５、１５６、１５７とを備える。【選択図】図４

Description

本発明は、半導体装置に関し、より具体的には、マルチモード伝送線路及びそれを有するストレージ装置に関する。
低消費電力と高帯域幅を有する高性能の半導体装置に対する要求が、日増しに増加している。低消費電力及び高帯域幅のメモリ装置を具現するために、多様なインターフェース方式が開発されている。例えば、チップ・ツー・チップ(Chip to Chip)のデータ伝送のために、ラジオ周波数(RF)信号を使用する多重化技術が適用される。このような多重化のためには、ラジオ周波数(RF)信号の伝送に適合した(誘電体)基板集積導波管(SIW：Substrate-Integrated Waveguide、以下、SIW)が使用される。
(誘電体)基板集積導波管SIWは、ストリップライン(Strip line)とともに使用してマルチモード伝送線路(Multi-mode Transmission Line)で具現される。マルチモード伝送線路の具現を通してインターフェースの低損失及び広帯域化が可能である。しかし、基板集積導波管SIWを通して伝送可能な信号の周波数は、導波管の幅に反比例する。したがって、半導体装置が含まれるシステムの動作周波数帯域での基板集積導波管SIWを通した信号伝送のためには、基板集積導波管の幅が相対的に大きくなければならない。このような要求事項は、面積の縮小を通じた軽薄短小化への要求とは相容れないものである。加えて、ストリップライン間のカップリングや干渉も、相変わらずマルチモード伝送方式で解決される必要がある。
米国特許第９７５５２９０号公報 米国特許第９５３１０８５号公報 米国特許第９０８８０６０号公報 米国特許第ＵＳ９０５９４９２号公報 米国特許第ＵＳ７２２７４２８号公報 特開平１０-２６１８４１号公報 韓国特許第１０-１８９２８６６号公報
本発明の目的は、基板集積導波管SIW及びストリップラインを使用するマルチモード伝送線路において、ストリップライン間のクロストークを抑制し、導波管及びそれを含むストレージ装置の動作周波数を低くすることのできる伝送線路を提供することにある。
前記目的を達成するための本発明のマルチモード伝送線路は、第1導電層と、前記第1導電層より上に形成される第2導電層と、第1方向に延在され、上下方向で前記第1導電層及び前記第2導電層に接するように形成される第1導波管ウォール(waveguide wall)と、前記第1導波管ウォールに平行な方向に延在され、上下方向で前記第1導電層及び前記第2導電層と接する第2導波管ウォールと、前記第1導電層と前記第2導電層との間に、且つ前記第1導波管ウォールと前記第2導波管ウォールとの間に形成される少なくとも一つのストリップラインと、前記第1導電層及び前記第2導電層のいずれか一つにのみ連結されるか、又は前記第1導波管ウォール及び前記第2導波管ウォールのいずれか一つにのみ連結されるように形成されるブラインド導電体と、を備える。
前記目的を達成するための本発明のマルチモード伝送線路は、基板と、前記基板の内部で少なくとも2つの列に配列されて上部導電層及び下部導電層を垂直に貫通する複数の貫通ビアを含む基板集積導波管と、前記基板集積導波管の内部で前記基板集積導波管の進行方向に延在される少なくとも一つのストリップラインと、を備え、前記基板集積導波管は、前記下部導電層、前記上部導電層、及び前記2つの列の貫通ビアに形成された導波管ウォール(waveguide wall)の中の少なくとも一つと接した、前記基板集積導波管の内部に延在されるブラインド導電体、を含む。
前記目的を達成するための本発明のストレージ装置は、不揮発性メモリ装置と、前記不揮発性メモリ装置とマルチモードで通信を行うストレージコントローラと、前記ストレージコントローラと前記不揮発性メモリ装置との間で、前記マルチモードで信号を伝達するマルチモード伝送線路と、を備え、前記マルチモード伝送線路は、上部導電層及び下部導電層を垂直に貫通する少なくとも2つの列に配列される複数の貫通ビアを含む基板集積導波管、及び前記基板集積導波管の内部で前記基板集積導波管の進行方向に延在される少なくとも一つのストリップラインを含み、前記基板集積導波管は、前記下部導電層、前記上部導電層、及び前記2つの列の貫通ビアで形成される導波管ウォール(waveguide wall)の中の少なくとも一つと接した、前記基板集積導波管の内部に延在されるブラインド導電体、を含む。
以上のような本発明の実施形態によると、基板集積導波管SIW及びストリップラインを使用するマルチモード伝送線路のTEモードの動作周波数を低くすることができ、TEMモードで発生するクロストーク(Cross Talk)を効果的に遮断することができる。したがって、ストレージ装置や多様な半導体装置を含むシステムから要求されるワイド入出力(Wide I/O)インターフェースを面積の増加なしに効果的に具現することができる。
図１は、本発明の実施形態によるストレージ装置を示すブロック図である。 図２は、図１に図示されたストレージコントローラと不揮発性メモリ装置とを連結するマルチモード伝送線路を例として示す３次元図である。 図３は、本発明の実施形態によるマルチモード伝送線路を使用するストレージ装置の他の例を示す断面図である。 図４は、本発明の一実施形態によるフォールディング(folding)された基板集積導波管を含むマルチモード伝送線路の断面を示す図面である。 図５は、図4のマルチモード伝送線路の3次元形状を示すための図面である。 図6は、図5のマルチモード伝送線路を上側から眺めた平面図である。 図7は、本発明のフォールディング(folding)された基板集積導波管(FSIW)の有効幅の増加効果を図式的に示す図面である。 図8は、本発明のマルチモード伝送線路の周波数特性を示す図面である。 図9は、本発明の第2実施形態によるマルチモード伝送線路の形態を簡単に示す断面図である。 図10は、本発明の第3実施形態によるマルチモード伝送線路の形態を簡単に示す断面図である。 図11は、本発明の第4実施形態によるマルチモード伝送線路の形態を簡単に示す断面図である。 図12は、図11のマルチモード伝送線路の3次元形状を示す図面である。 図13は、本発明の第5実施形態によるマルチモード伝送線路の形態を簡単に示す断面図である。 図14は、本発明の第6実施形態によるマルチモード伝送線路の形態を簡単に示す断面図である。 図15は、本発明の第7実施形態によるマルチモード伝送線路の形態を簡単に示す断面図である。 図16は、本発明の第8実施形態によるマルチモード伝送線路を簡単に示す断面図である。 図17は、本発明の第9実施形態によるマルチモード伝送線路を簡単に示す断面図である。 図18は、本発明のマルチモード伝送線路における利点を説明する平面図である。 図19は、本発明のマルチモード伝送線路におけるもう一つの利点を説明する平面図である。 図20は、本発明の他の実施形態を示す図面である。 図2１は、図20のＴ-タイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）の３次元形状を示す図面である。 図22は、図20のマルチモードの伝送線路においてストリップラインの位置を示す断面である。 図23は、本発明の他の実施形態を示す図面である。
前の一般的な説明及び以下の詳細な説明の両方が例示的と理解されるべきであり、請求された発明についての付加的な説明が提供されるものと見なされるべきである。参照符号が本発明の好ましい実施形態で詳細に記載されており、それらの例が参照図面に表示されている。いかなる可能な場合にも、同じ参照番号が同一又は類似の部分を参照するために説明及び図面に使用される。
以下では、ワイド入出力(Wide I/O)インターフェースを具備する半導体装置の例として不揮発性メモリ装置又はストレージ装置を使用することにする。しかし、この技術分野における精通した者は、ここに記載された内容に基づいて、本発明の他の利点及び性能を容易に理解できるだろう。本発明は、他の実施形態を通して具現されたり、適用されたりすることができる。さらに、詳細な説明は、本発明の範囲、技術的思想及び他の目的から相当に逸脱せず、観点及びアプリケーションに応じて修正されたり、変更されたりすることができる。
図1は、本発明の実施形態によるストレージ装置を示すブロック図である。図1を参照すると、ストレージ装置100は、ホストとのインタフェースを提供するためのストレージコントローラ110、複数の不揮発性メモリ装置120、130、及びバッファメモリ140を含む。ストレージコントローラ110と複数の不揮発性メモリ装置120、130との間には、データの交換のために提供されるチャンネルCH1、CH2が提供されるはずである。加えて、ストレージコントローラ110とバッファメモリ140との間にもバッファリングデータを伝送するためのチャンネルCH3が提供される。
ストレージコントローラ110は、複数の不揮発性メモリ装置120、130を制御するように構成される。例えば、ストレージコントローラ110は、外部又はホストの要請に応じて、複数の不揮発性メモリ装置120、130にデータを書き込む。そしてストレージコントローラ110は、外部又はホストの要請に応じて、複数の不揮発性メモリ装置120、130に格納されたデータを読み出すことができる。複数の不揮発性メモリ装置120、130へのアクセスのために、ストレージコントローラ110は、コマンド、アドレス、及び制御信号を複数の不揮発性メモリ装置120、130に提供することができる。ストレージコントローラ110は、ホスト(Host)が要請したデータを読み書きするために複数の不揮発性メモリ装置120、130にアクセスすることになる。
特に、不揮発性メモリ装置120は、本発明のマルチモード伝送線路で構成される第1チャンネルCH1を通じてストレージコントローラ110とデータを交換する。不揮発性メモリ装置130は、第2チャンネルCH2を通じてストレージコントローラ110とデータを交換する。第2チャンネルCH2も、ラジオ周波数(RF)帯域の信号及びベースバンドの信号を各々独立して伝送できるマルチモード伝送線路で構成される。第1チャンネルCH1又は第2チャンネルCH2は、ストレージコントローラ110及び不揮発性メモリ装置120、130のうち、一部とRF帯域の多重化された信号を伝達する基板集積導波管SIWを含む。加えて、第1チャンネルCH1又は第2チャンネルCH2は、ストレージコントローラ110及び不揮発性メモリ装置120、130のうち、一部と信号を伝達するストリップライン(Strip line)を含む。
バッファメモリ140は、第3チャンネルCH3を通じてストレージコントローラ110とデータを交換することができる。第3チャンネルCH3も、ワイド入出力(Wide I/O)インターフェースをサポート(support)するためのマルチモード伝送線路で構成される。
ここで、第1〜第3チャンネル(CH1〜CH3)のうち、一部だけがワイド入出力インターフェースを具現するためのマルチモード伝送線路で形成されうることは、よく理解されるだろう。加えて、第1チャンネルCH1及び第2チャンネルCH2は、互いに分離された基板集積導波管SIWで具現される。あるいは、第1チャンネルCH1及び第2チャンネルCH2は、一つの基板集積導波管SIWとチャンネル単位で配列される複数のストリップラインを含むマルチモード伝送線路に具現される。マルチモード伝送線路は、ストリップラインをシールド(遮蔽)することができるブラインド導電体(Blind conductor)を含む。つまり、ストリップラインはブラインド導電体を間に置いて形成される。このようなマルチモード伝送線路の具現例は、後述する図面を介して詳細に説明することにする。
本発明のマルチモード伝送線路を使用するストレージ装置100は、狭い面積を使用しても、基板集積導波管SIWの動作周波数帯域を低くさせることができる。加えて、ストリップライン間のシールドを効果的に提供してストリップライン間に発生するクロストークや干渉の抑制が可能である。
図2は、図1に図示されたストレージコントローラと不揮発性メモリ装置を連結するマルチモード伝送線路を例として示す３次元図である。図2を参照すると、ストレージコントローラ110と不揮発性メモリ装置120は、PCB基板160に形成されるマルチモード伝送線路150を介してデータを交換することができる。
ストレージコントローラ110は、マルチモード伝送線路150を介して不揮発性メモリ装置120との通信を行う。不揮発性メモリ装置120は、例えば、シリコン貫通電極(TSV：Through Silicon Via、以下、TSV)を介して連結されて積層された複数の不揮発性メモリチップで構成される。そして、各々の不揮発性メモリチップは、マルチモード伝送線路150に含まれる基板集積導波管SIW又はストリップラインを介してストレージコントローラ110とデータを交換する。
マルチモード伝送線路150は、PCB基板160の内部に形成される。例えば、マルチモード伝送線路150は、下部導電層と上部導電層とを連結する複数のビア(Via)を使用して形成される基板集積導波管SIW、及び基板集積導波管の内部でz-方向に延在される少なくとも一つのストリップラインを含む。本発明の基板集積導波管SIWの下部導電層又は上部導電層は、金属薄膜で構成される。そして、基板集積導波管SIWを形成するための複数のビアは、z-方向に規則的な間隔を置いて配置されることができる。ここで、導波管ウォール(Waveguide wall)を形成するためのビアは、形成可能であれば、金属ウォール(metal wall)でも提供されうることは、よく理解されるだろう。
特に、本発明の実施形態による基板集積導波管SIWは導波管の有効幅(つまり、x-方向の有効幅)を増加させるためのブラインド導電体を含む。ブラインド導電体は、ビアと同じ方向に形成されるが、ビアの長さよりも短く形成されることができる。あるいは、ブラインド導電体は、基板集積導波管SIWの導波管ウォール(Waveguide wall)から導波管の内部に突出するブラインド導電層(Blind conductive layer)で形成される。例として、ブラインド導電体は、複数のブラインドビア(Blind Via)を含む。ここで、ブラインドビアは、導波管ウォール(Waveguide wall)を形成するための貫通ビアと同じ間隔で配置される。ただし、ブラインドビアは、上部導電層と下部導電層のいずれか一つの導電層にのみ連結される。前述したブラインドビアを有する基板集積導波管SIWの構造は、有効幅の増加を提供するため、以下では、フォールディング(folding)された基板集積導波管(Folded SIW：FSIW)と称する。加えて、ブラインドビアは、基板集積導波管SIWの内部に形成されたストリップラインを電磁気的に遮蔽又は分離できる。
前述したフォールディングされた基板集積導波管(FSIW)に形成される少なくとも一つのブラインドビア(Blind Via)又は少なくとも一つのブラインド導電層によって、導波管の有効幅(Effective Width)が増加することになる。導波管の有効幅が増加すると、基板集積導波管SIWを介して伝送されるRF帯域信号の動作周波数が低くなる。ブラインド導電体を介してフォールディングされた基板集積導波管SIWの動作周波数が低くなりうるため、基板集積導波管SIWの実際の幅をそれだけ減らすことができる。したがって、マルチモード伝送線路150の幅又はサイズを減らすことができ、小型化や広帯域化を容易に具現できる。また、複数のブラインド導電体を介してストリップラインの間に発生するカップリングや干渉を効果的に遮断することができ、伝送される信号についての信号対雑音比(SNR)も高めることができる。
ここで、マルチモード伝送線路150の断面構造は、長方形の形態で提供されうるが、本発明は、ここに限定されない。つまり、フォールディングされた基板集積導波管FSIWの断面は、円形であることもでき、目的に応じて多様な形態に変形されることができる。加えて、マルチモード伝送線路150を形成するためのフォールディングされた基板集積導波管(FSIW)は、PCB基板160の上部導電層及び下部導電層を使用して形成されうるが、フォールディングされた基板集積導波管FSIWの上部導電層及び下部導電層は、PCB基板160の内部に位置する任意の導電層を使用して形成することもできる。
図3は、本発明の実施形態によるマルチモード伝送線路を使用するストレージ装置の他の例を示す断面図である。図3を参照すると、ストレージ装置100は、上部パッケージ170、下部パッケージ180、及びパッケージ基板190を含む。
上部パッケージ170には、UFSコントローラ131と積層された複数の不揮発性メモリ装置132〜139が含まれる。UFSコントローラ131は、実質的に図1のストレージコントローラ110の機能を実行する。UFSコントローラ131と積層された複数の不揮発性メモリ装置132〜139は、下部パッケージ180により提供されるシリコンインターポーザ(Si Interposer)を介してチップ・ツー・チップ(Chip to Chip)通信を行うことができる。上部パッケージ170は、下部に形成される外部端子(例えば、ハンダボール)によって下部パッケージ180に連結される。
下部パッケージ180は、上部パッケージ170のシリコンインターポーザ(Si Interposer)として提供される。加えて、下部パッケージ180には、別途のチップ182、184が追加に搭載されることもある。例えば、下部パッケージ180には、AS-NANDやニューラルネットワークエンジンのような追加のチップが搭載されることができる。本発明の実施形態によると、下部パッケージ180にチップ・ツー・チップ(Chip to Chip)通信のためのマルチモード伝送線路150が含まれる。本発明のマルチモード伝送線路150を通してワイド入出力(Wide I/O)のインタフェースを提供する。そして、本発明の実施形態によるマルチモード伝送線路150により、シリコンインターポーザの回路線幅を減らしても、信号ライン間のクロストークの抑制及びRF帯域の動作周波数の減少が可能である。
マルチモード伝送線路150は、シリコンインターポーザを含む下部パッケージ180に1つの層又は複数の層で形成される。例えば、マルチモード伝送線路150は、UFSコントローラ131と不揮発性メモリ装置132〜139を連結するチャンネルに使用されたり、チップ182、184とUFSコントローラ131を連結するチャンネルに使用したりすることもできる。しかし、本発明のマルチモード伝送線路150は、ワイド入出力インターフェースが必要な伝送線路であれば、どこにでも適用できることは、よく理解されるだろう。
マルチモード伝送線路150は、基板集積導波管SIWと、基板集積導波管SIWの内部で延在される少なくとも一つのストリップラインと、を含む。本発明の基板集積導波管SIWは、シリコンインターポーザの内部に形成される金属層とシリコンビアを介して構成される。基板集積導波管SIWを形成するための複数のシリコンビアは、規則的な間隔で配列される。ここで、先に説明したように、導波管ウォール(Waveguide wall)を形成するためのシリコンビアは、金属ウォールでも形成されうる。
加えて、本発明の実施形態による基板集積導波管SIWは、導波管の有効幅(つまり、x-方向の有効幅)を増加させるための少なくとも一つのブラインド導電体を含む。ブラインド導電体は、ビアと同じ方向に形成されるが、ビアの長さよりも短く形成されるブラインドビア(Blind via)、又は基板集積導波管SIWの導波管ウォール(Waveguide wall)から導波管の内部に突出するブラインド導電層(Blind conductive layer)を含む。ブラインド導電体が複数のブラインドビア(Blind Via)として構成される場合には、ブラインドビアは、導波管ウォールを形成するための貫通ビアと同じ間隔で配列される。ただし、ブラインドビアは、上部導電層及び下部導電層のいずれか１つの導電層にのみ連結されて、フォールディング(folding)された基板集積導波管FSIWを形成する。ブラインドビアは、基板集積導波管SIWの内部に形成されたストリップラインを電磁気的に遮蔽又は分離する。
以上で説明されたマルチモード伝送線路150が、シリコンインターポーザに使用されうることが説明されたものの、本発明は、ここに限定されない。本発明のフォールディングされた基板集積導波管FSIWは、信号の伝送が発生する多様な伝送線路に適用される。
図4は、本発明の一実施形態によるフォールディングされた基板集積導波管を含むマルチモード伝送線路の断面を示す図面である。図4を参照すると、本発明のマルチモード伝送線路150aは、ブラインドビア155、156、157に形成されるブラインド導電体を有する。マルチモード伝送線路150aは、下部導電層151、上部導電層152、導波管ウォールを形成する貫通ビア153、154、ブラインドビア155、156、157、及び複数のストリップライン158a、158b、158c、158dを備える。
マルチモード伝送線路150aは、基板の内部に形成される。ここで、基板は、チップ間の電気的な連結を提供するためのPCB基板、シリコンインターポーザ、シングルチップ内でのシリコン基板、及びチップやデバイス相互間のデータ伝送のために提供されるフレキシブルプリント回路基板FPCBであり得る。本発明のマルチモード伝送線路150aが形成される基板は、ここでの開示に限定されず、ワイド入出力インターフェースが適用できるシステムに、多様な応用が可能である。しかし、説明の便宜のために、PCB基板に本発明のマルチモード伝送線路150aが形成される例を通して本発明の利点を説明することにする。
マルチモード伝送線路150aは、基板に形成される任意の導電層の間に形成される。例えば、下部導電層151と上部導電層152との間にマルチモード伝送線路150aが形成されることができる。マルチモード伝送線路150aは、フォールディングされた基板集積導波管FSIWと、複数のストリップライン158a、158b、158c、158dとで構成される。フォールディングされた基板集積導波管FSIWは、下部導電層151、上部導電層152、及び下部導電層151と上部導電層152の両方に連結される複数の貫通ビア153、154を含む。特に、フォールディングされた基板集積導波管FSIWは、下部導電層151及び上部導電層152のいずれか１つにのみ連結されるブラインド(Blind)ビア155、156、157を含む。フォールディングされた基板集積導波管FSIWは、接地されたり、特定の電源電圧レベルに維持されたりする。
貫通ビア153、154は、各々導波管の幅a1だけx-方向に離隔して形成されるはずである。図示された貫通ビア153、154は、xy平面の断面に示された形状に対応しており、紙面に対し背面又は前面の方向に規則的な間隔で配列されるように形成されるはずである。つまり、導波管側壁(Waveguide side wall)の一側を形成するために貫通ビア153側に、導波管の進行方向に配列される複数の貫通ビアが形成されることになる。同様に、導波管側壁の他側を形成するために貫通ビア154側に、導波管の進行方向に配列される複数の貫通ビアが形成されることになる。
フォールディングされた基板集積導波管FSIWを提供するためのブラインドビア155、156、157も、実質的に貫通ビア153、154と同じ間隔で形成されるはずである。しかし、ブラインドビア155は、下部導電層151にのみ連結される。つまり、ブラインドビア155は、下部導電層151を貫通して連結され、上部導電層152を貫通しない。ブラインドビア155と同じ形態のブラインドビア(Blind Via)が、導波管ウォールを構成する貫通ビア153、154と同じ間隔で紙面の前面又は背面に形成される。ブラインドビア156は、上部導電層151だけを貫通して連結される。つまり、ブラインドビア156は、下部導電層151には及ばない形で形成される。上部導電層152だけを貫通するブラインドビア156と同じ形のブラインドビア(Blind Via)が、一定の間隔で紙面の前面又は背面に形成される。ブラインドビア157は、下部導電層151だけを貫通して連結される。ブラインドビア157は、左側のブラインドビア155と同じ形で形成される。加えて、ブラインドビア157と同じ形のブラインドビア(Blind Via)が、一定の間隔で紙面の前面又は背面に形成される。
ブラインドビア155、156、157によって形成されるフォールディングされた基板集積導波管FSIWの有効導波管の幅a′は、物理的な導波管の幅a1より大きくなる。つまり、導波管に沿って伝播されるTE波が影響を受ける導波管の幅は、物理的な導波管の幅a1ではない有効導波管の幅a′に対応する。一般的に、矩形の導波管の遮断周波数fcは、以下の数学式（１）のように表現される。
ここで、cは光速度であり、aは導波管の幅である。
ブラインドビア155、156、157が存在しない場合の一般的な矩形の導波管の遮断周波数fcは、導波管の幅に反比例する。つまり、ブラインドビア155、156、157が存在しない場合には、導波管の遮断周波数fcは、c/(2a1)として計算される。一方、ブラインドビア155、156、157が含まれるフォールディングされた基板集積導波管FSIWのカットオフ周波数fcは、c/(2a′)で表すことができる。ここで、導波管の有効幅a′は、物理的な幅a1より大きいことから、フォールディングされた基板集積導波管FSIWの遮断(カットオフ)周波数fcは、減少されることが分かる。
加えて、ブラインドビア155、156、157によって、複数のストリップライン158a、158b、158c、158d相互間の遮蔽効果を提供する。つまり、ブラインドビア155、156、157によって、複数のストリップライン158a、158b、158c、158dの間のクロストーク(Cross talk)や干渉が遮断される。ストリップライン158aは、ブラインドビア155とは離隔距離b1だけ分離されて形成される。そしてストリップライン158aと貫通ビア153との距離も、ブラインドビア155との距離だけ、又は他の離隔距離を有するように形成される。ブラインドビア155、156、157、及び複数のストリップライン158a、158b、158c、158dは、好ましくは、同じ離隔距離b1を有するように形成される。離隔距離b1は、ストリップライン158a、158b、158c、158d間のクロストーク抑制の効率を考慮して決定されることになる。しかし、多用な目的に応じてブラインドビアの155、156、157と複数のストリップライン158a、158b、158c、158dとの離隔距離は、変更されうることがよく理解されるだろう。
クロストークや干渉の抑制によって、ストリップラインを介して伝送される信号の信号対雑音比SNRの向上が可能である。ここで、複数のストリップライン158a、158b、158c、158dの各々は、1つのチャンネルに含まれるデータライン(DQ lines)のセットである。または、複数のストリップライン158a、158b、158c、158dの各々は、互いに異なるチャンネルに含まれるデータラインである。
一実施形態によるマルチモード伝送線路150aは、フォールディングされた基板集積導波管FSIWを形成するためのブラインドビア155、156、157が3つの位置に配置されているものとして説明されたが、本発明は、ここに限定されない。フォールディングされた基板集積導波管FSIWの断面図でブラインドビア155、156、157は、必要に応じて増加できたり、減少できたりする。加えて、マルチモード伝送線路150aの構造で複数のストリップライン158a、158b、158c、158dが、下部導電層151と上部導電層152との間の空間の中間位置に形成されるものとして説明されたが、本発明は、ここに限定されない。例えば、複数のストリップライン158a、158b、158c、158dは、下部導電層151に、より近接した位置、又は上部導電層152に、より近接した位置に形成される。または、複数のストリップライン158a、158b、158c、158dは、互いに異なる金属層を使用してx-軸方向にジグザグ形態に配列されることもできる。
図5は、図4のマルチモード伝送線路の3次元形状を示すための図面である。図5を参照すると、マルチモード伝送線路150aは、フォールディングされた基板集積導波管FSIWと、複数のストリップライン158a、158b、158c、158dと、を備える。フォールディングされた基板集積導波管FSIWは、下部導電層151、上部導電層152、左側導波管ウォールを形成するための貫通ビアV30〜V42、右側導波管ウォールを形成するための貫通ビアV80〜V92、及びブラインドビアV60〜V72、155、157を含む。ここで、ブラインドビア155、157も、ブラインドビアV60〜V72との位置が違うだけで、同じ形で形成される。
フォールディングされた基板集積導波管FSIWを形成するための左側の導波管ウォールは、貫通ビアV30〜V42で具現される。フォールディングされた基板集積導波管FSIWを形成するための右側の導波管ウォールは、貫通ビアV80〜V92によって具現される。貫通ビアV30〜V42、V80〜92は、導波管の進行方向であるz-方向に規則的に配列される。ブラインドビアV60〜V72は、貫通ビアV30〜V42、V80〜92よりも長さが短く、上部導電層152だけを貫通するという点を除けば、貫通ビアV30〜V42、V80〜92のようにz-方向に一定の間隔で配列される。図示されていないが、下部導電層152を貫通するブラインドビア155、157と同じ大きさのブラインドビアが、一定の間隔でz-方向に配列される。
図6は、図5のマルチモード伝送線路を上側から眺めた平面図である。図6を参照すると、マルチモード伝送線路150aは、フォールディングされた基板集積導波管FSIWと、複数のストリップライン158a、158b、158c、158dと、を備える。フォールディングされた基板集積導波管FSIWを形成するために導波管ウォールを構成する貫通ビアV30〜V38、V80〜V88及びブラインドビアV10〜V18、V20〜V28、V60〜V68が提供される。ここで、上部導電層152を貫通する貫通ビアV30〜V38、V80〜V88及びブラインドビアV60〜V68の断面は、実線の形で図示した。そして、上部導電層152を貫通していないブラインドビアV10〜18、V20〜V28の断面は、点線の形で図示した。そして、上部導電層152の下部に位置する複数のストリップライン158a、158b、158c、158dも、点線で図示した。
貫通ビアV30〜V38、V80〜V8が形成される導波管ウォール間の間隔a1は、フォールディングされた基板集積導波管FSIWの物理的な幅に対応する。しかし、導波管の遮断周波数fcは、c/(2a1)ではなく、ブラインドビアV10〜V18、V20〜V28、V60〜V68の存在によってc/(2a′)として与えられる。その理由は、導波管の有効幅a′がブラインドビアV10〜V18、V20〜V28、V60〜V68によって、物理的幅a1より増加するからである。したがって、フォールディングされた基板集積導波管FSIWの遮断(カットオフ)周波数fcは、低下される。
そして同じ列に含まれる隣接する貫通ビアは、各々の中心間の距離Spの間隔で周期的に配列される。導波管ウォール(waveguide wall)を形成するための貫通ビアV30〜V38、V80〜V88の各々の中心間の距離Spは、導波管内での動作周波数の波長の1/10〜1/4程度に設定される。貫通ビアV30〜V38、V80〜V88の各々の中心間の距離Spは、導波管内の電界漏れ(leakage)を効果的に遮断できる値に設定される。加えて、貫通ビアV30〜V38、V80〜V88は、各々導波管ウォールに1列に配列されるものとして説明されたが、本発明は、ここに限定されない。例えば、貫通ビアV30〜V38及び貫通ビアV80〜V88は、2列以上に配列されることもできる。
ブラインドビアV10〜V18、V20〜V28、V60〜V68も、図示されたように、貫通ビアV30〜V38、V80〜V88と同じビア間隔を有するように形成される。しかし、本発明は、ここに限定されない。ブラインドビアV10〜V18、V20〜V28、V60〜V68のビア間の間隔は、貫通ビアV30〜V38、V80〜V88と異なる値を有するように設定されることもできる。
図7は、本発明のフォールディングされた基板集積導波管FSIWの有効幅の増加効果を図式的に示す図面である。図7を参照すると、フォールディングされた基板集積導波管FSIWの内部で形成される磁界面の形状は、曲線P1としてモデリング(modeling)される。
ブラインドビア155、156、157によって実質的にフォールディングされた基板集積導波管FSIWに関連する電界の形態は、一般的な矩形導波管に関連する形態とは異なる。そしてフォールディングされた基板集積導波管FSIW内部の水平方向に形成される磁界面の断面は、図７に図示された曲線P1面と同一である。このようなブラインドビア155、156、157が提供される効果に応じてフォールディングされた基板集積導波管FSIWの有効幅a′は、物理的な幅a1より大きくなる。
図8は、本発明のマルチモード伝送線路の周波数特性を示す図面である。図8を参照すると、本発明のマルチモード伝送線路に含まれるストリップラインの信号伝播のためのTEMモード、及びフォールディングされた基板集積導波管FSIWと一般的な基板集積導波管SIWのTEモードの周波数帯域に応じた伝達特性を示す。
ストリップラインを通して伝播されるTEMモードの場合には、周波数f1より低い帯域の信号伝送が可能である。しかし、TEMモードの場合には、周波数f1よりも高い帯域の信号については、急激に伝達特性が減少することが分かる。
一般的な矩形の基板集積導波管SIWにより伝達される信号の周波数別伝達特性は、曲線TEで表される。この場合、第2遮断(カットオフ)周波数fc2に表される。一般的な矩形の基板集積導波管SIWにおける伝達されるラジオ周波数(RF)信号の動作周波数は、少なくとも第2カットオフ周波数fc2より高くしなければならないことを意味する。したがって、一般的な矩形の基板集積導波管SIWを使用しているシステムでは、信号を伝送するための動作周波数が制限される問題がある。
本発明のフォールディングされた基板集積導波管FSIWにおける伝達特性曲線TE′を見ると、導波管の有効幅の増加に応じて、第1遮断(カットオフ)周波数fc1は相対的に低くなる。フォールディングされた基板集積導波管FSIWの場合に、一般的な矩形の基板集積導波管SIWを使用する場合よりも、カットオフ周波数は、「Δf」だけ低くなる。したがって、本発明のマルチモード伝送線路に適用されるフォールディングされた基板集積導波管FSIWによって信号を伝送するための動作周波数を下げることが容易である。
図9は、本発明の第2実施形態によるマルチモード伝送線路の形態を簡単に示す断面図である。図9を参照すると、第2の実施形態によるマルチモード伝送線路150bは、下部導電層151と上部導電層152、導波管ウォールを形成する貫通ビア153、154、ブラインドビア155、156、157、及び複数のストリップライン158a、158b、158c、158dを備える。
第2実施形態によるマルチモード伝送線路150bは、先に説明した図4のマルチモード伝送線路150aに類似した形状を有する。しかし、マルチモード伝送線路150bの導波管幅a2は、マルチモード伝送線路150aの導波管幅a1より減少された形で提供される。ここで、導波管の幅a2の減少(a1からa2に減少し、a1＞a2)による遮断周波数fcの増加が発生する。しかし、ブラインドビア155、156、157を介して確保した有効幅によって、実質的に、フォールディングされた基板集積導波管FSIWの遮断(カットオフ)周波数の増加は、補償されることができる。したがって、伝送線路のサイズ縮小が、より高い優先順位を有するシステムの設計においては、図4のマルチモード伝送線路150aよりも、マルチモード伝送線路150bが使用される。
図10は、本発明の第3実施形態によるマルチモード伝送線路の形を簡単に示す断面図である。図10を参照すると、第3実施形態よるマルチモード伝送線路150cは、ストリップラインを介して伝送される信号の属性に応じてストリップラインの配列の位置を調整する。
マルチモード伝送線路150cは、下部導電層151と、上部導電層152と、導波管ウォールを形成する貫通ビア153、154と、ブラインドビア155、156、157と、複数のストリップライン158a、158b、158c、158d、158eと、を備える。マルチモード伝送線路150cを構成するフォールディングされた基板集積導波管FSIWは、図4のそれと実質的に同一に形成される。しかし、TEMモードで信号を伝送する複数のストリップライン158a、158b、158c、158d、158eは、信号の属性に応じてグループ化されて配置される。例えば、ストリップライン158a、158bは、1つのチャンネル内でストローブ信号セットDQS、/DQSを伝送するラインである。ストローブ信号セットDQS、/DQSの各々は、互いに相補的な信号セットである。したがって、ストリップライン158a、158bに伝送されるストローブ信号のセットDQS、/DQSは、相互間の影響を考慮する必要がない。このように、カップリングや干渉を考慮する必要がないストリップライン158a、158bは、1つのグループにまとめて配列することができる。つまり、カップリングや干渉を考慮する必要がないストリップライン158a、158bは、ブラインド導電体によって遮蔽されないように配置されることができる。その結果、カップリングや干渉を考慮する必要がないストリップライン158a、158bは、一つの空間に位置し、ストリップライン158a、158bの間の空間には、ブラインドビアやブラインド導電層が存在しないように形成される。ストリップライン158a、158bは、互いに異なる金属層のメタル(metal)ラインを使用して形成されうる。
一方、データ信号DQ0、DQ1、DQn-1を伝送するストリップライン158c、158d、158eは、ブラインドビア156、157を使用して、シールド(遮蔽)又は離隔される。加えて、データ信号DQ0を伝送するストリップライン158cは、ブラインドビア155を介してストローブ信号のセットDQS、/DQSを伝送するストリップライン158a、158bとシールド(遮蔽)又は離隔させることができる。
以上の図10に説明された実施形態によると、マルチモード伝送線路150cを構成するフォールディングされた基板集積導波管FSIWの幅をもう少し減らせる利点を提供する。
図11は、本発明の第4の実施形態によるマルチモード伝送線路の形を簡単に示す断面図である。図11を参照すると、第4実施形態によるマルチモード伝送線路150dは、ブラインド導電体として縦方向(x-方向)に延在されるブラインド導電層159を使用してストリップライン158a、158bを遮蔽又は離隔させることができる。
マルチモード伝送線路150dは、下部導電層151と、上部導電層152と、導波管ウォールを形成する貫通ビア153、154と、ストリップライン158a、158bと、ブラインド導電層159と、を備える。ストリップライン158a、158bは、互いに異なる金属層のメタル(metal)ラインを使用して形成される。加えて、ブラインド導電層159は、ストリップライン158a、158bの各々の金属層間に形成されるメタルラインや導電膜を利用して提供される。
ストリップライン158a、158bを異なる金属層に位置させ、y-方向に配列されているメタルラインを使用して形成する場合には、フォールディングされた基板集積導波管FSIWの幅をより容易に減少できる。つまり、フォールディングされた基板集積導波管FSIWの貫通ビア153、154の間の間隔に対応する導波管の幅a3を容易に減らすことができる。この実施形態において、導波管の幅a3は減少する(a2からa3に減少し、a2＞a3)が、ストリップライン158a、158bとブラインド導電層159を形成するための導波管の高さh1は増加する。しかし、ブラインド導電層159の形成により、導波管の有効幅は増加される。
したがって、導波管の幅a3は、減少しても、実質的に増加する導波管の有効幅によって遮断(カットオフ)周波数fcは、低下される。このような構造は、フォールディング(folding)された基板集積導波管FSIWの幅が制限された構造でストリップライン間の干渉を効果的に抑制しながらも、フォールディング(folding)された基板集積導波管FSIWの動作周波数を下げることが可能である。
図12は、図11のマルチモード伝送線路の3次元形状を示すための図面である。図12を参照すると、マルチモード伝送線路150dは、フォールディング(folding)された基板集積導波管FSIWと、ストリップライン158a、158bと、を備える。フォールディング(folding)された基板集積導波管FSIWは、下部導電層151と、上部導電層152と、左側導波管ウォールを形成するための貫通ビアV10〜V19と、右側導波管ウォールを形成するための貫通ビアV40〜V49と、ブラインド導電層159と、を備える。
フォールディング(folding)された基板集積導波管FSIWを形成するための左側導波管ウォールは、貫通ビアV10〜V19により提供される。フォールディング(folding)された基板集積導波管FSIWを形成するための右側導波管ウォールは、貫通ビアV40〜V49により提供される。貫通ビアV10〜V19、V40〜V49は、導波管の進行方向であるz-方向に一定の間隔を有して周期的に配列される。ブラインド導電層159は、ストリップライン158a、158bを形成する金属層の間に形成される。ブラインド導電層159の一側は、貫通ビアV10〜V19によって貫通される。したがって、貫通ビアV10〜V19によってブラインド導電層159の一側は、フォールディング(folding)された基板集積導波管FSIWの側壁を形成することになる。一方、ブラインド導電層159は、貫通ビアV40〜V49が形成する導波管側壁とは分離される。つまり、貫通ビアV40〜V49は、ブラインド導電層159を貫通しない。
前述した形態のマルチモード伝送線路150dによると、フォールディング(folding)された基板集積導波管FSIWの幅が制限される構造において、ストリップライン間の干渉を効果的に抑制しながらも、フォールディング(folding)された基板集積導波管FSIWの動作周波数を下げることができる。つまり、マルチモード伝送線路150dの構造は、フォールディング(folding)された基板集積導波管FSIWの物理的な幅a3をさらに減少させても、導波管の有効幅を増加させることができる手段を提供する。
図13は、本発明の第5実施形態によるマルチモード伝送線路の形を簡単に示す断面図である。図13を参照すると、第5実施形態によるマルチモード伝送線路150eは、伝送される信号の属性に応じてストリップラインの配列の位置をグループ化することができる。
マルチモード伝送線路150eは、下部導電層151と、上部導電層152と、導波管ウォールを形成する貫通ビア153、154と、複数のストリップライン158a、158b、158cと、ブラインド導電層159と、を備える。マルチモード伝送線路150eを構成するフォールディング(folding)された基板集積導波管FSIWは、図11のそれと実質的に同一に形成される。しかし、TEMモードで信号を伝送する複数のストリップライン158a、158b、158cは、信号の属性に応じてグループ化され、特定のグループのストリップライン158a、158bは、ブラインド導電層159による遮蔽から排除されることができる。例えば、ストリップライン158a、158bは、1つのチャンネル内でストローブ信号セットDQS、/DQSを伝送するラインである。ストローブ信号セットDQS、/DQSの各々は、互いに相補的な信号セットである。カップリングや干渉を考慮する必要がないストリップライン158a、158bは、1つのグループにまとめて配列することができる。つまり、カップリングや干渉を考慮する必要がないストリップライン158a、158bは、ブラインド導電層によって遮蔽されないように配置されることができる。その結果、カップリングや干渉を考慮する必要がないストリップライン158a、158bは、一つの空間に位置し、ストリップライン158a、158b間の空間には、ブラインドビアやブラインド導電層が存在しないように形成される。ストリップライン158a、158bは、互いに異なる金属層のメタルを使用して形成されうる。
一方、データ信号DQを伝送するストリップライン158cは、ブラインド導電層159を使用してストリップライン158a、158bと遮蔽される。ここで、ブラインド導電層159の一側にグループ単位で配列される信号ラインのセットは、ストローブ信号のセットDQS、/DQSだけに限定されない。相補的な信号レベルを伝送する信号ラインのセットの場合、ストリップライン158a、158bのようにグループ化されうる。
図14は、本発明の第6実施形態によるマルチモード伝送線路の形を簡単に示す断面図である。図14を参照すると、第6実施形態によるマルチモード伝送線路150fは、縦方向(x-方向)に延在される複数のブラインド導電層159a、159bを使用してストリップライン158a、158b、158cを遮蔽又は離隔させる。
マルチモード伝送線路150fは、下部導電層151と、上部導電層152と、導波管ウォールを形成する貫通ビア153、154と、ストリップライン158a、158b、158cと、ブラインド導電層159a、159bと、を備える。ストリップライン158a、158b、158cは、互いに異なる金属層のメタルラインを使用して形成される。加えて、ブラインド導電層159a、159bは、ストリップライン158a、158b、158cが位置する金属層の間に形成される導電層やメタルラインを利用して提供される。
ストリップライン158a、158b、158cは、貫通ビア153、154の各々の中心の位置で横方向(y-方向)に一定の間隔を有するように形成されるもので図示された。しかし、本発明は、ここに限定されない。ストリップライン158a、158b、158cは、貫通ビア153及び貫通ビア154のいずれか一方に、より近接する形で形成されてもよい。または、ストリップライン158a、158b、158cは、横方向(y-方向)に対しジグザグ形態に配列されてもよい。
ブラインド導電層159a、159bは、フォールディング(folding)された基板集積導波管FSIWの側壁を形成する貫通ビア153、154のいずれか一方と接続される。例えば、ブラインド導電層159aは、貫通ビア153によって貫通され、貫通ビア154と離隔される。一方、ブラインド導電層159bは、貫通ビア154によって貫通され、貫通ビア153と離隔される。
第6実施形態によるマルチモード伝送線路150fは、ストリップライン158a、158b、158cが、横方向(y-方向)に一列に配列される。したがって、ストリップライン158a、158b、158cを分離するためのブラインド導電層159a、159bがジグザグ形でストリップライン158a、158b、158cの間に形成される。このような構造は、フォールディング(folding)された基板集積導波管FSIWの有効幅を、一定に維持するか、又は増加させながらも、フォールディング(folding)された基板集積導波管FSIWの物理的幅a4を、実質的に減少させることができる手段を提供する。もちろん、フォールディング(folding)された基板集積導波管FSIWの高さh2は、増加することになる。
図15は、本発明の第7実施形態によるマルチモード伝送線路の形を簡単に示す断面図である。図15を参照すると、第7実施形態によるマルチモード伝送線路150gは、縦方向(x-方向)に延在される複数のブラインド導電層159a、159bを使用してストリップライン158a、158b、158c、158dを遮蔽又は離隔させる。加えて、ストリップライン158a、158b、158c、158dを介して伝送されるチャンネル信号の属性に応じてストリップラインの配列の位置がグループ化されることができる。
マルチモード伝送線路150gは、下部導電層151と、上部導電層152と、導波管ウォールを形成する貫通ビア153a、153b、154a、154bと、複数のストリップライン158a、158b、158c、158dと、ブラインド導電層159a、159bと、を備える。マルチモード伝送線路150gを構成するフォールディング(folding)された基板集積導波管FSIWは、図14のそれと実質的に同一に形成される。しかし、TEMモードで信号を伝送する複数のストリップライン158a、158b、158c、158dは、信号の属性に応じてグループ化され、特定のグループのストリップライン158c、158dは、シールド(遮蔽)なしで配列されることができる。
例えば、ストリップライン158c、158dは、1つのチャンネル内でストローブ信号セットDQS、/DQSを伝送するラインである。ストローブ信号セットDQS、/DQSとともにカップリングや干渉を考慮する必要がない信号を伝送するストリップライン158c、158dは、1つのグループに束ね、ブラインド導電層による遮蔽なしに配列される。つまり、カップリングや干渉を考慮する必要がないストリップライン158c、158dは、ブラインド導電層によって遮蔽されないように配置される。その結果、カップリングや干渉を考慮する必要がないストリップライン158c、158dは、一つの空間に位置し、ストリップライン158c、158dの間の空間には、ブラインドビアやブラインド導電層が存在しないように形成される。
一方、データ信号DQm、DQnを伝送するストリップラインは158a、158bは、ブラインド導電層159a、159bを使用して遮蔽される。ここで、グループ単位で配列される信号ラインのセットは、ストローブ信号のセットDQS、/DQSに限定されない。相補的な信号レベルを伝送する信号ラインのセットの場合、ストリップライン158c、158dのようにグループ化されうる。
図16は、第8実施形態によるマルチモード伝送線路を簡単に示す断面図である。図16を参照すると、第8実施形態によるマルチモード伝送線路150hは、横方向(y-方向)に形成されるブラインドビア155a、156aと、縦方向(x-方向)に延在されるブラインド導電層159を使用してストリップライン158a〜158lを遮蔽又は離隔させることができる。
マルチモード伝送線路150hは、下部導電層151と、上部導電層152と、導波管ウォールを形成する貫通ビア153a、153b、154と、複数のストリップライン158a〜158lと、ブラインドビア155a、156aと、ブラインド導電層159と、を備える。マルチモード伝送線路150hを構成するフォールディング(folding)された基板集積導波管FSIWは、横方向(y-方向)に形成されるブラインドビア155a、156aと縦方向(x-方向)に形成されるブラインド導電層159の両方を備える。そしてブラインドビア155a、156a及びブラインド導電層159は、複数のストリップライン158a〜158lをチャンネル単位で分離させることができる。つまり、ブラインドビア155a、156a及びブラインド導電層159が複数のストリップライン158a〜158lをチャンネル単位で分離させ、チャンネル間の干渉を抑制することができる。
加えて、フォールディング(folding)された基板集積導波管FSIWの有効幅は、横方向(y-方向)のブラインドビア155a、156a及び縦方向(x-方向)のブラインド導電層159の各々によって拡張される。したがって、フォールディング(folding)された基板集積導波管FSIWを介して伝送されるTEモード伝送信号のRF周波数を下げることが可能である。
図17は、第9実施形態によるマルチモード伝送線路を簡単に示す断面図である。図17を参照すると、第9実施形態によるマルチモード伝送線路150iは、複数のストリップラインの各々を分離するためのブラインドビア155a〜155c、156a〜156c、157a〜157b及びブラインド導電層159を備える。
マルチモード伝送線路150iを構成するフォールディング(folding)された基板集積導波管FSIWは、ブラインドビア155a〜155c、156a〜156c、157a〜157b、及びブラインド導電層159を使用して、複数のストリップラインをライン単位で遮蔽させることができる。したがって、マルチモード伝送線路150iのストリップライン間の干渉抑制効果は、図16のマルチモード伝送線路150hに比べて高くなることができる。加えて、各チャンネルのストリップラインの中から相互遮蔽が不要な信号を伝送するストリップラインは、同じ列に配列される。
例えば、第1チャンネルCH1に含まれるストリップラインの中でストローブ信号セットDQS、/DQSを伝送するラインは、カップリングや干渉の影響を考慮する必要がない。カップリングや干渉を考慮する必要がない信号を伝送するストリップラインは、1つのグループに束ね、ブラインド導電層やブラインドビアによる遮蔽なしに配列される。つまり、カップリングや干渉を考慮する必要がない、各チャンネルのストリップラインは、ブラインド導電体によって遮蔽されないように配置することができる。その結果、カップリングや干渉を考慮する必要がないストリップラインは、一つの空間に位置し、ストリップライン間の空間には、ブラインドビアやブラインド導電層が存在しないように形成される。
一方、第1チャンネルCH1に含まれるストリップラインの中でも、データ信号DQxを伝送するストリップラインは、ブラインドビア156b、157aを使用して相互遮蔽させることができる。第1チャンネルCH1と同じ方法で、第2〜第4チャンネルCH2〜CH4に含まれるストリップラインも配列及び遮蔽される。ここで、グループ単位で配列されている信号ラインのセットは、ストローブ信号のセットDQS、/DQSに限定されない。相補的な信号レベルを伝送する信号ラインのセットの場合、グループ化させ、シールド(遮蔽)なしに配列されうる。
図18は、本発明のマルチモード伝送線路での利点を説明する平面図である。図18を参照すると、本発明のフォールディング(folding)された基板集積導波管FSIWは、貫通ビアV30〜V38、V80〜V88を使用して導波管ウォールを形成するため、ストリップラインの分岐や方向転換が容易である。
例えば、フォールディング(folding)された基板集積導波管FSIWの内部にz-方向に引き込まれたストリップライン158dは、x-方向に方向を転換して貫通ビアV83、V84の間に引き出される。これが可能な理由は、ストリップライン158dの幅Wsが貫通ビアV83、V84の間の間隔Dvよりも小さいからである。加えて、フォールディング(folding)された基板集積導波管FSIWの内部にz-方向に引き込まれたストリップライン158cは、x-方向に形成されるストリップライン158eに分岐される。ストリップライン158eは、貫通ビアV85、V86の間を通って、フォールディング(folding)された基板集積導波管FSIWの外部に引き出される。
また、フォールディング(folding)された基板集積導波管FSIWの内部にz-方向に引き込まれたストリップライン158bは、x-方向に方向を転換して貫通ビアV34、V35の間に引き出される。しかし、ストリップライン158aとは交差しないようにストリップライン158bは、ストリップライン158aとは異なる金属層のメタルラインとして形成される。
本発明のマルチモード伝送線路は、貫通ビアを使用して導波管ウォールを形成するフォールディング(folding)された基板集積導波管FSIWを含む。したがって、導波管の内部に引き込まれたストリップラインが方向を転換して導波管の進行方向と垂直方向に引き出される。このような構造に基づいて、本発明のマルチモード伝送線路を含む装置やシステムの設計時に、フォールディング(folding)された基板集積導波管FSIWを含んでいるにもかかわらず、高いルーティング(Routing)の自由度を提供する。
図19は、本発明のマルチモード伝送線路におけるもう一つの利点を説明する平面図である。図19を参照すると、本発明のフォールディング(folding)された基板集積導波管FSIWは、貫通ビアV30〜V38、V80〜V88を使用して導波管ウォールを形成するため、ストリップライン158fがフォールディング(folding)された基板集積導波管FSIWを貫通するようにルーティング(Routing)される。
フォールディング(folding)された基板集積導波管FSIWの内部には、マルチモード伝送線路を構成するz-方向に引き込まれたストリップライン158a、158b、158c、158dが配置される。加えて、マルチモード伝送線路と関連付けられていないx-方向に延在されるストリップライン158fが、フォールディング(folding)された基板集積導波管FSIWを貫通して通過する。このような特徴は、ストリップライン158fの幅Wsが貫通ビアV83-V84間、V33-V34間、及びブラインドビアV13-V14間、V23-V24間、V63-V64間の間隔Dvより小さいため可能である。また、フォールディング(folding)された基板集積導波管FSIWをx-方向に貫通するストリップライン158fが、ストリップライン158a、158b、158c、158dとは異なる金属層に位置するからである。
本発明のフォールディング(folding)された基板集積導波管FSIWの側壁構造によって、複雑な信号ラインを含むシステム設計時にも、高いルーティング(Routing)の自由度を提供する。
図２０は、本発明の第１０の実施形態によるＴタイプフォールディングされた基板集積導波管を含むマルチモード伝送線路の断面を示す図面である。図２０を参照すると、本発明のマルチモード伝送線路１５０ｊは「Ｔ」字タイプのブラインド導電体を有する。マルチモード伝送線路１５０ｊは、下部導電層１５１、上部導電層１５２、導波管側壁を形成する貫通ビア（１５３、１５４）、ブラインド導電体（１５５、１５９）、及び複数のストリップライン（１５８ａ、１５８ｂ、１５８ｃ、１５８ｄ）を含み得る。
マルチモード伝送線路１５０ｊは、基板の内部に形成され得る。ここで、基板は、チップ間の電気的な連結を提供するためのＰＣＢ基板やシリコンインターポーザ、シングルチップ内でのシリコン基板、及びチップやデバイス相互間のデータ伝送のために提供されるフレキシブルプリント回路基板（ＦＰＣＢ）であり得る。本発明のマルチモード伝送線路１５０ｊが形成される基板は、ここでの開示に限定されずに、ワイド入出力インターフェースが適用され得るシステムにおいて、多様な応用が可能である。しかし、説明の便宜のためにＰＣＢ基板に本発明のマルチモード伝送線路１５０ｊが形成される例を通して本発明の利点を説明することにする。
マルチモード伝送線路１５０ｊは、基板に形成される任意の導電層の間に形成され得る。例えば、下部導電層１５１と上部導電層１５２との間にマルチモード伝送線路１５０ｊが形成され得る。下部導電層１５１と上部導電層１５２は、間隔「ｈ３」だけ離隔され得る。マルチモード伝送線路１５０ｊは、Ｔタイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）、複数のストリップライン（１５８ａ、１５８ｂ、１５８ｃ、１５８ｄ）で構成される。Ｔタイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）は、下部導電層１５１、上部導電層１５２、並びに下部導電層１５１及び上部導電層１５２の両方に連結される複数の貫通ビア（１５３、１５４）を含む。特に、Ｔタイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）は、下部導電層１５１及び上部導電層１５２のいずれか一方だけ連結される「Ｔ」字タイプのブラインド導電体（１５５、１５９）を含み得る。Ｔタイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）は、接地されたり、特定の電源電圧レベルに維持されたりできる。
貫通ビア（１５３、１５４）は、各々の導波管の幅（ａ５）だけのｘ方向に離隔して形成される。図示された貫通ビア（１５３、１５４）は、ｘｙ平面の断面に示された形状に対応しており、紙面の後面又は前面の方向に規則的な間隔で配列されるように形成されることになる。つまり、導波管側壁（Waveguide side wall）の一側を形成するために貫通ビア１５３側に導波管の進行方向に配列される複数の貫通ビアが形成される。同様に、導波管側壁の他側を形成するために貫通ビア１５４側に導波管の進行方向に配列される複数の貫通ビアが形成される。
Ｔタイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）を提供するための「Ｔ」字タイプのブラインド導電体（１５５ｊ、１５９ｊ）が形成される。「Ｔ」字タイプのブラインド導電体（１５５ｊ、１５９ｊ）は、下部のブラインド導電体１５５ｊとその上部のブラインド導電層１５９ｊで構成される。他の実施形態では、下部のブラインド導電体１５５ｊは、複数のブラインドビアに形成されることも有り得る。「Ｔ」字型のブラインド導電体を構成するブラインド導電層１５９ｊは、厚さ「ｔ」と幅「Ｓ」に形成され得る。そしてブラインド導電層１５９ｊは、上部導電層１５２と間隔「ｄ」だけ離隔され得る。また、下部のブラインド導電体１５５ｊは、厚さ「Ｗ」を有するように形成され得る。
ここで、マルチモード伝送線路１５０ｊを使用する２.４Ｇｂｐｓの伝送速度の基準で、Ｔタイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）に伝達される信号の動作周波数が「１.２ＧＨｚ」であると仮定することにしよう。このとき、基板の比誘電率（εｒ）が「４」であり、導電層の幅の比（Ｓ/ａ５）が「０.８」、ブラインド導電層１５９ｊの相対的な位置を示す「ｄ/ｈ３」が「０.９」に形成されるとしよう。上述した条件では、導波管の幅（ａ５）が「１.８７mm」であれば、マルチモード伝送線路１５０ｊのカットオフ(遮断)周波数（ｆｃ）は、「８ＧＨｚ」となる。一方、上述した条件では、導波管の幅（ａ５）が「０.５７mm」であれば、マルチモード伝送線路１５０ｊのカットオフ周波数（ｆｃ）は、「２６.５ＧＨｚ」となる。
複数のストリップライン（１５８ａ、１５８ｂ、１５８ｃ、１５８ｄ）の各々は、１つのチャンネルに含まれるデータライン（ＤＱ lines）のセットであり得る。また、複数のストリップライン（１５８ａ、１５８ｂ、１５８ｃ、１５８ｄ）の各々は、異なるチャンネルに含まれるデータラインであり得る。複数のストリップライン（１５８ａ、１５８ｂ、１５８ｃ、１５８ｄ）は、フォールディングされた基板集積導波管（ＦＳＩＷ）内の任意の位置に形成され得る。しかし、好ましくは、ブラインド導電層１５９と上部導電層１５２によって電界が集中的に形成される空間では、複数のストリップライン（１５８ａ、１５８ｂ、１５８ｃ、１５８ｄ）が配置されないことが好ましい。
図２１は、図２０のＴタイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）の３次元形状を示す図面である。図２１を参照すると、Ｔタイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）は、下部導電層１５１、上部導電層１５２、左側導波管側壁を形成するための貫通ビア（Ｖ３０〜Ｖ３９）、右側導波管側壁を形成するための貫通ビア（Ｖ４０〜Ｖ４９）、及び「Ｔ」字型のブラインド導電体（１５５ｊ、１５９ｊ）を含む。
Ｔタイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）を形成するための左側の導波管側壁は、貫通ビア（Ｖ３０〜Ｖ３９）によって提供される。Ｔタイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）を形成するための右側の導波管側壁は、貫通ビア（Ｖ４０〜Ｖ４９）によって提供される。貫通ビア（Ｖ３０〜Ｖ３９、Ｖ４０〜Ｖ４９）は、下部導電層１５１と上部導電層１５２との間で、導波管の進行方向であるｚ方向に規則的に配列される。図面のＴタイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）は、導波管の長さ「Ｌ」だけ図示された。しかし、Ｔタイプフォールディングされた基板集積導波管（Ｔ−ＦＳＩＷ）は、必要に応じて追加される任意の長さだけ同一の形態に延長され得る。
同じ列に含まれる隣接する貫通ビアは、各々の中心間の距離（Ｓｐ）の間隔で周期的に配列される。導波管側壁（Side wall）を形成するための貫通ビア（Ｖ３０〜Ｖ３９、Ｖ４０〜Ｖ４９）各々の中心間の距離（Ｓｐ）は、導波管内の動作周波数の波長の１/１０〜１/４程度に設定され得る。貫通ビア（Ｖ３０〜Ｖ３９、Ｖ４０〜Ｖ４９）各々の中心間の距離（Ｓｐ）は、導波管の電界漏れを効果的に遮断できる値に設定され得る。さらに、貫通ビア（Ｖ３０〜Ｖ３９、Ｖ４０〜Ｖ４９）は、各々の導波管の側壁に１列に配列されるものとして説明されたが、本発明は、ここに限定されない。例えば、貫通ビア（Ｖ３０〜Ｖ３９）及び貫通ビア（Ｖ４０〜Ｖ４９）は、２列以上に配列され得ることもできる。
図２２は、図２０のマルチモードの伝送線路においてストリップラインの位置を示す断面である。図２２を参照すると、ブラインド導電膜１５９ｊの上部領域に対応する電界集中空間１５７ｊには、不可避な場合を除いて、複数のストリップライン（１５８ａ、１５８ｂ、１５８ｃ、１５８ｄ）が配置されてはならない。複数のストリップライン（１５８ａ、１５８ｂ、１５８ｃ、１５８ｄ）は、電界集中空間１５７ｊを除いた空間の任意の位置に任意の数で配置され得る。
マルチモード伝送線路１５０ｊに信号が伝達される時点で、電界集中空間１５７ｊでは、信号の伝達時に発生する電界強度の変化が相対的に大きい。したがって、ｘｙ平面の「Ｓｘｄ」と規定される電界集中空間１５７ｊを除いた領域に複数のストリップライン（１５８ａ、１５８ｂ、１５８ｃ、１５８ｄ）が配置されることが好ましい。例えば、ストリップライン１５８ａは、電界集中空間１５７ｊの左側に形成され、ストリップライン１５８ｄは、電界集中空間１５７ｊの右側に形成され得る。ストリップライン１５８ｂは、電界集中空間１５７ｊの左側の下部、すなわち、ブラインド導電層１５９の下部に形成され得る。ストリップライン１５８ｃは、電界集中空間１５７ｊの右側の下部、すなわち、ブラインド導電層１５９の右側の下部に形成され得る。上述した複数のストリップライン（１５８ａ、１５８ｂ、１５８ｃ、１５８ｄ）の配置によって、複数のストリップライン（１５８ａ、１５８ｂ、１５８ｃ、１５８ｄ）の間の効果的な遮蔽が提供され得る。
図23は、本発明の他の実施形態を示す図面である。図23を参照すると、本発明のフォールディング(folding)された基板集積導波管FSIWを含むマルチモード伝送線路250は、装置又はシステム間で提供されるフレキシブルプリント回路基板(FPCB)230にも適用される。
第1装置210及び第2装置220は、システム200の特性に応じてFPCB230に形成されるマルチモード伝送線路250を介して通信を行う。すなわち、第1装置210及び第2装置220は、一般的なプリント回路基板では、電気的連結が困難な構造を有し得る。したがって、第1装置210と第2装置220との間の通信のためにFPCB230の内部に形成されるマルチモード伝送線路250を介してワイド入出力インターフェースが構成される。ここで、マルチモード伝送線路250は、図1〜図19で説明された実施形態の中の少なくとも一つの構造を有する。
加えて、本発明のマルチモード伝送線路が形成される基板の例としてPCB、FPCB、又はシリコンインターポーザ(Silicon interposer)のようなオフ・チップ(Off-chip)パッケージの構成を例として説明されたが、本発明は、ここに限定されない。すなわち、本発明のマルチモード伝送線路は、ウェハ上又は1つのチップ内でシリコン基板に形成されるオン・チップ(On-Chip)の構成でも具現される。
以上のように、図面と明細書において、実施形態が開示された。ここで、特定の用語が使用されたが、これは単に本発明を説明するための目的で使用されたのであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。よって、本技術分野における通常の知識を有する者であれば、その実施形態から多様な変形及び均等な他の実施形態が可能であるという点を理解するだろう。したがって、本発明の真の技術的保護範囲は、添付された特許請求の範囲の技術的思想によって定められなければならないだろう。
１００ ストレージ装置
１１０ ストレージコントローラ
１２０、１３０ 不揮発性メモリ装置
１５０、２５０ マルチモード伝送線路
１５１ 下部導電層
１５２ 上部導電層
１５３、１５４ 貫通ビア
１５５−１５７ ブラインドビア
１５８ ストリップライン
１５９ ブラインド導電層
１６０ 基板

Claims (20)

  1. 第1導電層と、
    前記第1導電層より上に形成される第2導電層と、
    第1方向に延在され、上下方向で前記第1導電層及び前記第2導電層に接するように形成される第1導波管ウォール(waveguide wall)と、
    前記第1導波管ウォールと平行な方向に延在され、上下方向で前記第1導電層及び前記第2導電層に接する第2導波管ウォールと、
    前記第1導電層と前記第2導電層との間、且つ前記第1導波管ウォールと前記第2導波管ウォールとの間に形成される少なくとも一つのストリップラインと、
    前記第1導電層及び前記第2導電層のいずれか一つに連結されるか、又は前記第1導波管ウォール及び前記第2導波管ウォールのいずれか一つに連結されるブラインド導電体と、を備えることを特徴とする、マルチモード伝送線路。
  2. 前記少なくとも一つのストリップラインは、電気的に分離された第1ストリップライン及び第2ストリップラインを含み、前記第1ストリップラインと前記第2ストリップラインとが、前記ブラインド導電体によって電磁気的に遮蔽されることを特徴とする、請求項１に記載のマルチモード伝送線路。
  3. 前記第1導波管ウォールは、前記第1導電層及び前記第2導電層を貫通し、前記第1方向に配列される第1貫通ビアを含み、
    前記第2導波管ウォールは、前記第1導電層及び前記第2導電層を貫通し、前記第1方向に配列される第2貫通ビアを含むことを特徴とする、請求項１又は２に記載のマルチモード伝送線路。
  4. 前記第1貫通ビアの第1ビア間隔又は前記第2貫通ビアの第2ビア間隔は、前記第1導電層と前記第2導電層との内側を進行するラジオ周波数信号(RF)の波長の1/10以下に形成されることを特徴とする、請求項３に記載のマルチモード伝送線路。
  5. 前記ブラインド導電体は、前記第1導電層及び前記第2導電層のいずれか一つを貫通し、前記第1貫通ビア又は前記第2貫通ビアよりも短く形成される複数のブラインドビアを含むことを特徴とする、請求項３又は４に記載のマルチモード伝送線路。
  6. 前記ブラインド導電体は、前記第1導波管ウォール又は前記第2導波管ウォールのいずれか一つに連結される導電膜として形成されることを特徴とする、請求項３又は４に記載のマルチモード伝送線路。
  7. 前記少なくとも一つのストリップラインは、電気的に分離された複数のストリップラインを含み、前記複数のストリップラインのうち、第1ストリップラインと第2ストリップラインは、前記ブラインド導電体による遮蔽なしに形成され、前記第1ストリップライン及び第2ストリップラインの各々は、互いに相補的な信号レベルを有するデータストローブ信号のセットを伝送することを特徴とする、請求項１に記載のマルチモード伝送線路。
  8. 前記少なくとも一つのストリップラインは、複数のチャンネルの各々に対応する信号を伝送し、前記ブラインド導電体は、前記複数のチャンネル単位で遮蔽を提供することを特徴とする、請求項１に記載のマルチモード伝送線路。
  9. 基板と、
    前記基板の内部から上部導電層及び下部導電層を垂直に貫通する少なくとも2つの列に配列される複数の貫通ビアを含む基板集積導波管と、
    前記基板集積導波管の内部で前記基板集積導波管の進行方向に延在される少なくとも一つのストリップラインと、を備え、
    前記基板集積導波管は、
    前記下部導電層、前記上部導電層、及び2つの列に配列される前記複数の貫通ビアで形成される導波管ウォールのうち、少なくとも一つと接し、前記基板集積導波管の内部に延在されるブラインド導電体、
    を含むことを特徴とする、マルチモード伝送線路。
  10. 前記複数の貫通ビアは、
    前記下部導電層及び前記上部導電層を貫通し、一定の間隔で前記基板集積導波管の進行方向に配列される第1貫通ビアと、
    前記下部導電層及び前記上部導電層を貫通し、前記一定の間隔で前記第1貫通ビアと平行な方向に配列される第2貫通ビアを含むことを特徴とする、請求項９に記載のマルチモード伝送線路。
  11. 前記ブラインド導電体は、前記下部導電層及び前記上部導電層のいずれか一つを貫通し、前記第1貫通ビア又は前記第2貫通ビアよりも短く形成される複数のブラインドビアを含むことを特徴とする、請求項１０に記載のマルチモード伝送線路。
  12. 前記複数のブラインドビアは、前記一定の間隔で、前記第1貫通ビア又は前記第2貫通ビアと平行な方向に配列されることを特徴とする、請求項１１に記載のマルチモード伝送線路。
  13. 前記少なくとも一つのストリップラインは、各々互いに異なる信号を伝送する第1ストリップライン及び第2ストリップラインを含み、
    前記複数のブラインドビアは、前記第1ストリップラインと前記第2ストリップラインとの間に配置されることを特徴とする、請求項１１又は１２に記載のマルチモード伝送線路。
  14. 前記ブラインド導電体は、前記第1貫通ビア及び前記第2貫通ビアのいずれか一方の貫通ビアによって貫通され、前記下部導電層又は前記上部導電層と平行に形成されるブラインド導電膜を含むことを特徴とする、請求項１０に記載のマルチモード伝送線路。
  15. 前記基板は、プリント回路基板、フレキシブルプリント回路基板、及びシリコン基板のうち、少なくとも一つを含むことを特徴とする、請求項９乃至１４のいずれか一項に記載のマルチモード伝送線路。
  16. 不揮発性メモリ装置と、
    前記不揮発性メモリ装置とマルチモード通信を行うストレージコントローラと、
    前記ストレージコントローラと前記不揮発性メモリ装置との間で、前記マルチモードで信号を伝達するマルチモード伝送線路と、を備え、
    前記マルチモード伝送線路は、
    上部導電層及び下部導電層を垂直に貫通する少なくとも2つの列に配列される複数の貫通ビアを含む基板集積導波管と、
    前記基板集積導波管の内部で前記基板集積導波管の進行方向に延在される少なくとも一つのストリップラインと、を含み、
    前記基板集積導波管は、
    前記下部導電層、前記上部導電層、及び2つの列に配列される前記複数の貫通ビアで形成される導波管ウォールのうち、少なくとも一つと接し、前記基板集積導波管の内部に延在されるブラインド導電体、
    を含むことを特徴とする、ストレージ装置。
  17. 前記複数の貫通ビアは、
    前記下部導電層及び前記上部導電層を貫通し、各々一定の間隔で前記基板集積導波管の進行方向に配列される第1貫通ビアと、
    前記下部導電層及び前記上部導電層を貫通し、各々前記一定の間隔で、前記第1貫通ビアと平行な方向に配列される第2貫通ビアと、を含むことを特徴とする、請求項１６に記載のストレージ装置。
  18. 前記ブラインド導電体は、前記下部導電層及び前記上部導電層のいずれか一つを貫通し、前記第1貫通ビア又は前記第2貫通ビアよりも短く形成される複数のブラインドビアを含むことを特徴とする、請求項１７に記載のストレージ装置。
  19. 前記少なくとも一つのストリップラインは、各々互いに異なる信号を伝送する第1ストリップライン及び第2ストリップラインを含み、
    前記複数のブラインドビアは、前記第1ストリップラインと前記第2ストリップラインとの間に配置されることを特徴とする、請求項１８に記載のストレージ装置。
  20. 前記ブラインド導電体は、前記第1貫通ビア及び前記第2貫通ビアのうち、いずれか一方の貫通ビアによって貫通され、前記下部導電層又は前記上部導電層と平行に形成されるブラインド導電膜を含むことを特徴とする、請求項１７に記載のストレージ装置。
JP2020000508A 2019-01-07 2020-01-06 マルチモード伝送線路及びそれを有するストレージ装置 Pending JP2020113979A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0001946 2019-01-07
KR1020190001946A KR20200085985A (ko) 2019-01-07 2019-01-07 다중 모드 전송선 및 그것을 포함하는 스토리지 장치

Publications (1)

Publication Number Publication Date
JP2020113979A true JP2020113979A (ja) 2020-07-27

Family

ID=71404491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020000508A Pending JP2020113979A (ja) 2019-01-07 2020-01-06 マルチモード伝送線路及びそれを有するストレージ装置

Country Status (4)

Country Link
US (1) US11522261B2 (ja)
JP (1) JP2020113979A (ja)
KR (1) KR20200085985A (ja)
CN (1) CN111416188B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023282042A1 (ja) * 2021-07-05 2023-01-12 株式会社村田製作所 電子部品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020036878A1 (en) * 2018-08-14 2020-02-20 Rambus Inc. Packaged integrated device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261841A (ja) 1997-03-19 1998-09-29 Toshiba Corp 光集積回路
JP3732952B2 (ja) 1998-05-28 2006-01-11 京セラ株式会社 高周波伝送線路の接続方法
JP4569913B2 (ja) 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリモジュール
US6803252B2 (en) 2001-11-21 2004-10-12 Sierra Monolithics, Inc. Single and multiple layer packaging of high-speed/high-density ICs
JP3891918B2 (ja) 2002-10-29 2007-03-14 Ｔｄｋ株式会社 高周波モジュール
US7016198B2 (en) * 2003-04-08 2006-03-21 Lexmark International, Inc. Printed circuit board having outer power planes
CN100508275C (zh) 2006-06-16 2009-07-01 南京理工大学 小型化折叠式衬底集成波导
US8258892B2 (en) 2008-02-19 2012-09-04 The Royal Institution For The Advancement Of Learning/Mcgill University High-speed bandpass serial data link
CN101615711A (zh) 2009-06-10 2009-12-30 东南大学 折叠半模基片集成波导
FR2953651B1 (fr) 2009-12-07 2012-01-20 Eads Defence & Security Sys Dispositif de transition hyperfrequence entre une ligne a micro-ruban et un guide d'onde rectangulaire
US9240619B2 (en) 2011-04-28 2016-01-19 Texas Instruments Incorporated Differential transmission line pairs using a coupling orthogonalization approach to reduce cross-talk
JP5948844B2 (ja) 2011-12-14 2016-07-06 ソニー株式会社 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器
US9755290B2 (en) 2014-06-13 2017-09-05 City University Of Hong Kong Electromagnetic wave mode transducer
CN105226359A (zh) 2014-07-09 2016-01-06 上海交通大学 方同轴基片集成波导互连结构
US9531085B2 (en) 2015-01-22 2016-12-27 Huawei Technologies Co., Ltd. Multi-mode feed network for antenna array
CN106537684B (zh) 2015-04-09 2019-11-01 株式会社村田制作所 复合传输线路以及电子设备
DE112015006967T5 (de) 2015-09-25 2019-03-14 Intel Corporation Mikroelektronische Gehäusekommunikation unter Verwendung von durch Wellenleiter verbundenenFunkschnittstellen
KR101892866B1 (ko) 2017-08-23 2018-08-28 한양대학교 산학협력단 기판 집적 도파관 혼 안테나
US11264687B2 (en) * 2018-04-03 2022-03-01 Intel Corporation Microelectronic assemblies comprising a package substrate portion integrated with a substrate integrated waveguide filter
CN108777343B (zh) 2018-05-28 2024-01-30 东南大学 基片集成波导传输结构、天线结构及连接方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023282042A1 (ja) * 2021-07-05 2023-01-12 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
CN111416188B (zh) 2022-10-04
CN111416188A (zh) 2020-07-14
US20200220244A1 (en) 2020-07-09
US11522261B2 (en) 2022-12-06
KR20200085985A (ko) 2020-07-16

Similar Documents

Publication Publication Date Title
US6438014B2 (en) High speed access compatible memory module
US10347552B2 (en) Semiconductor device
US11282776B2 (en) High density routing for heterogeneous package integration
US20050047250A1 (en) Semiconductor memory module
US20060249829A1 (en) Stacked type semiconductor device
US20020159284A1 (en) Memory system
US9105635B2 (en) Stubby pads for channel cross-talk reduction
JP2020113979A (ja) マルチモード伝送線路及びそれを有するストレージ装置
US9620483B2 (en) Semiconductor integrated circuit including power TSVS
US10992021B2 (en) Cross talk and interference reduction for high frequency wireless interconnects
US11705390B2 (en) Variable in-plane signal to ground reference configurations
US11990461B2 (en) Integrated circuit package for high bandwidth memory
US20200343202A1 (en) Package design scheme for enabling high-speed low-loss signaling and mitigation of manufacturing risk and cost
US11171112B2 (en) Semiconductor device
US9484295B2 (en) Image forming apparatus, chip, and chip package to reduce cross-talk between signals
US20120005388A1 (en) High speed data storage system
US11569161B2 (en) Integrated memory coplanar transmission line package having ground path that brackets data path to extend memory speeds
EP2544230B1 (en) Semiconductor module and module substrate
US20220311114A1 (en) Dual-stripline with crosstalk cancellation
US20230207405A1 (en) Ultra low loss routing between glass cores
US20230207494A1 (en) Single layer and multilayer magnetic inductors between substrate cores
US20240006286A1 (en) Layer selection for routing high-speed signals in substrates
US20240006735A1 (en) Stacked transceiver and waveguide launcher array
JP2024034696A (ja) プリント配線板および情報処理装置
JP2019091790A (ja) プリント配線基板、半導体装置、電子機器およびプリント配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240226

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240514