CN110062961A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN110062961A
CN110062961A CN201780076451.5A CN201780076451A CN110062961A CN 110062961 A CN110062961 A CN 110062961A CN 201780076451 A CN201780076451 A CN 201780076451A CN 110062961 A CN110062961 A CN 110062961A
Authority
CN
China
Prior art keywords
layer
insulating layer
oxide semiconductor
semiconductor devices
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780076451.5A
Other languages
English (en)
Other versions
CN110062961B (zh
Inventor
宫永美纪
绵谷研一
粟田英章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN110062961A publication Critical patent/CN110062961A/zh
Application granted granted Critical
Publication of CN110062961B publication Critical patent/CN110062961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种半导体器件，包括：栅电极；设置在栅电极的正下方或正上方的区域中的沟道层；设置为与沟道层接触的源电极和漏电极；以及设置在栅电极和沟道层之间的第一绝缘层，沟道层包括第一氧化物半导体，源电极和/或漏电极包括第二氧化物半导体，且第一氧化物半导体和第二氧化物半导体包含In、W和Zn，W对In、W和Zn的总量的含量比高于0.001原子％并且不高于8.0原子％，Zn对In、W和Zn的总量的含量比高于1.2原子％并且不高于40原子％以及Zn与W的原子比率高于1.0并且低于20000。还提供一种制造该半导体器件的方法。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种包括包含铟(In)，钨(W)和锌(Zn)的氧化物半导体层的半导体器件及其制造方法。本申请要求基于2016年12月12日提交的日本专利申请No.2016-240229的优先权。该日本专利申请中描述的全部内容通过引用结合于此。
背景技术
在液晶显示装置，薄膜EL(电致发光)显示装置，有机EL显示装置等中，非晶硅(a-Si)膜已经常规地主要用作作为半导体器件的TFT(薄膜晶体管)的沟道层的半导体膜。
近年来，作为a-Si的替代材料，关注力已经集中在包括了铟(In)，镓(Ga)和锌(Zn)的复合氧化物，即In-Ga-Zn基复合氧化物(也称为“IGZO”)。例如，日本专利公开No.2010-219538(PTL 1)描述了一种通过其中氧化物烧结体用作靶材的溅射方法形成主要由IGZO组成的氧化物半导体膜。
可预期IGZO基氧化物半导体具有高于a-Si的载流子迁移率的载流子迁移率。但是，IGZO基氧化物半导体的场效应迁移率通常为10cm2/Vs。因此，随着近来的显示装置尺寸的增加以及分辨率的提高，已经开始探寻更高的迁移率。
引用列表
专利文献
PTL 1：日本专利公开No.2010-219538
PTL 2：日本专利公开No.2015-056566
发明内容
根据本发明一个实施例的半导体器件包括：栅电极；设置在栅电极的正下方或正上方的区域中的沟道层；设置为与沟道层接触的源电极和漏电极；以及设置在栅电极和沟道层之间的第一绝缘层，沟道层包括第一氧化物半导体，源电极和漏电极中至少一个包括第二氧化物半导体，且第一氧化物半导体和第二氧化物半导体包含铟、钨和锌。第一氧化物半导体和第二氧化物半导体中钨对铟、钨和锌的总量的含量比高于0.001原子％并且不高于8.0原子％，第一氧化物半导体和第二氧化物半导体中锌对铟、钨和锌的总量的含量比不低于1.2原子％并且不高于40原子％。第一氧化物半导体和第二氧化物半导体中锌与钨的原子比率高于1.0并且低于20000。第一绝缘层可以是栅绝缘层。
一种制造根据本发明的另一实施例的半导体器件的方法是制造根据上述实施例的半导体器件的方法，包括：形成栅电极；形成包括氧化物半导体的层；形成覆盖包括氧化物半导体的层的一部分主表面的部分覆盖绝缘层；以及执行热处理。在形成部分覆盖绝缘层之后执行热处理。
附图说明
图1是从上观察时半导体器件的示意图。
图2是示出根据本发明一个实施例的半导体器件的一个示例的截面示意图。
图3是示出根据本发明一个实施例的半导体器件的另一示例的截面示意图。
图4是示出制造图2中所示的半导体器件的方法的一个示例的截面示意图。
图5是示出制造图3中所示的半导体器件的方法的一个示例的截面示意图。
具体实施方式
<本公开要解决的问题>
在TFT的制造中，通常采用光刻法以将抗蚀剂曝光于紫外线。在曝光于紫外线中，采用被称为“光掩模”的玻璃板，其在需要阻挡紫外线的区域中具有金属膜，以便借助光仅照射需要的区域中的抗蚀剂(光致抗蚀剂)。但是，这种采用光掩模曝光于紫外线会导致TFT制造成本的增加。
在借助光掩模通过光刻法制造TFT的情况下，当从上观察TFT时，设计并形成各个源电极以及漏电极以便其一部分重叠在栅电极上，且以栅绝缘层插入其间。这是因为当栅电极的宽度小于源电极和漏电极之间的距离时，即使电压施加至栅电极，其中没有栅电极的一部分中的沟道层也不会产生载流子，且因此TFT不会起作用。电极的这种重叠结构在栅电极和源电极之间以及栅电极和漏电极之间产生寄生电容，且因此会劣化TFT的特性。
PTL2描述了一种包括由IGZO组成的氧化物半导体层(TAOS层12)的顶栅型TFT。采用栅电极15作为光掩模，利用用于图案化栅绝缘膜14的自对准技术制造这种TFT，以由此暴露在栅绝缘膜14正下方的一部分TAOS层12。TAOS层12的上述部分(未被栅绝缘膜14覆盖的区域)通过借助还原气体的还原处理而降低了电阻(TAOS还原层13)，且用作连接源电极和漏电极的连接电极。
根据PTL 2中描述的TFT，可降低由电极的重叠结构造成的寄生电容。但是，借助还原气体的还原处理在操作方面复杂，且进一步的，TFT在提高场效应迁移率方面还有提升空间。
本发明的目的是提供一种新的半导体器件，其能降低寄生电容，具有高场效应迁移率，并且优选地在光照射下还具有高可靠性。本发明的另一目的是提供一种制造半导体器件的方法，通过该方法可相对容易地制造上述半导体器件。
<本公开的有益效果>
根据上述内容，可提供一种能降低寄生电容，具有高场效应迁移率且优选地在光照射下还具有高可靠性的半导体器件。还可提供一种制造半导体器件的方法，通过该方法可相对容易地制造上述半导体器件。
<本发明的实施例的描述>
首先将列出并说明本发明的实施例。
[1]根据本发明一个实施例的半导体器件包括：栅电极；设置在栅电极的正下方或正上方的区域中的沟道层；设置为与沟道层接触的源电极和漏电极；以及设置在栅电极和沟道层之间的第一绝缘层，沟道层包括第一氧化物半导体，源电极和漏电极中至少一个包括第二氧化物半导体，且第一氧化物半导体和第二氧化物半导体包含铟(In)、钨(W)和锌(Zn)。第一氧化物半导体以及第二氧化物半导体中的W对In、W和Zn总量的含量比(以下也称为“W含量比”)高于0.001原子％且不高于8.0原子％，第一氧化物半导体以及第二氧化物半导体中的Zn对In、W和Zn总量的含量比(以下也称为“Zn含量比”)不低于1.2原子％且不高于40原子％。第一氧化物半导体以及第二氧化物半导体中的Zn对W的原子比率(以下也称为“Zn/W比率”)高于1.0且低于20000。第一绝缘层可以是栅绝缘层。
本实施例的半导体器件可以降低寄生电容，并且可以显示出高场效应迁移率。此外，就提高光照射下的可靠性而言，本实施例的半导体器件也是有利的。半导体器件具体是TFT(薄膜晶体管)。
[2]优选地，在本实施例的半导体器件中，第一氧化物半导体中的铟、钨和锌的含量比分别与第二氧化物半导体中的In、W和Zn的含量比相同。因此，特别当沟道层，源电极以及漏电极通过采用栅电极的自对准分离而分别地形成时，可简化半导体器件的制造工艺。
[3]优选地，在本实施例的半导体器件中，沟道层的电阻率不低于10-1Ωcm，且源电极和漏电极的电阻率不高于10-2Ωcm。这在提高半导体器件的场效应迁移率方面是有利的。
[4]在本实施例的半导体器件中，第一氧化物半导体和第二氧化物半导体可由纳米晶氧化物或非晶氧化物组成。这在提高半导体器件的场效应迁移率方面是有利的，且在提高半导体器件在光照射下的可靠性方面也是有利的。
[5]在本实施例的半导体器件中，第一绝缘层可以是覆盖沟道层的主表面且未覆盖源电极和漏电极的主表面的层。这种半导体器件的一个示例是顶栅型TFT。第一绝缘层是覆盖沟道层的主表面且未覆盖源电极和漏电极的主表面的层的特征在降低半导体器件的寄生电容且提高半导体器件的场效应迁移率和在光照射下的可靠性方面是有利的。当第一绝缘层是覆盖沟道层的主表面且未覆盖源电极和漏电极的主表面的层时，半导体器件的至少一个实施例不需要具有覆盖源电极和漏电极的主表面的绝缘层。
[6]在本实施例的半导体器件中，当第一绝缘层是覆盖沟道层的主表面且未覆盖源电极和漏电极的主表面的层时，半导体器件的另一实施例可进一步包括作为覆盖源电极和漏电极的主表面且氧原子含量比低于第一绝缘层的绝缘层的低氧绝缘层。这在提高半导体器件的场效应迁移率以及在光照射下的可靠性方面是有利的。
[7]除第一绝缘层之外，本实施例的半导体器件可进一步包括覆盖沟道层的主表面且未覆盖源电极和漏电极的主表面的第二绝缘层。这种半导体器件的一个示例是底栅型TFT。进一步包括覆盖沟道层的主表面且未覆盖源电极和漏电极的主表面的第二绝缘层在降低半导体器件的寄生电容并提高半导体器件的场效应迁移率和在光照射下的可靠性方面是有利的。当半导体器件进一步包括覆盖沟道层的主表面且未覆盖源电极和漏电极的主表面的第二绝缘层时，半导体器件的至少一个实施例不需要具有覆盖源电极和漏电极的主表面的绝缘层。
[8]当本实施例的半导体器件进一步包括覆盖沟道层的主表面且未覆盖源电极和漏电极的主表面的第二绝缘层时，半导体器件的另一实施例可进一步包括作为覆盖源电极和漏电极的主表面且氧原子含量比低于第二绝缘层的绝缘层的低氧绝缘层。这在提高半导体器件的场效应迁移率和在光照射下的可靠性方面也是有利的。
[9]优选地，在本实施例的半导体器件中，第一氧化物半导体包含六价钨。这在提高半导体器件的场效应迁移率方面是有利的。
[10]在本实施例的半导体器件中，沟道层可进一步包含锆。锆的含量优选不小于1×1017原子/cm3且不大于1×1020原子/cm3。在提高半导体器件在光照射下的可靠性方面，包含上述含量的锆是有利的。
[11]一种制造本发明另一实施例的半导体器件的方法是制造根据上述实施例的半导体器件的方法，包括：形成栅电极；形成包括氧化物半导体的层；形成覆盖包括氧化物半导体的层的主表面的一部分的部分覆盖绝缘层；以及在形成部分覆盖绝缘层之后执行热处理。根据制造本实施例的半导体器件的方法，可相对容易地制造具有低寄生电容，显示出高场效应迁移率且进一步显示出高场效应迁移率和在光照射下的高可靠性的半导体器件。上述氧化物半导体对应于根据上述实施例的半导体器件中包括的第一氧化物半导体和第二氧化物半导体。
[12]制造本实施例的半导体器件的方法可进一步包括在形成包括氧化物半导体的层之后且执行热处理之前，形成覆盖相邻于包括氧化物半导体的层的主表面的该部分的区域的低氧绝缘层。低氧绝缘层是氧原子含量比低于部分覆盖绝缘层的层。进一步包括形成低氧绝缘层在实现具有高场效应迁移率和进一步具有在光照射下的高可靠性的半导体器件方面是有利的。
[13]在制造本实施例的半导体器件的方法中，部分覆盖绝缘层可以是第一绝缘层或不同于第一绝缘层的第二绝缘层。其中部分覆盖绝缘层是第一绝缘层的半导体器件的一个示例是顶栅型TFT。其中部分覆盖绝缘层是第二绝缘层的半导体器件的一个示例是底栅型TFT。根据制造包括形成作为第一绝缘层或不同于第一绝缘层的第二绝缘层的部分覆盖绝缘层的本实施例的半导体器件的方法，可相对容易地制造具有低寄生电容，高场效应迁移率和进一步具有在光照射下的高可靠性的半导体器件。
[14]优选地，在形成制造本实施例的半导体器件的方法中包括的部分覆盖绝缘层中，部分覆盖绝缘层通过采用栅电极的自对准而被图案化。因此，消除了单独采用光掩模的需要，且因此，可容易地以低成本制造半导体器件且可降低所获得的半导体器件的寄生电容。
[15]优选地，执行制造本实施例的半导体器件的方法中包括的热处理包括在不低于100℃且不高于500℃的温度下执行热处理。包括上述步骤可降低所获得的半导体器件的寄生电容且在实现具有高场效应迁移率和进一步具有在光照射下的高可靠性的半导体器件方面是有利的。
<本发明的实施例的细节>
[第一实施例：半导体器件]
本实施例的半导体器件包括：栅电极；设置在栅电极的正下方或正上方的区域中的沟道层；设置为与沟道层接触的源电极和漏电极；以及设置在栅电极和沟道层之间的第一绝缘层，沟道层包括第一氧化物半导体，源电极和漏电极中的至少一个包括第二氧化物半导体，且第一氧化物半导体和第二氧化物半导体包含铟(In)、钨(W)和锌(Zn)。半导体器件具体为TFT(薄膜晶体管)。沟道层的电阻率优选高于源电极和漏电极的电阻率。
在其中沟道层设置在栅电极的正下方或正上方的区域中的本实施例的半导体器件中，可取消常规半导体器件中包括的上述重叠结构，且因此，可降低寄生电容。沟道层设置在栅电极的正下方或正上方的区域中是指当从上观察半导体器件时，如图1中所示，沟道层7的长度15等于栅电极2的宽度12。因此，在这种情况下，沟道层7和源电极5之间的界面位置以及沟道层7和漏电极6之间的界面位置等于栅电极2的端面的位置。当沟道层7设置在栅电极2的正下方或正上方的区域中时，栅电极2的距离13没必要等于沟道层7的宽度14。如下所述，沟道层7设置在栅电极2的正下方或正上方的区域中的这种结构可通过利用图案化的栅电极2的自对准技术形成。
本实施例的半导体器件例如可以是底栅型或顶栅型等。其中沟道层设置在栅电极的正上方的区域中的情况例如是指其中半导体器件是底栅型的情况。其中沟道层设置在栅电极的正下方的区域中的情况例如是指其中半导体器件是顶栅型的情况。
图2是示出根据本发明的一个实施例的半导体器件的一个示例的截面示意图，且示出底栅型半导体器件(TFT)的一个示例。图2中所示的半导体器件包括衬底1，设置在衬底1上的栅电极2，设置在栅电极2的正上方的区域中的沟道层7、设置为与沟道层7接触的源电极5以及漏电极6，以及设置在栅电极2和沟道层7之间的第一绝缘层(栅绝缘层)3。源电极5和漏电极6设置在第一绝缘层3上以便彼此不接触。沟道层7的电阻率高于源电极5和漏电极6的电阻率。也被称为“蚀刻停止层”，“钝化层”等的第二绝缘层(绝缘保护层)8层叠在沟道层7上。在图2中所示的半导体器件中，第二绝缘层(绝缘保护层)8未层叠在源电极5和漏电极6上。虽然图2中所示的半导体器件包括设置在第二绝缘层8上以及源电极5和漏电极6上的第三绝缘层(绝缘保护层)9，但是可省略第三绝缘层9。栅电极2可层叠在衬底1上且以另一层插入其间。源电极5和漏电极6也可用作像素电极。
当从上观察图2中所示的半导体器件时，沟道层7的长度等于栅电极2的宽度。更具体地，当从上观察半导体器件时，沟道层7设置在栅电极2的正上方的区域中。因此，沟道层7和源电极5之间的界面位置以及沟道层7和漏电极6之间的界面位置等于栅电极2的端面的位置。因此，图2中所示的半导体器件可显示出降低的寄生电容。
图3是示出根据本发明的一个实施例的半导体器件的另一示例的截面示意图，且示出顶栅型半导体器件(TFT)的一个示例。图3中所示的半导体器件包括衬底1、设置在衬底1上的沟道层7、设置在沟道层7的正上方的区域中的栅电极2、设置为与沟道层7接触的源电极5和漏电极6，以及设置在栅电极2和沟道层7之间的第一绝缘层(栅绝缘层)3。源电极5和漏电极6设置在衬底1上以便彼此不接触。沟道层7的电阻率高于源电极5和漏电极6的电阻率。虽然图3中所示的半导体器件包括设置在栅电极2上以及源电极5和漏电极6上的第三绝缘层(绝缘保护层)9，但是可省略第三绝缘层9。沟道层7以及源电极5和漏电极6可层叠在衬底1上且以另一层插入其间。源电极5和漏电极6也可用作像素电极。
当从上观察图3中所示的半导体器件时，沟道层7的长度等于栅电极2的宽度。更具体地，当从上观察半导体器件时，沟道层7设置在栅电极2的正下方的区域中。因此，沟道层7和源电极5之间的界面位置以及沟道层7和漏电极6之间的界面位置等于栅电极2的端面的位置。因此，图3中所示的半导体器件可显示出降低的寄生电容。
在本实施例的半导体器件中，沟道层7包括第一氧化物半导体，且源电极5和漏电极6中至少一个(优选两者)包括第二氧化物半导体，且这些第一和第二氧化物半导体包含In、W和Zn。
在本实施例的半导体器件中，第一氧化物半导体以及第二氧化物半导体中的W对In、W和Zn总量的含量比(W含量比)高于0.001原子％且不高于8.0原子％，第一氧化物半导体以及第二氧化物半导体中的Zn对In、W和Zn总量的含量比(Zn含量比)不低于1.2原子％且不高于40原子％。第一氧化物半导体以及第二氧化物半导体中的Zn对W的原子比率(Zn/W比率)高于1.0且低于20000。本实施例的半导体器件可以降低寄生电容，并且可以显示出高场效应迁移率。此外，在提高在光照射下的可靠性方面，本实施例的半导体器件也是有利的。
沟道层7优选地是由第一氧化物半导体组成的层，并且源电极5和漏电极6优选地是由第二氧化物半导体组成的层。
沟道层7中包括的第一氧化物半导体中的In、W和Zn的含量比优选与源电极5和/或漏电极6中包括的第二氧化物半导体中的In、W和Zn的含量比相同。因此，特别是在沟道层7、源电极5和漏电极6利用栅电极2通过自对准分别地形成时，可简化半导体器件的制造工艺。
In、W和Zn的含量比通过TEM-EDX(具有能量分散X射线荧光光谱仪的透射电子显微镜)或RBS(卢瑟福背散射分析)得以测量。第一氧化物半导体中的In、W和Zn的含量比以及第二氧化物半导体中的In、W和Zn的含量比通过利用上述方法对沟道层7(第一氧化物半导体)的一部分以及源电极5和/或漏电极6(第二氧化物半导体)的一部分进行定量分析而得以测量。
In的含量比(以下也称为“In含量比”)由以下等式定义：
In含量比(原子％)＝{In含量/(In含量+W含量+Zn含量)}×100。
W的含量比(以下也称为“W含量比”)由以下等式定义：
W含量比(原子％)＝{W含量/(In含量+W含量+Zn含量)}×100。
Zn的含量比(以下也称为“Zn含量比”)由以下等式定义：
Zn含量比(原子％)＝{Zn含量/(In含量+W含量+Zn含量)}×100。
当上述W含量比高于0.001原子％且低于0.5原子％时，可能难以通过TEM-EDX或RBS估计原子％。在这种情况下，通过SIMS(二次离子质谱仪)测量每1cm3的W原子数。例如，当每1cm3的W原子数为1.5×1020/cm3时，W含量比为0.5原子％。例如，当每1cm3的W原子数为1.5×1019/cm3时，W含量比为0.05原子％。每1cm3的W原子数与W含量比(原子％)之间的关系如以下等式所示
W含量比＝通过SIMS的每1cm3的W原子数/(3×1022)×100％。
只要涉及W含量比，当源电极5和/或漏电极6(第二氧化物半导体)中的含量比和沟道层7(第一氧化物半导体)中的含量比的差在关于沟道层7(第一氧化物半导体)＝{(第一氧化物半导体层－第二氧化物半导体层)/第一氧化物半导体层×100％)}的±20％的范围内时，两种含量比被确定为相同。只要涉及In含量比和Zn含量比，当源电极5和/或漏电极6(第二氧化物半导体)中的含量比和沟道层7(第一氧化物半导体)中的含量比的差在对于沟道层7(第一氧化物半导体)＝{(第一氧化物半导体层－第二氧化物半导体层)/第一氧化物半导体层×100％)}的±30％的范围内时，两种含量比被确定为相同。
在根据本实施例的半导体器件中，沟道层7(第一氧化物半导体)中的W含量比优选高于0.001原子％且不高于8.0原子％，且Zn含量比优选不低于1.2原子％且不高于40原子％，且Zn与W的原子比率，即Zn含量比与W含量比的比率(Zn含量比/W含量比，且以下也称为“Zn/W比率”)优选高于1.0且低于20000。因此，可提高半导体器件的场效应迁移率，且进一步也提高半导体器件的在光照射下的可靠性。
在根据本实施例的半导体器件中，源电极5和漏电极6(第二氧化物半导体)中的W含量比优选高于0.001原子％且不高于8.0原子％，且Zn含量比优选不低于1.2原子％且不高于40原子％，且Zn/W比率优选高于1.0且低于20000。这种源电极5和漏电极6的使用在实现显示出高场效应迁移率和在光照射下的高可靠性的半导体器件方面是有利的，且也在降低源电极5和漏电极6的电阻率方面是有利的。
从提高场效应迁移率和在光照射下的可靠性的观点来看，沟道层7(第一氧化物半导体)中以及源电极5和漏电极6(第二氧化物半导体)中的W含量比优选不低于0.01原子％且进一步优选地不低于0.08原子％，且更优选不高于5原子％且进一步优选不高于3原子％。当W含量比不高于0.001原子％时，阈值电压Vth特性，半导体器件的一个重要特性有不良趋势，且也会降低半导体器件的在光照射下的可靠性。从易于器件控制的观点来看，希望诸如TFT的半导体器件具有不低于0V且不高于5V的阈值电压Vth。当W含量比超过8原子％时，存在难以获得优良场效应迁移率的趋势。当采用具有超过8原子％的W含量比的源电极5和/或漏电极6时，这些电极的电阻率的降低可能变得困难。从提高在光照射下的可靠性的观点来看，沟道层7(第一氧化物半导体)以及源电极5和漏电极6(第二氧化物半导体)中的W含量比理想地不高于0.5原子％。
沟道层7(第一氧化物半导体)中以及源电极5和漏电极6(第二氧化物半导体)中的Zn含量比不低于1.2原子％且不高于40原子％，且Zn/W比率高于1.0且低于20000在实现显示出高场效应迁移率以及在光照射下的高可靠性的半导体器件方面是有利的。
从提高场效应迁移率和在光照射下的可靠性的观点来看，沟道层7(第一氧化物半导体)中以及源电极5和漏电极6(第二氧化物半导体)中的Zn含量比优选不低于3原子％且进一步优选不低于10原子％且更优选不高于25原子％且进一步优选不高于18原子％。当Zn含量比低于1.2原子％时，会降低半导体器件的在光照射下的可靠性。当Zn含量比超过40原子％时，存在难以获得优良场效应迁移率的趋势。
当沟道层7(第一氧化物半导体)中以及源电极5和漏电极6(第二氧化物半导体)中的Zn/W比率不高于1.0时，会降低半导体器件的在光照射下的可靠性。Zn/W比率更优选不低于3.0，且进一步优选不低于5.0。当沟道层7(第一氧化物半导体)中以及源电极5和漏电极6(第二氧化物半导体)中的Zn/W比率不低于20000时，存在难以获得优良场效应迁移率的趋势。Zn/W比率更优选不高于500，且进一步优选不高于300。Zn/W比率可以不低于80。
从提高场效应迁移率的观点来看，沟道层7(第一氧化物半导体)中以及源电极5和漏电极6(第二氧化物半导体)中的In/(In+Zn)原子比率优选高于0.8。
现在将说明半导体器件的在光照射下的可靠性。通常，包括氧化物半导体的半导体器件的可靠性会取决于半导体器件制造期间的热处理温度而变化。通过提高热处理温度，可提高可靠性。但是，通常，当提高热处理温度时，会降低场效应迁移率。因此，希望即使在热处理温度较高时也不会降低场效应迁移率。在本说明书中，“高场效应迁移率以及在光照射下的高可靠性”是指即使在热处理温度较高时也不会降低场效应迁移率，且由于高的热处理温度而获得在光照射下的高可靠性。
沟道层7的电阻率优选不低于10-1Ωcm，且源电极5和漏电极6的电阻率优选不高于10-2Ωcm。
包含氧的铟公知地作为透明导电膜。如日本专利公开No.2002-256424中所述，例如通常采用具有低于10-1Ωcm的电阻率的膜作为用于透明导电膜的膜。因此，本实施例的半导体器件中的源电极5以及漏电极6的电阻率也优选为低，且更优选不高于10-2Ωcm。另一方面，希望本实施例的半导体器件中的沟道层7的电阻率不低于10-1Ωcm。为了实现这种电阻率，优选将沟道层7的W含量比、Zn含量比以及Zn/W比率考虑在内。
从提高半导体器件的场效应迁移率和在光照射下的可靠性的观点来看，形成沟道层7的第一氧化物半导体优选由纳米晶氧化物或非晶氧化物组成。从相同观点看，形成源电极5和漏电极6的第二氧化物半导体优选由纳米晶氧化物或非晶氧化物组成。
在本说明书中，“纳米晶氧化物”是指这样的氧化物，其中未观测到由晶体引起的波峰且根据以下条件通过X射线衍射测量观测到出现在低角度一侧的所谓的“晕圈”的宽峰，且其中当根据以下条件通过采用透射电子显微镜执行微小区域的透射电子束衍射测量时观测到环状图案。环状图案包括其中点集中以形成环状图案的情况。
在本说明书中，“非晶氧化物”是指这样的氧化物，其中未观测到由晶体引起的波峰且根据以下条件通过X射线衍射测量观测到出现在低角度一侧的所谓的“晕圈”的宽峰，且其中当根据以下条件通过采用透射电子显微镜执行微小区域的透射电子束衍射测量时再次观测到所谓的“晕圈”的暗图案。
(X射线衍射测量条件)
测量方法：面内方法(狭缝准直)方法
X射线产生部：对阴极Cu，50kV，300mA的输出
检测部：闪烁计数器
入射部：狭缝准直
日光狭缝：入射侧0.48°的纵向发散角
光接收侧0.41°的纵向发散角
狭缝：入射侧S1＝1mm*10mm
光接收侧S2＝0.2mm*10mm
扫描条件：2θχ/Φ的扫描轴
扫描模式：步进测量，10至80°的扫描范围，0.1°的步进宽度，8秒的步进时间。
(透射电子束衍射测量条件)
测量方法：显微电子束衍射方法
加速电压：200kV
束直径：与将被测量的包括氧化物半导体的层的膜厚相同或相等
在第一氧化物半导体和/或第二氧化物半导体由纳米晶氧化物组成的情况下，如上所述观测环状图案且在根据上述条件执行微小区域的透射电子束衍射测量时未观测到点状图案。相反，例如，日本专利No.5172918中公开的氧化物半导体层包括沿垂直于层表面的方向的c轴定向的晶体，且当微小区域中的纳米晶体如上所述在某一方向上定向时，观测到点状图案。在第一氧化物半导体和/或第二氧化物半导体由纳米晶氧化物组成时，纳米晶具有非定向特性，即纳米晶没有相对于层的表面定向，且当至少观测到垂直于层表面的表面(层截面)时具有随机定向。换言之，晶轴没有相对于膜厚方向定向。
形成沟道层7的第一氧化物半导体且除此之外的形成源电极5以及漏电极6的第二氧化物半导体由纳米晶氧化物或非晶氧化物组成的特征在提高半导体器件的场效应迁移率方面是有利的。从提高场效应迁移率的观点来看，第一氧化物半导体和第二氧化物半导体优选由非晶氧化物组成。当上述Zn含量比不低于10原子％和/或W含量比不低于0.4原子％时，第一氧化物半导体和第二氧化物半导体可能变成非晶氧化物且即使在热处理温度较高时，非晶氧化物也是稳定的。
从提高场效应迁移率的观点来看，在本实施例的半导体器件中，形成沟道层7的第一氧化物半导体优选包含W，其中利用X射线光电子光谱(XPS)测量的键合能的峰值位置不小于32.9eV且不大于36.5eV。键合能的峰值位置更优选不小于34eV且不大于36.5eV，且进一步优选不小于35eV且不大于36.5eV。
在X射线光电子光谱(XPS)中，具有六价W的WO3的键合能的峰值公知地出现在不小于35eV且不大于36.5eV的范围内，钨金属以及具有四价钨的WO2的键合能的峰值公知地出现在不小于32eV且不大于33.5eV的范围内。因此，从提高场效应迁移率的观点来看，第一氧化物半导体优选包含六价W。
从提高半导体器件的场效应迁移率的观点来看，形成源电极5和漏电极6的第二氧化物半导体也优选包含W，其中利用X射线光电子光谱(XPS)测量的键合能的峰值位置不小于32.9eV且不大于36.5eV，更优选包含其中键合能的峰值位置不小于34eV且不大于36.5eV的W，且进一步优选包含其中键合能的峰值位置不小于35eV且不大于36.5eV的W。此外，第二氧化物半导体优选包含六价W。
在本实施例的半导体器件中，沟道层优选进一步包含锆(Zr)且其含量优选不小于1×1017原子/cm3且不大于1×1020原子/cm3。因此，可提高半导体器件的在光照射下的可靠性。通常，出于提高热稳定性，耐热性和耐化学性或降低S值和截止电流的目的，Zr通常应用于氧化物半导体。但是在本发明中，新近发现可通过采用Zr与W和Zn一起而提高在光照射下的可靠性。通过利用次级离子质谱(SIMS)分析深度方向上的沟道层7的任意点，沟道层7中的Zr含量获得为沟道层7中每1cm3的原子数。
当Zr含量小于1×1017原子/cm3时，未提高在光照射下的可靠性。当Zr含量大于1×1020原子/cm3时，在光照射下的可靠性倾向于降低。从提高在光照射下的可靠性的观点来看，Zr含量更优选不小于1×1018原子/cm3，且更优选不大于1×1019原子/cm3。
从提高半导体器件的场效应迁移率的观点来看，源电极5和漏电极6也优选进一步包含Zr且其含量优选不小于1×1017原子/cm3且不大于1×1020原子/cm3。
沟道层7以及源电极5和漏电极6中除In、W和Zn之外的不可避免的金属与In、W和zinc Zn总量的含量比优选不高于1原子％。
从提高半导体器件的场效应迁移率的观点来看，沟道层7以及源电极5和漏电极6中每一个的膜厚优选不小于2nm且不大于100nm，且更优选不小于5nm且不大于80nm。
沟道层7以及源电极5和漏电极6例如可通过用于在衬底1上整体形成包括形成沟道层7以及源电极5和漏电极6的氧化物半导体的层且通过自对准从这种氧化物半导体层分别地形成沟道层7、源电极5以及漏电极6而形成。以下，包括氧化物半导体的上述层将也被称为“氧化物半导体层”。氧化物半导体层优选为由氧化物半导体组成的层。氧化物半导体层可直接形成在衬底1上，或可形成在衬底1上且以另一层(例如第一绝缘层3)插入其间。当通过上述方法形成沟道层7以及源电极5和漏电极6时，第一氧化物半导体以及第二氧化物半导体具有相同组分。可通过包括通过溅射方法形成膜的步骤的制造方法获得氧化物半导体层。这在获得具有高场效应迁移率和在光照射下的高可靠性的半导体器件方面是有利的。形成沟道层7以及源电极5和漏电极6的氧化物半导体层是允许施加至半导体器件的制造工艺中采用的抗蚀剂层的紫外线穿过的透明层。如果源电极5和漏电极6是透明的，则当半导体器件例如应用至图像显示设备时减少各个像素中的遮光部，且因此可提高孔径比。
溅射方法是指通过将靶材和衬底在膜形成腔中彼此面对设置，将电压施加至靶材且以惰性气体离子溅射靶材表面，由此从靶材释放形成靶材的原子并在衬底上沉积原子而形成由形成靶材的原子组成的膜的方法。
除了溅射方法之外，脉冲激光沉积(PLD)方法，热沉积方法等可作为形成氧化物半导体层的方法。但是出于上述原因，优选采用溅射方法。
磁控溅射方法，面对靶材型溅射方法等可用作溅射方法。对于溅射期间的气氛气体来说，可采用Ar气、Kr气和Xe气，且也可采用这些气体与氧气的混合物。
当通过溅射方法形成氧化物半导体层时，可在通过溅射方法形成膜之后执行热处理，或者可在通过溅射方法形成膜期间执行热处理。因此，容易地获得由纳米晶氧化物或非晶氧化物组成的氧化物半导体层。上述热处理在实现具有高场效应迁移率和在光照射下的可靠性的半导体器件方面也是有利的。
没有特别限制通过溅射方法在膜形成期间执行热处理的方法，且该方法的示例可包括借助灯照射，电阻元件，激光束等的热处理。衬底温度优选不低于100℃且不高于250℃。热处理时间对应于膜形成时间且膜形成时间取决于将要形成的氧化物半导体层的膜厚。但是，膜形成时间例如可约为1秒至10分钟。没有特别限制通过溅射方法在膜形成之后执行的热处理，而且，或者也可为借助灯照射，电阻元件，激光束等的热处理。
特别地，制造本实施例的半导体器件的方法优选包括在形成氧化物半导体层之后执行的步骤，且更优选包括存在在上述位置处设置的绝缘层的情况下执行热处理的步骤，以便整体地形成氧化物半导体层且从这种氧化物半导体层分别地形成沟道层7、源电极5和漏电极6。以下将说明包括执行热处理的上述步骤的半导体器件的制造方法。
以下将说明栅电极2。栅电极2例如可以是由诸如Ti、Al、Mo、W或Cu的金属组成的单层结构的电极或其中采用这些金属的两种以上的多层结构的电极。当半导体器件是底栅型时，栅电极优选由能阻挡半导体器件的制造工艺中采用的施加至抗蚀剂层的紫外线的材料制成，以便利用栅电极2通过自对准技术分别地形成沟道层7、源电极5和漏电极6，以由此制造半导体器件。
以下将说明本实施例的半导体器件中包括的绝缘层。在图2中所示的底栅型以及图3中所示的顶栅型两者中，半导体器件至少具有作为栅绝缘层的设置在栅电极2和沟道层7之间的第一绝缘层3。如图2中所示，底栅型半导体器件可进一步具有也被称为“蚀刻停止层”，“钝化层”等的覆盖沟道层7的主表面(相反于第一绝缘层3的主表面)的第二绝缘层(绝缘保护层)8。此外，如图2和3中所示，半导体器件可进一步具有覆盖半导体器件的表面的第三绝缘层(绝缘保护层)9。第三绝缘层(绝缘保护层)9是根据需要提供的任意绝缘层。
从绝缘层的设置位置的观点来看，通过整体形成氧化物半导体层且由这种氧化物半导体层分别地形成沟道层7、源电极5和漏电极6而获得的半导体器件例如可分成如下类型：
(X)一种半导体器件，包括覆盖沟道层7的主表面且未覆盖源电极5和漏电极6的主表面的高氧绝缘层(部分覆盖绝缘层)，以及在形成上述氧化物半导体层之后执行的热处理步骤中不包括覆盖源电极5和漏电极6的主表面的绝缘层；以及
(Y)一种半导体器件，包括覆盖沟道层7的主表面且未覆盖源电极5和漏电极6的主表面的高氧绝缘层(部分覆盖绝缘层)，以及包括在形成上述氧化物半导体层之后执行的热处理步骤中覆盖源电极5和漏电极6的主表面的低氧绝缘层。
类型(X)和(Y)中的高氧绝缘层是指可抑制在热处理期间发生的氧从氧化物半导体层脱附，或可使氧扩散进入氧化物半导体层。借助高氧绝缘层覆盖的氧化物半导体层使得抑制了氧的脱附或在热处理期间从高氧绝缘层提供氧，且因此变成作为沟道层的层。高氧绝缘层的一个示例是每单位体积氧原子数大于氧化物半导体层的绝缘层。如下获得氧化物半导体层中每单位体积的氧原子数。首先，借助TEM-EDX(具有能量分散X射线荧光光谱仪的透射电子显微镜)确定氧化物半导体层中存在的元素量，且根据以下等式获得形成氧化物半导体层的各个原子的比率(原子含量比)：
原子含量比＝靶材原子的含量/氧化物半导体层中存在的所有原子的含量。
对于所有原子的总的原子含量比为1。随后，基于氧化物半导体层的膜密度以及所有组成原子含量比，可根据如下等式获得每单位体积的氧原子数：
每单位体积的氧原子数＝氧原子含量比(假设总数为1的值)×阿伏伽德罗常数×膜密度/{通过相对于所有组成原子求和(形成氧化物半导体层的靶材原子的原子量×靶材原子的含量比(假设总数为1的值))获得的值}；或者
每单位体积的氧原子数＝氧原子含量比(假设总数为1的值)×每单位体积的膜中包括的原子数。
每单位体积的膜中包括的原子数可通过RBS测量。为了简化，利用6.8g/cm3计算膜密度。
例如，当氧化物半导体层的组成原子是In,W,Zn和O时，且当AIn代表In的含量比，AW代表W的含量比，AZn代表Zn的含量比且AO代表O的含量比时，氧化物半导体层中每单位体积的氧原子数可根据以下等式获得：
每单位体积氧原子数＝AO×阿伏伽德罗常数×6.8/{AIn×In原子量(114.82)+AW×W原子量(188.84)+AZn×Zn原子量(65.39)+AO×氧原子量(16.0)}。
可通过TEM-EDX测量获得AIn、Aw、AZn和Ao。
类似于计算氧化物半导体层中每单位体积的氧原子数的上述方法，可从形成高氧绝缘层的绝缘材料的组成公式计算高氧绝缘层中每单位体积的氧原子数。当氧化物半导体层中每单位体积的氧原子数小于绝缘层中每单位体积的氧原子数时，这种绝缘层可被认为是高氧绝缘层。
由具有绝缘性质以及介电常数并具有相对较高的氧原子含量比的材料制成的层可以作为高氧绝缘层。不管基于每单位体积的氧原子数的比较的上述确定如何，诸如SiOx层(x≥1.5)，SiOxNy层(x≥1.5)或AlOx层(x≥1.5)的绝缘层都可以是高氧绝缘层。从半导体器件的在光照射下的可靠性观点来看，高氧绝缘层优选是SiOx层(x≥1.5)。在底栅型的情况下，当SiNx层层叠在这种SiOx层上时可进一步提高在光照射下的可靠性。
类型(Y)中的低氧绝缘层是指不能抑制在热处理期间发生的氧从氧化物半导体层的脱附。当氧的脱附发生时，由低氧绝缘层覆盖的氧化物半导体层会降低电阻率且变成导电膜。只要涉及高氧绝缘层和低氧绝缘层之间的关系，低氧绝缘层可定义为氧原子含量比低于高氧绝缘层的绝缘层。低氧绝缘层的一个示例是每单位体积氧原子数小于氧化物半导体层的绝缘层。低氧绝缘层中每单位体积的氧原子数可通过上述方法计算。低氧绝缘层中每单位体积氧原子数小于高氧绝缘层中的。
具有绝缘性质以及介电常数且具有相对较低的低氧原子含量比的材料制成的层可以作为低氧绝缘层。不管基于每单位体积氧原子数的比较的上述确定如何，诸如SiOxNy层(x<1.5)、Al2OxNy层(x<3且y>0)或SiNx层的绝缘层都可以是低氧绝缘层。从半导体器件的在光照射下的可靠性的观点来看，低氧绝缘层优选为SiNx层。
在底栅型半导体器件的情况下，例如，高氧绝缘层可以是第二绝缘层8。这种第二绝缘层8可以是存在于上述热处理步骤中，且随后被去除并不再存在于所获得的半导体器件中的层。在顶栅型半导体器件的情况下，例如，高氧绝缘层可以是第一绝缘层(栅绝缘层)3。但是，本发明不限于这些示例且多种类型的绝缘层(例如第一绝缘层3和第二绝缘层8)可作为高氧绝缘层。顶栅型半导体器件中的第一绝缘层(栅绝缘层)3以及底栅型半导体器件中的第二绝缘层8例如可以是SiOx层(x≥1.5)、SiOxNy层(x≥1.5且y<0.5)或Al2O3层，优选SiOx层(x≥1.5)，且更优选SiO2层。
类型(Y)中的低氧绝缘层例如可以是在上述热处理步骤之前形成的第三绝缘层9。第三绝缘层9例如可以是SiOxNy层(x<1.5且y>0.5)，SiNx层或Al2OxNy层(x<3且y>0)，且优选为SiNx层。
在类型(X)中，第三绝缘层9是没有存在于上述热处理步骤中的层。但是，最终获得的半导体器件可具有第三绝缘层9。在类型(Y)中，第三绝缘层9可以是低氧绝缘层，且在这种情况下，第三绝缘层9可以是氧原子含量比低于第二绝缘层8(底栅型)或第一绝缘层3(顶栅型)的层。
当形成在衬底1上的氧化物半导体层在上述热处理步骤中被热处理时，其主表面被高氧绝缘层(部分覆盖绝缘层)覆盖的氧化物半导体层的一部分的电阻率增加且可显示出半导体特性，且因此这部分可用作沟道层7。
另一方面，当形成在衬底1上的氧化物半导体层在上述热处理步骤中被热处理时，其中其主表面未被高氧绝缘层(部分覆盖绝缘层)覆盖的氧化物半导体层的一部分，或其中其主表面被低氧绝缘层覆盖的氧化物半导体层的一部分的电阻率降低，且因此这部分可用作源电极5和漏电极6。用于通过上述热处理步骤分别地形成沟道层7、源电极5以及漏电极6的方法在获得具有高场效应迁移率和在光照射下的可靠性的半导体器件方面是有利的。
在类型(X)中，在上述热处理步骤之后，绝缘层可层叠在源电极5和漏电极6的未被覆盖的主表面上。绝缘层的示例可包括SiOx层、SiOxNy层、SiNx层、AlOx层、Al2OxNy层等等。从保持源电极5和漏电极6的低电阻率的观点来看，绝缘层优选是SiNx层。如上所述，绝缘层可以是第三绝缘层9。
没有特别限制氧化物半导体层形成之后执行的上述热处理的方法，且可以是借助灯照射，电阻元件，激光束等的热处理。热处理温度优选不低于100℃且不高于500℃。为了实现高场效应迁移率，加热温度更优选不高于450℃，且进一步优选不高于400℃。为了实现在光照射下的高可靠性，加热温度更优选不低于200℃，且进一步优选不低于300℃。从同时实现高场效应迁移率和在光照射下的高可靠性的观点来看，加热温度特别优选不低于300℃且不高于500℃。
热处理的气氛可以是诸如在空气中，氮气中，氮气氧气中，Ar气中，Ar-氧气中，含空气的水蒸汽中以及含氮的水蒸汽中的各种类型的气氛，且优选氮气中。气氛的压力可以是在减压条件(例如低于0.1Pa)下的压力或增压条件(例如0.1Pa至9MPa)下的压力或大气压，且优选大气压。热处理时间例如可约为0.01秒至2小时，且优选约1秒至10分钟。
[第二实施例：制造半导体器件的方法]
制造根据本实施例的半导体器件的方法是制造根据上述第一实施例的半导体器件的方法且没有特别限制。但是，从有效并相对容易地制造根据上述第一实施例的显示出高场效应迁移率且进一步显示出高场效应迁移率和在光照射下的高可靠性的半导体器件的观点来看，制造根据本实施例的半导体器件例如包括如下步骤：
(1)形成栅电极；
(2)形成包括氧化物半导体(氧化物半导体层)的层；
(3)形成覆盖氧化物半导体层的一部分主表面的部分覆盖绝缘层；以及
(4)在形成部分覆盖绝缘层之后执行热处理。
制造根据本实施例的半导体器件的方法可进一步包括步骤(5)：在步骤(3)之后且步骤(4)之前，形成覆盖相邻于氧化物半导体层的主表面的上述部分的区域的低氧绝缘层。
在制造根据本实施例的包括上述步骤(1)至(4)(且进一步地，步骤(5))的半导体器件的方法中，利用形成在预定位置的部分覆盖绝缘层从氧化物半导体层分别地形成沟道层、源电极以及漏电极，以由此获得半导体器件。形成在预定位置的部分覆盖绝缘层可通过采用预先制成的栅电极的自对准技术形成，且依次地，沟道层、源电极和漏电极可通过这种自对准技术从氧化物半导体层分别地形成。根据制造包括上述步骤(1)至(4)(且进一步地，步骤(5))的本实施例的半导体器件的方法，可同时制造底栅型半导体器件和顶栅型半导体器件。所获得的半导体器件具体为TFT(薄膜晶体管)。以下将参考附图详细说明制造底栅型半导体器件的方法以及制造顶栅型半导体器件的方法。
<制造底栅型半导体器件的方法>
图4是示出制造图2中所示的底栅型半导体器件的方法的一个示例的截面示意图。采用图2中所示的底栅型半导体器件作为一个示例，下文将说明制造底栅型半导体器件的方法。制造图2中所示的底栅型半导体器件的方法例如包括以下列顺序列出的步骤：
[a]在衬底1上形成栅电极2[对应于上述步骤(1)]；
[b]在栅电极2上形成第一绝缘层(栅绝缘层)3；
[c]在第一绝缘层3上形成氧化物半导体层4[对应于上述步骤(2)]；
[d]在氧化物半导体层4上形成第二绝缘层(绝缘保护层)8；
[e]图案化第二绝缘层8且形成覆盖氧化物半导体层4的一部分主表面的部分覆盖绝缘层[对应于上述步骤(3)]；以及
[f]执行热处理[对应于上述步骤(4)]。
(步骤[a])
本步骤是在衬底1上形成栅电极2的步骤。虽然没有特别限制衬底1，但是从提高透明度，价格稳定性以及表面平整度的观点来看，石英玻璃衬底，无碱玻璃衬底，碱性玻璃衬底等是优选的。虽然没有特别限定栅电极2，但是从高耐氧化，低电阻且进一步地在后续步骤中采用能阻挡施加至抗蚀剂层的紫外线的材料的观点来看，Mo电极，Ti电极，W电极、Al电极、Cu电极等是优选的。虽然没有特别限定形成栅电极2的方法，但是从允许衬底1的主表面上的大面积且均匀的形成的观点来看，真空气相沉积方法，溅射方法等是优选的。栅电极2可直接形成在衬底1的主表面上，或可形成在衬底1上且以另一层(例如由有机物质或无机物质组成的绝缘层)插入其间。栅电极2优选形成为具有均匀膜厚。
随后，执行抗蚀剂材料的涂布，使用光掩模利用紫外线的照射以及显影，以由此形成对应于所设计的栅电极2的布线图案的抗蚀剂图案。随后，未被抗蚀剂层覆盖的栅电极2的一部分通过酸溶液或等离子体处理加以蚀刻，且随后去除抗蚀剂层。因此形成栅电极2的布线(图案化的栅电极2)。
(步骤[b])
本步骤是在图案化的栅电极2上形成第一绝缘层(栅绝缘层)3的步骤。通常，第一绝缘层3形成在具有衬底1和栅电极2的层叠体的整个主表面上，包括图案化的栅电极2的主表面。虽然没有特别限定形成第一绝缘层3的方法，但是从允许大面积且均匀的形成以及确保绝缘特性的观点来看，形成第一绝缘层3的方法优选是等离子CVD(化学气相沉积)方法等。第一绝缘层3优选形成为具有均匀膜厚。
第一绝缘层(栅绝缘层)3例如可以是SiOx层、SiOxNy层、SiNx层、AlOx层或Al2OxNy层。但是，为了同时实现半导体器件的高场效应迁移率和在光照射下的高可靠性，第一绝缘层(栅绝缘层)3优选是SiOx层。
(步骤[c])
本步骤是在第一绝缘层3上形成氧化物半导体层4的步骤。如上所述，氧化物半导体层4优选通过包括通过溅射方法形成膜的步骤的方法形成，且也可通过在通过溅射方法形成膜期间执行热处理而形成。氧化物半导体层4优选形成为具有均匀膜厚。
随后，执行抗蚀剂材料的涂布，使用光掩模利用紫外线的照射以及显影，以由此形成对应于所设计的沟道层7、源电极5和漏电极6的布线图案的抗蚀剂图案。随后，未被抗蚀剂层覆盖的氧化物半导体层4的一部分通过酸溶液或等离子体处理加以蚀刻，且随后去除抗蚀剂层。因此形成氧化物半导体层4(图案化的氧化物半导体层4)的布线图案。
(步骤[d])
本步骤是在图案化氧化物半导体层4上形成第二绝缘层(绝缘保护层)8的步骤。通常，第二绝缘层8形成在具有衬底1，栅电极2，第一绝缘层3以及氧化物半导体层4的层叠体的整个表面上，包括图案化氧化物半导体层4的主表面。虽然没有特别限定形成第二绝缘层8的方法，但是从允许大面积且均匀地形成以及确保绝缘特性的观点来看，形成第二绝缘层8的方法优选是等离子体CVD(化学气相沉积)方法等。第二绝缘层8优选形成为具有均匀膜厚。
第二绝缘层8对应于上述高氧绝缘层且为将形成部分覆盖绝缘层的层。第二绝缘层8例如可以是SiOx层(x≥1.5)、SiOxNy层(x≥1.5)或AlOx层(x≥1.5)。但是，为了同时实现半导体器件的在光照射下的高场效应迁移率和高可靠性，第二绝缘层8优选为SiOx层(x≥1.5)，且更优选为SiO2层。如上所述，为了从氧化物半导体层4分别地形成沟道层7、源电极5和漏电极6，第二绝缘层8的氧原子含量比优选高于氧化物半导体层4和/或当执行热处理的下述步骤中存在第三绝缘层9时，第二绝缘层8的氧原子含量比优选高于第三绝缘层9的。
(步骤[e])
本步骤是图案化第二绝缘层8且形成覆盖氧化物半导体层4的主表面的一部分的部分覆盖绝缘层的步骤。在本步骤中，首先涂布抗蚀剂材料，以由此在第二绝缘层8上形成抗蚀剂层10。因此获得具有图4(a)中所示的结构的层叠体。随后从衬底1一侧施加紫外线。此时，紫外线被栅电极2阻挡，且因此在抗蚀剂层10中形成未被紫外线曝光的区域A以及在没有阻挡紫外线的情况下被曝光的区域B。随后执行显影，以由此溶解被紫外线曝光的区域B中的抗蚀剂层10。由此获得具有图4(b)中所示的结构的层叠体。
随后，通过酸溶液或等离子体处理蚀刻未被抗蚀剂层10覆盖的第二绝缘层8的一部分直至暴露氧化物半导体层4的表面，且因此图案化第二绝缘层8。因此获得具有图4(c)中所示的结构的层叠体。图案化的第二绝缘层8对应于部分覆盖绝缘层。以此方式，利用预先制造的栅电极2，通过借助自对准的图案化而形成部分覆盖绝缘层。随后，去除图案化的第二绝缘层8上的抗蚀剂层10。
(步骤[f])
本步骤是执行热处理的步骤。通过这种热处理，作为氧化物半导体层4的一部分且被第二绝缘层8(部分覆盖绝缘层)覆盖的区域形成沟道层7，且另一方面，作为氧化物半导体层4的另一部分且具有未被第二绝缘层8(部分覆盖绝缘层)覆盖的暴露的主表面的区域的电阻率降低，且因此形成源电极5或漏电极6。源电极5和漏电极6也可用作像素电极。
当从上观察所获得的层叠体(底栅型TFT)时，作为氧化物半导体层4的一部分的沟道层7的长度等于栅电极2的宽度。更具体地，当从上观察层叠体时，沟道层7设置在栅电极2的正上方的区域中。因此，沟道层7和源电极5之间的界面位置以及沟道层7和漏电极6之间的界面位置等于栅电极2的端面的位置。沟道层7和栅电极2之间的这种位置关系可仅应用于作为半导体器件的TFT区，且除了TFT区之外的栅电极的布线图案不需要在氧化物半导体层中被图案化。
没有特别限制热处理的方法，且可为借助灯照射，电阻元件，激光束等的热处理。热处理温度优选不低于100℃且不高于500℃。为了实现高场效应迁移率，加热温度更优选不高于450℃，且进一步优选不高于400℃。为了实现在光照射下的高可靠性，加热温度更优选不低于150℃，且进一步优选不低于300℃。从同时实现高场效应迁移率以及在光照射下的高可靠性的观点来看，加热温度特别优选不低于300℃且不高于500℃。
热处理的气氛可以是诸如在空气中，氮气中，氮气氧气中，Ar气中，Ar-氧气中，含空气的水蒸汽中以及含氮的水蒸汽中的各种类型的气氛，且更优选氮气中。气氛的压力可以是在减压条件(例如低于0.1Pa)下的压力或增压条件(例如0.1Pa至9MPa)下的压力，或大气压，且优选大气压。热处理时间例如可约为0.01秒至2小时，且优选约1秒至10分钟。
不仅氧化物半导体层4的一部分，而且以与形成栅电极2的方法相同的方法形成的另一金属层可用作信号布线。
(步骤[g])
如图2中所示，可提供在层叠体的表面上形成第三绝缘层9的步骤[g]。通常，第三绝缘层9形成在层叠体的整个主表面上。虽然没有特别限制形成第三绝缘层9的方法，但是从允许大面积且均匀的形成以及确保绝缘特性的观点来看，形成第三绝缘层9的方法优选为等离子体CVD(化学气相沉积)方法等。
可在执行热处理的步骤[f]之前执行或在步骤[f]之后执行形成第三绝缘层9的步骤[g]，当在执行热处理的步骤[f]之前执行步骤[g]时，第三绝缘层9可为上述低氧绝缘层。在这种情况下，第三绝缘层9例如可以是SiOxNy层(x<1.5且y>0.5)、SiNx层或Al2OxNy层(x<3且y>0)，且从降低源电极5和漏电极6的电阻率的观点来看，优选为SiNx层。如上所述，为了从氧化物半导体层4分别地形成沟道层7、源电极5和漏电极6，第三绝缘层9的氧原子含量比优选低于氧化物半导体层4的和/或从降低源电极5和漏电极6的电阻率的观点来看，第三绝缘层9的氧原子含量比优选低于第二绝缘层8的。
另一方面，当在步骤[f]之后执行步骤[g]时，第三绝缘层9例如可以是SiOx层、SiOxNy层、SiNx层、AlOx层、Al2OxNy层等，且从保持源电极5和漏电极6的低电阻率观点来看，优选为SiNx层。
<制造顶栅型半导体器件的方法>
图5是示出图3中所示的顶栅型半导体器件的制造方法的一个示例的截面示意图。采用图3中所示的顶栅型半导体器件作为示例，以下将说明制造顶栅型半导体器件的方法。制造图3中所示的顶栅型半导体器件的方法例如包括下列顺序列出的步骤：
[A]在衬底1上形成氧化物半导体层4[对应于上述步骤(2)]；
[B]在氧化物半导体层4上形成第一绝缘层3；
[C]在第一绝缘层3上形成栅电极2[对应于上述步骤(1)]；
[D]图案化栅电极2并利用栅电极2形成覆盖氧化物半导体层4的主表面的一部分的部分覆盖绝缘层[对应于上述步骤(3)]；以及
[E]执行热处理[对应于上述步骤(4)]。
(步骤[A])
本步骤是在衬底1上形成氧化物半导体层4的步骤。对于形成衬底1的方法以及形成氧化物半导体层4的方法来说，引用有关制造底栅型半导体器件的方法的说明。氧化物半导体层4可直接形成在衬底1的主表面上，或可形成在衬底1上且以另一层(例如由有机物质或无机物质组成的绝缘层)插入其间。氧化物半导体层4优选形成为具有均匀膜厚。随后，图案化氧化物半导体层4。也对于这种图案化来说，引用有关制造底栅型半导体器件的方法的说明。
(步骤[B])
本步骤是在图案化的氧化物半导体层4上形成第一绝缘层(栅绝缘层)3的步骤。通常第一绝缘层3形成在具有衬底1和氧化物半导体层4的层叠体的整个主表面上，包括图案化的氧化物半导体层4的主表面。对于形成第一绝缘层3的方法以及第一绝缘层3的材料来说，引用有关制造底栅型半导体器件的方法的说明。第一绝缘层3优选形成为具有均匀膜厚。
(步骤[C])
本步骤是在第一绝缘层3上形成栅电极2的步骤。通常，栅电极2形成在层叠体的整个主表面上。因此获得具有图5(a)中所示的结构的层叠体。对于栅电极2的材料以及形成栅电极2的方法来说，引用有关制造底栅型半导体器件的方法的说明。
(步骤[D])
本步骤是图案化栅电极2并利用栅电极2形成覆盖氧化物半导体层4的一部分主表面的部分覆盖绝缘层的步骤。在本步骤中，首先涂布抗蚀剂材料，以由此在栅电极2上形成抗蚀剂层10。随后，执行使用光掩模利用紫外线的照射以及显影，以由此形成对应于所设计的栅电极2的布线图案的抗蚀剂图案。因此获得具有图5(b)中所示的结构的层叠体。
随后，通过酸溶液或等离子体处理蚀刻未被抗蚀剂层10覆盖的栅电极2的一部分，且因此图案化栅电极2。第一绝缘层3暴露在栅电极2的蚀刻部分中。随后，利用图案化的栅电极2，通过酸溶液或等离子体处理蚀刻第一绝缘层3的暴露部分直至暴露氧化物半导体层4，且因此图案化第一绝缘层3。因此获得具有图5(c)中所示的结构的层叠体。图案化的第一绝缘层3对应于部分覆盖绝缘层。以此方式，通过利用预先制造的栅电极2，借助自对准进行图案化而形成部分覆盖绝缘层。随后去除图案化的栅电极2上的抗蚀剂层10。
(步骤[E])
本步骤是执行热处理的步骤。通过这种热处理，作为氧化物半导体层4的一部分且被第一绝缘层3(部分覆盖绝缘层)覆盖的区域形成沟道层7，且另一方面，作为氧化物半导体层4的其他部分且具有未被第一绝缘层3(部分覆盖绝缘层)覆盖的暴露的主表面的区域的电阻率降低，且因此形成源电极5或漏电极6。源电极5和漏电极6也可用作像素电极。对于热处理的方法来说，引用有关制造底栅型半导体器件的方法的说明。
当从上观察所获得的层叠体(顶栅型TFT)时，作为氧化物半导体层4的一部分的沟道层7的长度等于栅电极2的宽度。更具体地，当从上观察层叠体时，沟道层7设置在栅电极2的正下方的区域中。因此，沟道层7和源电极5之间的界面位置以及沟道层7和漏电极6之间的界面位置等于栅电极2的端面的位置。
不仅氧化物半导体层4的一部分而且可通过与形成栅电极2的方法相同的方法形成的另一金属层可作为信号布线。
(步骤[F])
如图3中所示，可提供在层叠体表面上形成第三绝缘层9的步骤[F]。通常，第三绝缘层9形成在层叠体的整个主表面上。对于形成第三绝缘层9的方法来说，引用有关制造底栅型半导体器件的方法的说明。
可在执行热处理的步骤[E]之前执行形成第三绝缘层9的步骤[F]，或在步骤[E]之后执行。当在执行热处理的步骤[E]之前执行步骤[F]时，第三绝缘层9可以是上述低氧绝缘层。在这种情况下，第三绝缘层9例如可以是SiOxNy层(x<1.5且y>0.5)、SiNx层或Al2OxNy层(x<3且y>0)，且从降低源电极5和漏电极6的电阻率的观点来看，优选是SiNx层。如上所述，为了从氧化物半导体层4分别地形成沟道层7、源电极5和漏电极6，第三绝缘层9的氧原子含量比优选低于氧化物半导体层4的和/或从降低源电极5和漏电极6的电阻率的观点来看，第三绝缘层9的氧原子含量比优选低于第一绝缘层3的。
另一方面，当在步骤[E]之后执行步骤[F]时，第三绝缘层9例如可以是SiOx层、SiOxNy层、SiNx层、AlOx层、Al2OxNy层等，且从保持源电极5和漏电极6的低电阻率观点来看，优选为SiNx层。
示例
<示例1至18：底栅型TFT的制造>
根据以下过程制造具有类似于图2中所示的底栅型TFT的构造的TFT。首先，制备50mm高度×50mm宽度×0.6mm深度的无碱玻璃衬底作为衬底1，且通过溅射方法在衬底1上形成为栅电极2的100nm厚度的Mo电极。
随后，将正型抗蚀剂材料涂布至栅电极2的表面上以由此形成抗蚀剂层，且在90℃的条件下执行预烘焙60秒。随后通过具有对应于栅电极2的预定布线图案的金属膜的光掩模，借助紫外线(波长：310至440nm)照射具有抗蚀剂层的衬底1。随后，将具有抗蚀剂层的衬底1浸入显影剂。在显影时，保留其中紫外线被光掩模的金属膜阻挡且未施加的区域中的抗蚀剂层。另一方面，对应于不具有光掩模的金属膜的部分的抗蚀剂层被穿过光掩模的玻璃的紫外线曝光，且在显影时溶解在显影剂中。显影之后，以水清洗衬底1。
随后，在水浴中，将衬底1浸入保持在30℃下的PAN[醋酸：硝酸水溶液(61重量％)：磷酸水溶液(85重量％)：水＝4:4:16:1(体积比率)]水溶液，且由于显影而具有暴露表面的栅电极2的部分被蚀刻直至暴露衬底1，且因此图案化栅电极2。蚀刻之后，以水清洗衬底1，且栅电极2上的抗蚀剂层借助抗蚀剂剥离溶液被剥离并被去除。
随后，作为非晶氧化物层的200nm厚度的SiOx层通过等离子体CVD方法在衬底1的表面上以及图案化的栅电极2上形成为第一绝缘层(栅绝缘层)3。SiH4和N2O的混合气体用作原料气体。
随后，通过DC(直流)磁控溅射方法在第一绝缘层(栅绝缘层)3上形成氧化物半导体层4。具有3英寸(76.2mm)直径的靶材的平面是溅射表面。包括In、W和Zn且主要由In2O3晶体组成且具有混合存在于其中的ZnO晶体、ZnWO4晶体、In2O3(ZnO)m(m是自然数)晶体以及In6WO12晶体中至少一种以上的氧化物烧结体用作靶材。当氧化物半导体层4包含锆(Zr)时，在上述氧化物烧结体的制备期间添加ZrO2，以由此制备氧化物烧结体。所形成的氧化物半导体层4的膜厚在表1中示出。通过借助透射电子显微镜观测层截面，测量从层的最下表面至最上表面的距离，且用观测放大率除以距离而计算氧化物半导体层4的膜厚。在五个点执行距离的测量且由其平均值计算膜厚。
将更具体说明氧化物半导体层4的形成。将具有栅电极2以及形成于其上的第一绝缘层(栅绝缘层)3的衬底1设置在溅射设备的膜形成腔中的水冷衬底基座上，以便暴露第一绝缘层3。上述靶材设置在60mm距离处以面对第一绝缘层3。膜形成腔中的真空度设定在约6x10-5Pa且如下地溅射靶材。
首先，借助插入第一绝缘层3和靶材之间的挡板，将Ar(氩)气和O2(氧)气的混合气体引入膜形成腔中直至达到0.5Pa的压力。混合气体中的O2气的含量比为10体积％。将120W的DC电功率施加至靶材以引发溅射放电，且由此执行靶材表面的清洁(预溅射)5分钟。
随后，将120W的DC电功率施加至相同靶材，且保持膜形成腔中的气氛，去除上述挡板且在第一绝缘层3上形成氧化物半导体层4。偏压没有特别施加至衬底基座。衬底基座是水冷的或被加热的，且在膜形成期间以及膜形成之后调节衬底1的温度。对于示例和比较例来说，在表1至表3中的“膜形成期间的热处理”部分中描述“执行”的情况下，衬底基座被加热且衬底温度在膜形成期间被调节为表1至表3中的“处理温度”部分中所述的温度，且由此与膜形成同时地执行热处理。加热时间从氧化物半导体层4的形成之前至形成之后总计30分钟。而且，在表1至表3中的“加热处理”部分中描述“未执行”的情况下，在膜形成期间未执行加热处理。在这种情况下，膜形成期间的衬底温度约为20℃。在任意示例和比较例中，调节膜形成时间以便氧化物半导体层4的膜厚具有表1至表3中所示的值。
如上所述，通过利用氧化物烧结体靶材，通过DC(直流)磁控溅射形成氧化物半导体层4。
随后，将正型抗蚀剂材料涂布在氧化物半导体层4上以由此形成抗蚀剂层，且在90℃的条件下执行预烘焙60秒。随后，通过具有对应于氧化物半导体层4的预定布线图案的金属膜的光掩模，借助紫外线(波长：310至440nm)照射具有抗蚀剂层的衬底1。随后，将具有抗蚀剂层的衬底1浸入显影剂。在显影时，保留其中紫外线被光掩模的金属膜阻挡且未施加的区域中的抗蚀剂层。另一方面，对应于不具有光掩模的金属膜的部分的抗蚀剂层被穿过光掩模的玻璃的紫外线曝光，且在显影时溶解在显影剂中。显影之后，以水清洗衬底1。
随后，在水浴中，将衬底1浸入保持在30℃下的"ITO-07A"溶液(由Kanto化学有限公司制造)中，且由于显影而具有暴露表面的氧化物半导体层4的部分被蚀刻直至暴露下层的第一绝缘层(栅绝缘层)3，且因此图案化氧化物半导体层4。蚀刻之后，以水清洗衬底1，且氧化物半导体层4上的抗蚀剂层借助抗蚀剂剥离溶液被剥离并被去除。
随后，作为非晶氧化物层的200nm厚度的SiOx层通过等离子体CVD方法在图案化的氧化物半导体层4的整个暴露表面上形成为第二绝缘层(绝缘保护层)8(将形成部分覆盖绝缘层的层)。即在由于上述蚀刻而暴露第一绝缘层(栅绝缘层)3的区域中，第一绝缘层(栅绝缘层)3和第二绝缘层8彼此接触。SiH4和N2O的混合气体用作原料气体。
随后，将正型抗蚀剂材料涂布在第二绝缘层8上以由此形成抗蚀剂层10，且在90℃的条件下执行预烘焙60秒。因此获得具有类似于图4(a)中所示的结构的结构的层叠体。随后，以层叠体的衬底1的表面为上表面且抗蚀剂层10的表面为下表面，从上表面施加紫外线(波长：310至440nm)。随后，将具有抗蚀剂层10的衬底1浸入显影剂。在层叠体中，仅栅电极2阻挡紫外线。因此，在显影时，保留其中紫外线被栅电极2阻挡且未施加的区域中的抗蚀剂层10。另一方面，对应于不具有栅电极2的部分的抗蚀剂层10被曝光且在显影时溶解在显影剂中。显影之后，以水清洗衬底1。因此获得具有类似于图4(b)中所示的结构的结构的层叠体。
随后，在水浴中，将衬底1浸入保持在30℃下的含有缓冲剂的氢氟酸水溶液中，且由于显影而具有暴露表面的第二绝缘层8的部分被蚀刻直至暴露氧化物半导体层4以及第一绝缘层(栅绝缘层)3，且因此图案化第二绝缘层8。因此获得具有类似于图4(c)中所示的结构的结构的层叠体。蚀刻之后，以水清洗衬底1，且栅电极2上的抗蚀剂层借助抗蚀剂剥离溶液被剥离并被去除。在这个阶段，当衬底1的表面是下表面时，层叠体具有覆盖氧化物半导体层4的上表面(主表面)一部分的第二绝缘层8(部分覆盖绝缘层)。暴露未被第二绝缘层8覆盖的氧化物半导体层4的上表面(主表面)。
随后，在250℃且10分钟或350℃且10分钟的条件下，在大气压氮气气氛下执行热处理。因此获得具有类似于图4(d)中所示结构的结构的层叠体(底栅型TFT)。通过这种热处理，作为氧化物半导体层4的一部分并被第二绝缘层8(部分覆盖绝缘层)覆盖的区域形成沟道层7，且另一方面，作为氧化物半导体层4的另一部分且具有未被第二绝缘层8(部分覆盖绝缘层)覆盖的暴露的主表面的区域的电阻率降低，且因此可用作源电极5或漏电极6。当从上观察所获得的层叠体时，作为氧化物半导体层4的一部分的沟道层7的长度等于栅电极2的宽度。更具体地，当从上观察层叠体时，沟道层7设置在栅电极2正上方的区域中。因此，沟道层7和源电极5之间的界面位置以及沟道层7和漏电极6之间的界面位置等于栅电极2的端面的位置。第一绝缘层(栅绝缘层)3插入栅电极2和氧化物半导体层4之间。
最后，作为非晶氮化物的200nm厚的SiNx层通过等离子体CVD方法在层叠体的整个暴露表面(包括氧化物半导体层4的暴露表面，第一绝缘层(栅绝缘层)3的暴露表面以及第二绝缘层8的暴露表面)上形成为第三绝缘层(绝缘保护层)9。因此获得具有类似于图2的构造的底栅型TFT。在其中由于上述蚀刻而暴露第一绝缘层(栅绝缘层)3的区域中，第一绝缘层(栅绝缘层)3以及第三绝缘层9彼此接触。SiH4和NH3的混合气体用作原料气体。
在示例1中，在热处理之后形成第三绝缘层9。但是也存在其中在热处理之前形成第三绝缘层9的示例。对于示例和比较例来说，在表1至表3中的“第三绝缘层9”的部分中描述“之前”的情况下，在热处理之前形成第三绝缘层9。在描述“之后”的情况下，在热处理之后形成第三绝缘层9。在描述“无”的情况下，未形成第三绝缘层9。当在热处理之前形成第三绝缘层9时，第三绝缘层9可以是低氧绝缘层。
对于示例1至18每一个中的由TFT所具有的形成沟道层7以及源电极5和漏电极6的氧化物半导体来说，利用X射线光电子光谱(XPS)测量氧化物半导体中包含的钨的键合能。随后，确认峰值位置不小于35eV且不大于36.5eV。因此，确认上述氧化物半导体包含六价钨。
<示例19至36：顶栅型TFT的制造>
根据以下过程制造具有类似于图3中所示的顶栅型TFT的构造的TFT。首先，制备50mm高度×50mm宽度×0.6mm深度的无碱玻璃衬底作为衬底1，且通过DC(直流)磁控溅射方法在衬底1上形成氧化物半导体层4。具有3英寸(76.2mm)直径的靶材的平面为溅射表面。包括In、W和Zn且主要由In2O3晶体组成且具有混合存在于其中的ZnO晶体、ZnWO4晶体，In2O3(ZnO)m(m是自然数)晶体以及In6WO12晶体中至少一种以上的氧化物烧结体用作靶材。当氧化物半导体层4包含锆(Zr)时，在上述氧化物烧结体的制备期间添加ZrO2，以由此制备氧化物烧结体。所形成的氧化物半导体层4的膜厚在表2中示出(测量方法如上所述)。
将更具体说明氧化物半导体层4的形成。将衬底1设置在溅射设备的膜形成腔中的水冷衬底基座上。上述靶材设置在60mm距离处以面对衬底1。膜形成腔中的真空度设定在约6x10-5Pa且如下溅射靶材。
首先，借助插入衬底1和靶材之间的挡板，将Ar(氩)气和O2(氧)气的混合气体引入膜形成腔中直至达到0.5Pa的压力。混合气体中的O2气的含量比为10体积％。将120W的DC电功率施加至靶材以引发溅射放电，且由此执行靶材表面的清洁(预溅射)5分钟。
随后，将120W的DC电功率施加至相同靶材，且保持膜形成腔中的气氛，去除上述挡板且在衬底1上形成氧化物半导体层4。偏压没有特别施加至衬底基座。衬底基座是水冷的或被加热的，且在膜形成期间以及膜形成之后调节衬底1的温度。
如上所述，通过利用氧化物烧结体靶材，通过DC(直流)磁控溅射方法形成氧化物半导体层4。
随后，将正型抗蚀剂材料涂布在氧化物半导体层4上以由此形成抗蚀剂层，且在90℃的条件下执行预烘焙60秒。随后，通过具有对应于氧化物半导体层4的预定布线图案的金属膜的光掩模，借助紫外线(波长：310至440nm)照射具有抗蚀剂层的衬底1。随后，将具有抗蚀剂层的衬底1浸入显影剂。在显影时，保留其中紫外线被光掩模的金属膜阻挡且未施加的区域中的抗蚀剂层。另一方面，对应于不具有光掩模的金属膜的部分的抗蚀剂层被穿过光掩模的玻璃的紫外线曝光，且在显影时溶解在显影剂中。显影之后，以水清洗衬底1。
随后在水浴中，将衬底1浸入保持在30℃下的"ITO-07A"溶液(由Kanto化学有限公司制造)中，且由于显影而具有暴露表面的氧化物半导体层4的部分被蚀刻直至暴露下层的衬底1，且因此图案化氧化物半导体层4。蚀刻之后，以水清洗衬底1，且氧化物半导体层4上的抗蚀剂层借助抗蚀剂剥离溶液被剥离并被去除。
随后作为非晶氧化物层的200nm厚度的SiOx层通过等离子体CVD方法在衬底1的表面上以及图案化的氧化物半导体层4上形成为第一绝缘层(栅绝缘层)3。SiH4和N2O的混合气体用作原料气体。
随后，100nm厚度的Mo电极通过溅射方法在第一绝缘层(栅绝缘层)3上形成为栅电极2。因此获得具有类似于图5(a)中所示的结构的结构的层叠体。
随后，将正型抗蚀剂材料涂布在栅电极2的表面上以由此形成抗蚀剂层10，且在90℃的条件下执行预烘焙60秒。(随后，通过具有对应于栅电极2的预定布线图案的金属膜的光掩模，借助紫外线(波长：310至440nm)照射具有抗蚀剂层10的衬底1。随后，将具有抗蚀剂层10的衬底1浸入显影剂。在显影时，保留其中紫外线被光掩模的金属膜阻挡且未施加的区域中的抗蚀剂层10。另一方面，对应于不具有光掩模的金属膜的部分的抗蚀剂层10被穿过光掩模的玻璃的紫外线曝光且在显影时溶解在显影剂中。显影之后，以水清洗衬底1。因此获得具有类似于图5(b)中所示的结构的结构的层叠体。
随后，在水浴中，将衬底1浸入保持在30℃下的PAN[醋酸：硝酸水溶液(61重量％)：磷酸水溶液(85重量％)：水＝4:4:16:1(体积比率)]水溶液，且由于显影而具有暴露表面的栅电极2的部分被蚀刻直至暴露第一绝缘层(栅绝缘层)3，且因此图案化栅电极2。蚀刻之后，以水清洗衬底1。
随后，在水浴中，将衬底1浸入保持在30℃下的含有缓冲剂的氢氟酸水溶液中，且利用图案化的栅电极2，由于上述蚀刻而具有暴露表面的第一绝缘层(栅绝缘层)3的部分被蚀刻直至暴露氧化物半导体层4以及衬底1，且因此图案化第一绝缘层3。因此获得具有类似于图5(c)中所示的结构的结构的层叠体。蚀刻之后，以水清洗衬底1，且栅电极2上的抗蚀剂层10借助抗蚀剂剥离溶液被剥离并被去除。在这个阶段，当衬底1的表面是下表面时，层叠体具有覆盖氧化物半导体层4的上表面(主表面)一部分的第一绝缘层(栅绝缘层)3(部分覆盖绝缘层)。暴露未被第一绝缘层(栅绝缘层)3覆盖的氧化物半导体层4的上表面(主表面)。
随后，在250℃且1秒钟或350℃且1秒钟的条件下，在大气压氮气气氛下执行热处理。因此获得具有类似于图5(d)中所示结构的结构的层叠体(顶栅型TFT)。通过这种热处理，作为氧化物半导体层4的一部分并被第一绝缘层(栅绝缘层)3覆盖的区域形成沟道层7，且其他方面，作为氧化物半导体层4的另一部分且具有未被第一绝缘层(栅绝缘层)3覆盖的暴露的主表面的区域的电阻率降低，且因此可用作源电极5或漏电极6。当从上观察所获得的层叠体时，作为氧化物半导体层4的一部分的沟道层7的长度等于栅电极2的宽度。更具体地，当从上观察层叠体时，沟道层7设置在栅电极2的正下方的区域中。因此，沟道层7和源电极5之间的界面位置以及沟道层7和漏电极6之间的界面位置等于栅电极2的端面的位置。第一绝缘层(栅绝缘层)3插入栅电极2和氧化物半导体层4之间。
最后，作为非晶氮化物的200nm厚的SiNx层通过等离子体CVD方法在层叠体的整个暴露表面(包括氧化物半导体层4的暴露表面，栅电极2的暴露表面以及衬底1的暴露表面)上形成为第三绝缘层(绝缘保护层)9。因此获得具有类似于图3的构造的顶栅型TFT。在其中由于上述蚀刻而暴露衬底1的区域中，衬底1以及第三绝缘层9彼此接触。SiH4和NH3的混合气体用作原料气体。
在示例19中，在热处理之后形成第三绝缘层9。但是如上所述，也存在其中在热处理之前形成第三绝缘层9的示例。当在热处理之前形成第三绝缘层9时，第三绝缘层9可以是低氧绝缘层。
对于示例19至36每一个中的由TFT所具有的形成沟道层7以及源电极5和漏电极6的氧化物半导体来说，利用X射线光电子光谱(XPS)测量氧化物半导体中包含的钨的键合能。随后，确认峰值位置不小于35eV且不大于36.5eV。因此，确认上述氧化物半导体包含六价钨。
<比较例1>
类似于示例19至36地制造顶栅型TFT，除了具有In:Ga:Zn＝1:1:1的原子数比率的氧化物烧结体用作形成氧化物半导体层4的靶材之外。即使在350℃且10分钟的条件下，在大气压氮气气氛下执行热处理时，源电极5和漏电极6的电阻率也不会降低且这种顶栅型TFT不能被驱动作为TFT。
<比较例2>
类似于示例19至36地制造顶栅型TFT，除了采用表3中所示的制造条件之外。主要由In2O3晶体组成且具有混合地存在于其中的ZnO晶体和ZrO2晶体的氧化物烧结体[In:W:Zn＝1:0.0:0.30(原子数比率)]用作用于形成氧化物半导体层4的靶材。
<比较例3>
类似于示例19至36地制造顶栅型TFT，除了采用表3中所示的制造条件之外。主要由In2O3晶体组成且具有混合地存在于其中的WO3晶体和ZrO2晶体的氧化物烧结体[In:W:Zn＝1:0.05:0.00(原子数比率)]用作用于形成氧化物半导体层4的靶材。执行与上述测量相同的测量且确认形成氧化物半导体层4的氧化物半导体包含六价钨。
<比较例4>
类似于示例19至36地制造顶栅型TFT，除了采用表3中所示的制造条件之外。主要由In2O3晶体组成且具有混合地存在于其中的ZrO2晶体的氧化物烧结体(Zr含量:6×1018原子/cm3)用作用于形成氧化物半导体层4的靶材。
<比较例5>
类似于示例19至36地制造顶栅型TFT，除了采用表3中所示的制造条件之外。主要由In2O3晶体组成且具有混合地存在于其中的ZnWO4晶体、ZnO晶体和ZrO2晶体的氧化物烧结体[In:W:Zn＝1:0.000005:0.20(原子数比率)]用作用于形成氧化物半导体层4的靶材。执行与上述测量相同的测量，且确认形成氧化物半导体层4的氧化物半导体包含六价钨。
<比较例6>
类似于示例19至36地制造顶栅型TFT，除了采用表3中所示的制造条件之外。主要由In2O3晶体组成且具有混合地存在于其中的ZnWO4晶体、ZnO晶体和ZrO2晶体的氧化物烧结体[In:W:Zn＝1:0.000005:0.30(原子数比率)]用作用于形成氧化物半导体层4的靶材。执行与上述测量相同的测量，且确认形成氧化物半导体层4的氧化物半导体包含六价钨。
<比较例7>
类似于示例19至36地制造顶栅型TFT，除了采用表3中所示的制造条件之外。主要由In2O3晶体组成且具有混合地存在于其中的ZnWO4晶体、ZnO晶体和ZrO2晶体的氧化物烧结体[In:W:Zn＝1:0.1:0.20(原子数比率)]用作用于形成氧化物半导体层4的靶材。执行与上述测量相同的测量，且确认形成氧化物半导体层4的氧化物半导体包含六价钨。
<比较例8>
类似于示例19至36地制造顶栅型TFT，除了采用表3中所示的制造条件之外。主要由In2O3晶体组成且具有混合地存在于其中的ZnWO4晶体、ZnO晶体和ZrO2晶体的氧化物烧结体[In:W:Zn＝1:0.008:0.48(原子数比率)]用作用于形成氧化物半导体层4的靶材。执行与上述测量相同的测量，且确认形成氧化物半导体层4的氧化物半导体包含六价钨。
<比较例9>
类似于示例19至36地制造顶栅型TFT，除了采用表3中所示的制造条件之外。主要由In2O3晶体组成且具有混合地存在于其中的ZnWO4晶体、ZnO晶体和ZrO2晶体的氧化物烧结体[In:W:Zn＝1:0.008:0.012(原子数比率)]用作用于形成氧化物半导体层4的靶材。执行与上述测量相同的测量，且确认形成氧化物半导体层4的氧化物半导体包含六价钨。
[测量和评估]
(1)形成沟道层，源电极和漏电极的氧化物半导体层的结晶度，W含量比、Zn含量比、Zn/W比率以及Zr含量
根据上述测量方法和定义评估所制造的TFT的氧化物半导体层4(即沟道层7、源电极5和漏电极6)的结晶度。结果在表1至表3中示出。在表1至表3中，“N”是指氧化物半导体层4(即沟道层7、源电极5和漏电极6)由纳米晶氧化物组成，且“A”是指氧化物半导体层4(即沟道层7、源电极5和漏电极6)由非晶氧化物组成。
氧化物半导体层4(即沟道层7、源电极5和漏电极6)中的In,W和Zn的含量通过RBS(卢瑟福背散射分析)测量。基于这些含量，获得氧化物半导体层4中的W含量比(原子％，在表1至表3中表示为“W含量比”)、Zn含量比(原子％，在表1至表3中表示为“Zn含量比”)以及Zn/W比率(原子数的比率，在表1至表3中表示为“Zn/W比率”)。结果显示在表1至表3中。当W含量比不高于0.5原子％时，通过SIMS测量每1cm3的W原子数，且W含量比根据以下等式计算：
W含量比＝通过SIMS的每1cm3的W原子数/(3×1022)×100％。
此外，根据上述测量方法，利用次级离子光谱(SIMS)测量氧化物半导体层4中的Zr含量(原子/cm3，在表1至表3中表示为“Zr含量”)。结果显示在表1至表3中。
在In含量比、W含量比、Zn含量比、Zn/W比率以及Zr含量方面，形成沟道层7的氧化物半导体层4(第一氧化物半导体)与形成源电极5和漏电极6的氧化物半导体层4(第二氧化物半导体)相同。
(2)沟道层、源电极以及漏电极的电阻率测量
通过下述方法获得沟道层7的电阻率。测量探针接触源电极5和漏电极6。随后，在电压从1V改变至20V且将该电压施加至源电极5和漏电极6之间的同时测量源漏电流Ids。当绘制Ids-Vds曲线时的斜率涉及电阻R。由这个电阻R以及沟道长度CL(30μm)，沟道宽度Cw(40μm)以及膜厚t，沟道层7的电阻率可确定为R×Cw×t/CL。在所有示例和比较例中，沟道层7的电阻率不低于10-1Ωcm。
通过下述方法获得源电极5和漏电极6的电阻率。通过与制造TFT的前述方法中用于源电极5和漏电极6相同的方法制造具有长度ML(150μm)以及宽度Mw(30μm)的尺寸的氧化物半导体层4。两个测量探针接触所获得的氧化物半导体层4的宽度方向上且终止于其长度方向上的中心位置的两个位置。随后，测量两个测量探针之间流动的I，同时电压Vt从1V改变至20V并将电压Vt施加至测量探针。当绘制I-Vt曲线图时的斜率涉及电阻R。由这个电阻R以及长度ML(150μm)，宽度Mw(30μm)以及膜厚t，源电极5和漏电极6的电阻率可确定为R×Mw×t/ML。测量结果显示在表1至表3中。在表1至表3中，源电极5和漏电极6的电阻率表示为“S/D电阻率”。
(3)TFT特性的评估
如下评估所制造的TFT的特性。首先，测量探针接触栅电极2，源电极5和漏电极6。将0.2V的源漏电压Vds施加至源电极5和漏电极6之间，且施加至源电极5和栅电极2之间的源栅电压Vgs从-30V改变至20V且在此时测量源漏电流Ids。随后，绘制源栅电压Vgs以及源漏电流Ids的平方根[(Ids)1/2]之间的关系的曲线图(以下这种曲线图也被称为“Vgs-(Ids)1/2曲线”)。在Vgs-(Ids)1/2曲线上绘制切线，且定义为阈值电压Vth的是与具有切线的最大斜率的点相切的切线与x轴相交的交点(x截距)(Vgs)。针对在氮气气氛下，在250℃下执行上述热处理时的TFT以及在氮气气氛下，在350℃下执行上述热处理时的TFT测量阈值电压Vth。结果在表1至表3中示出。
此外，根据下述等式[a]，通过相对于源栅电压Vgs求源漏电流Ids的微分而推导出gm：
gm＝dIds/dVgs[a]。
随后，通过利用当Vgs＝15.0V时的gm值，基于下述等式[b]计算场效应迁移率μfe：
μfe＝gm×CL/(Cw×Ci×Vds)[b]。
在上述等式[b]中，沟道长度CL为30μm且沟道宽度Cw为40μm。此外，第一绝缘层(栅绝缘层)3的电容Ci为3.4×10-8F/cm2，且源漏电压Vds为0.2V。针对在氮气气氛下，在250℃下执行上述热处理时的TFT以及在氮气气氛下，在350℃下执行上述热处理时的TFT测量场效应迁移率μfe。结果在表1至表3中示出。
而且，执行用于评估在光照射下的可靠性的以下测试。从TFT上方施加由LED产生的2000lux的白光。在施加白光的同时，将施加至源电极5和栅电极2之间的源栅电压Vgs固定为-35V，持续这种源栅电压Vgs的施加1小时。通过利用上述方法，在施加开始后获得1秒，15秒，150秒，450秒以及2500秒的阈值电压Vth，且获得最大阈值电压Vth和最小阈值电压Vth之间的差ΔVth。确定随着ΔVth变得较小，在光照射下的可靠性变得较高。针对在氮气气氛下，在250℃下执行上述热处理时的TFT以及在氮气气氛下，在350℃下执行上述热处理时的TFT测量ΔVth。结果在表1至表3中示出。
[表1](1/2)
[表1](2/2)
[表2](1/2)
[表2](2/2)
[表3](1/2)
[表3](2/2)
应当理解的是本文公开的实施例在各个方面都是说明性而非限制性的。本发明的范围由权利要求的项限定，而不是由上述实施例限定，且旨在涵盖等效于权利要求的项的含义和范围中的任意变型。
参考符号列表
1衬底；2栅电极；3第一绝缘层(栅绝缘层)；4氧化物半导体层；5源电极；6漏电极；7沟道层；8绝缘保护层(第二绝缘层)；9绝缘保护层(第三绝缘层)；10抗蚀剂层；11低氧绝缘层；12栅电极的宽度；13栅电极的距离；14沟道层的宽度；15沟道层的长度。

Claims (15)

1.一种半导体器件，包括：
栅电极；
被设置在所述栅电极的正下方或正上方的区域中的沟道层；
被设置为与所述沟道层相接触的源电极和漏电极；以及
被设置在所述栅电极和所述沟道层之间的第一绝缘层，
所述沟道层包括第一氧化物半导体，所述源电极和所述漏电极中的至少一个包括第二氧化物半导体，
所述第一氧化物半导体和所述第二氧化物半导体包含铟、钨和锌，
所述第一氧化物半导体和所述第二氧化物半导体中的钨对铟、钨和锌的总量的含量比高于0.001原子％且不高于8.0原子％，
所述第一氧化物半导体和所述第二氧化物半导体中的锌对铟、钨和锌的总量的含量比不低于1.2原子％且不高于40原子％，以及
所述第一氧化物半导体和所述第二氧化物半导体中的锌对钨的原子比率高于1.0且低于20000。
2.根据权利要求1所述的半导体器件，其中
所述第一氧化物半导体中的铟，钨和锌的含量比分别与所述第二氧化物半导体中的铟、钨和锌的含量比相同。
3.根据权利要求1或2所述的半导体器件，其中
所述沟道层的电阻率不低于10-1Ωcm，以及
所述源电极和所述漏电极的电阻率不高于10-2Ωcm。
4.根据权利要求1至3中的任一项所述的半导体器件，其中
所述第一氧化物半导体和所述第二氧化物半导体由纳米晶氧化物或非晶氧化物组成。
5.根据权利要求1至4中的任一项所述的半导体器件，其中
所述第一绝缘层是覆盖所述沟道层的主表面并且未覆盖所述源电极和所述漏电极的主表面的层。
6.根据权利要求5所述的半导体器件，还包括：
低氧绝缘层，所述低氧绝缘层是覆盖所述源电极和所述漏电极的主表面并且氧原子含量比低于所述第一绝缘层的绝缘层。
7.根据权利要求1至4中的任一项所述的半导体器件，还包括：
第二绝缘层，所述第二绝缘层覆盖所述沟道层的主表面并且未覆盖所述源电极和所述漏电极的主表面。
8.根据权利要求7所述的半导体器件，还包括：
低氧绝缘层，所述低氧绝缘层是覆盖所述源电极和所述漏电极的主表面并且氧原子含量比低于所述第二绝缘层的绝缘层。
9.根据权利要求1至8中的任一项所述的半导体器件，其中
所述第一氧化物半导体包含六价钨。
10.根据权利要求1至9中的任一项所述的半导体器件，其中
所述沟道层进一步包含锆，以及
所述锆的含量不小于1×1017原子/cm3且不大于1×1020原子/cm3。
11.一种制造如权利要求1至10中的任一项所述的半导体器件的方法，包括：
形成所述栅电极；
形成包括氧化物半导体的层；
形成部分覆盖绝缘层，所述部分覆盖绝缘层覆盖包括所述氧化物半导体的层的主表面的一部分；以及
在形成所述部分覆盖绝缘层之后执行热处理。
12.根据权利要求11所述的制造方法，还包括：
在形成包括所述氧化物半导体的层之后并且在执行热处理之前，形成低氧绝缘层，所述低氧绝缘层覆盖相邻于包括所述氧化物半导体的层的主表面的所述一部分的区域，其中
所述低氧绝缘层的氧原子含量比低于所述部分覆盖绝缘层。
13.根据权利要求11或12所述的制造方法，其中
所述部分覆盖绝缘层是所述第一绝缘层或不同于所述第一绝缘层的第二绝缘层。
14.根据权利要求11至13中的任一项所述的制造方法，其中
在形成所述部分覆盖绝缘层中，所述部分覆盖绝缘层通过利用所述栅电极的自对准来被图案化。
15.根据权利要求11至14中的任一项所述的制造方法，其中
执行热处理包括在不低于100℃且不高于500℃的温度下执行热处理。
CN201780076451.5A 2016-12-12 2017-07-11 半导体器件及其制造方法 Active CN110062961B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016240229 2016-12-12
JP2016-240229 2016-12-12
PCT/JP2017/025245 WO2018109970A1 (ja) 2016-12-12 2017-07-11 半導体デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
CN110062961A true CN110062961A (zh) 2019-07-26
CN110062961B CN110062961B (zh) 2022-07-26

Family

ID=62558193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780076451.5A Active CN110062961B (zh) 2016-12-12 2017-07-11 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US11024744B2 (zh)
JP (1) JP6965894B2 (zh)
KR (1) KR102269462B1 (zh)
CN (1) CN110062961B (zh)
TW (1) TWI727088B (zh)
WO (1) WO2018109970A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130200375A1 (en) * 2012-02-08 2013-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN105246856A (zh) * 2014-03-25 2016-01-13 住友电气工业株式会社 氧化物烧结体及其制造方法、溅射靶和半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
JP4826066B2 (ja) 2004-04-27 2011-11-30 住友金属鉱山株式会社 非晶質の透明導電性薄膜およびその製造方法、並びに、該非晶質の透明導電性薄膜を得るためのスパッタリングターゲットおよびその製造方法
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
US7977151B2 (en) 2009-04-21 2011-07-12 Cbrite Inc. Double self-aligned metal oxide TFT
JP5500907B2 (ja) * 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
KR20120091026A (ko) 2009-09-30 2012-08-17 이데미쓰 고산 가부시키가이샤 Ｉｎ-Ｇａ-Ｚｎ-Ｏ계 산화물 소결체
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
KR20140087693A (ko) * 2012-12-31 2014-07-09 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP2015056566A (ja) 2013-09-13 2015-03-23 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
JP6149635B2 (ja) * 2013-09-17 2017-06-21 王子ホールディングス株式会社 弾性伸縮部材の切断装置及び使い捨ておむつの製造方法
KR20150104518A (ko) * 2014-03-05 2015-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레벨 시프터 회로
EP3181537A1 (en) * 2014-08-12 2017-06-21 Sumitomo Electric Industries, Ltd. Oxide sintered body and method of manufacturing same, sputter target, and semiconductor device
KR101948998B1 (ko) 2015-01-26 2019-02-15 스미토모덴키고교가부시키가이샤 산화물 반도체막 및 반도체 디바이스
KR101853575B1 (ko) 2015-02-13 2018-04-30 스미토모덴키고교가부시키가이샤 산화물 소결체와 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130200375A1 (en) * 2012-02-08 2013-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN105246856A (zh) * 2014-03-25 2016-01-13 住友电气工业株式会社 氧化物烧结体及其制造方法、溅射靶和半导体器件

Also Published As

Publication number Publication date
CN110062961B (zh) 2022-07-26
KR102269462B1 (ko) 2021-06-28
JPWO2018109970A1 (ja) 2019-10-24
TW201822360A (zh) 2018-06-16
KR20190094360A (ko) 2019-08-13
US11024744B2 (en) 2021-06-01
WO2018109970A1 (ja) 2018-06-21
US20190319132A1 (en) 2019-10-17
TWI727088B (zh) 2021-05-11
JP6965894B2 (ja) 2021-11-10

Similar Documents

Publication Publication Date Title
JP5189674B2 (ja) 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
CN104409511B (zh) 半导体装置及其制造方法
Wen et al. Dielectric properties of ultrathin CaF2 ionic crystals
CN103022143B (zh) 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备
TW201244084A (en) Oxide semiconductor layer and semiconductor device
CN106104811A (zh) 氧化物半导体膜和半导体器件
JP5295439B2 (ja) 酸化物半導体薄膜層を有する積層構造の製造方法
CN106796888A (zh) 半导体器件及其制造方法
CN110062961A (zh) 半导体器件及其制造方法
CN109219890B (zh) 半导体器件及其制造方法
WO2023238521A1 (ja) 薄膜トランジスタおよび電子機器
Goto et al. 56.4: Formation of Single‐Layer Al‐Alloy Interconnection for Source and Drain of a‐Si TFT Using One‐Wet‐One‐Dry Etching with Four‐Mask Process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230111

Address after: Tokyo, Japan

Patentee after: MITSUI MINING & SMELTING Co.,Ltd.

Address before: Osaka City, Osaka of Japan

Patentee before: SUMITOMO ELECTRIC INDUSTRIES, Ltd.