CN110061013A - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN110061013A CN110061013A CN201910327910.3A CN201910327910A CN110061013A CN 110061013 A CN110061013 A CN 110061013A CN 201910327910 A CN201910327910 A CN 201910327910A CN 110061013 A CN110061013 A CN 110061013A
- Authority
- CN
- China
- Prior art keywords
- data line
- via hole
- substrate
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 238000002360 preparation method Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 abstract description 93
- 239000002355 dual-layer Substances 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- 238000000151 deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
一种阵列基板，包括衬底、设置于所述衬底上的第一数据线、设置于所述第一数据线上的第一绝缘层、以及设置于所述第一绝缘层上的第二数据线，其中，所述第一绝缘层上设置有第一过孔，所述第二数据线通过所述第一过孔与所述第一数据线连接。有益效果为通过设置双层数据线，增大数据线的面积，从而降低数据线的阻抗，进而提高远端像素的充电能力和提高面板的显示品质。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
提高分辨率和增大有效显示面积是中小尺寸显示面板发展的两个重要方向。通过增加像素数量来提高显示面板的分辨率，一方面导致驱动芯片的负载增大，驱动能力下降，另一方面负责像素信号写入的数据线的长度会随着像素数量和面板尺寸的增加而增长，而数据线一般为金属材料，会导致金属阻抗的显著增大，从而导致远端像素的充电能力不足，进而导致面板显示不均。
发明内容
本发明提供一种阵列基板，以解决现有的显示面板，由于采取增加像素数量来提高面板的分辨率，使得阵列基板上的数据线所需的长度增长，导致数据线的阻抗增大，进而导致远端像素充电能力不足，从而导致显示不均的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种阵列基板，包括衬底、设置于所述衬底上的第一数据线、设置于所述第一数据线上的第一绝缘层、以及设置于所述第一绝缘层上第二数据线，所述第一绝缘层上设置有第一过孔，其中，所述第二数据线通过所述第一过孔与所述第一数据线连接。
在本发明的一种实施例中，所述第一数据线在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影重合。
在本发明的一种实施例中，所述阵列基板还包括缓冲层、有源层、栅极、以及第二绝缘层。
在本发明的一种实施例中，所述有源层设置于所述第一数据线上，所述栅极设置于所述有源层上。
在本发明的一种实施例中，所述第一数据线在所述衬底上的正投影覆盖所述有源层在所述衬底上的正投影。
在本发明的一种实施例中，所述缓冲层设置于所述第一数据线与所述有源层之间，所述第一绝缘层设置于所述栅极与所述有源层之间，所述第二绝缘层设置于所述第二数据线与所述栅极之间。
在本发明的一种实施例中，所述第二绝缘层上设置有第二过孔，所述缓冲层上设置有第三过孔。
在本发明的一种实施例中，所述第三过孔、所述第二过孔、以及所述第一过孔相互连通，所述第二数据线通过所述第三过孔、所述第二过孔、以及所述第一过孔与所述第一数据线连接。
本发明还提供一种阵列基板的制备方法，包括以下步骤：
S10，提供一衬底，在所述衬底上形成第一数据线；
S20，在所述衬底上形成第一绝缘层，所述第一绝缘层设置有第一过孔；
S30，在所述第一绝缘层上形成第二数据线，所述第二数据线通过所述第一过孔与所述第一数据线连接。
在本发明的一种实施例中，所述第一数据线在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影重合。
本发明的有益效果为：本发明通过设置双层数据线，增大数据线的面积，从而降低数据线的阻抗，进而提高远端像素的充电能力和提高面板的显示品质。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的阵列基板的结构示意图；
图2为本发明图1中的A-A’处的剖视图；
图3为本发明的阵列基板的制备方法的步骤流程图；
图4～6为本发明的阵列基板的制备过程的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的显示面板，由于采用增加像素数量来提高面板的分辨率，使得阵列基板上的数据线所需的长度增长，导致数据线的阻抗增大，进而导致远端像素的充电能力不足，最终导致显示不均的技术问题，本实施例能够解决该缺陷。
本发明提供一种阵列基板，包括衬底、第一数据线、第一绝缘层、以及第二数据线。
其中，所述第一数据线设置于所述衬底上，所述第一绝缘层设置于所述第一数据线上，所述第二数据线设置于所述第一绝缘层上。
所述第一绝缘层上设置有第一过孔，所述第二数据线通过所述第一过孔与所述第一数据线电性连接。通过将数据线分为两层设置，并且两条数据线通过过孔连接，与原有单层数据线的设计相比，能够增加数据线的表面积，从而降低数据线的阻抗，进而提高像素的充电能力和提高面板的显示品质。
进一步地，所述第二数据线在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影重合，即所述第二数据线和所述第一数据线在所述衬底的厚度方向上重叠。
所述阵列基板还包括有源层、源漏极、栅极、扫描线、以及多层无机膜层，所述第一数据线和所述第二数据线之间可设置有多层无机膜层。
所述第二数据线与所述第一数据线之间除设置有所述第一绝缘层外，还可设置有多层无机膜层，但需保证的是，所述多层无机膜层上也设置有过孔，所述过孔能够穿过该多层无机膜层，使得所述第二数据线通过所述过孔实现与所述第一数据线电性连接。所述无机膜层可为缓冲层、栅极绝缘层、层间绝缘层等膜层。
如图3所示，本发明还提供一种阵列基板的制备方法，包括以下步骤：
S10，提供一衬底，在所述衬底上形成第一数据线；
S20，在所述衬底上形成第一绝缘层，所述第一绝缘层设置有第一过孔；
S30，在所述第二绝缘层上形成第二数据线，所述第二数据线通过所述第一过孔与所述第一数据线连接。
其中，所述第一数据线在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影重合。
所述制备方法还包括有源层、栅极、源漏极、以及无机膜层的制备，详细的制备方法结合具体实施例进行说明。
下面结合具体实施例对本发明所述的阵列基板及其制备方法进行详细说明。
如图1和图2所示，本实施例提供一种阵列基板100，包括衬底10、第一数据线20、第二数据线80、以及设置于所述第一数据线20与所述第二数据线80之间的缓冲层30、有源层40、第一绝缘层50、栅极60、第二绝缘层70。
其中，所述第一数据线20设置于所述衬底10上，所述缓冲层30设置于所述第一数据线20上，所述缓冲层30上设置有第三过孔301。
所述有源层40设置于所述第一数据线20上，所述栅极60设置于所述有源层40上。
所述栅极60为顶栅结构，在其他实施例中，所述栅极60还可为底栅结构。
所述第一绝缘层50设置于所述有源层40与所述栅极60之间，所述第一绝缘层50为栅极绝缘层，所述第一绝缘层50上设置有第一过孔501。
所述第二绝缘层70设置于所述第二数据线80与所述栅极60之间，所述第二绝缘层70为层间绝缘层，所述第二绝缘层上设置有第二过孔701。
其中，所述第三过孔301、所述第一过孔501、以及所述第二过孔701相互连通，一起形成一通孔，所述通孔依次穿过所述缓冲层30、所述第一绝缘层50、以及所述第二绝缘层70，使得所述第二数据线80穿过该通孔与所述第一数据线20连接。
所述第一数据线20在所述衬底10上的正投影覆盖所述有源层40在所述衬底10上的正投影，所述第一数据线20能够起到遮光作用，避免环境光从所述衬底10的方向进入所述阵列基板100的内部，对器件的电流电压特性造成影响。
所述阵列基板100还包括源极、漏极以及扫描线90，所述源极和漏极可与所述第二数据线80同层设置，所述源极或漏极可通过所述第二绝缘层和所述第一绝缘层上的过孔与所述有源层连接，所述第二数据线80与所述源极连接，所述扫描线90可与所述栅极60同层设置。
多个所述扫描线90沿第一方向平行设置，多个所述第二数据线80沿第二方向平行设置，所述第一方向和所述第二方向相互垂直。
所述衬底10为柔性基板或刚性基板，例如聚酰亚胺基板或玻璃基板。
所述第一数据线20、所述第二数据线80、所述扫描线90、以及所述栅极60均为均属材料。
所述缓冲层30、所述第一绝缘层50、以及所述第二绝缘层70的材料均为氮化硅、氧化硅中的一种。
本实施例还提供上述阵列基板100的制备方法，包括：
S10，提供一衬底10，在所述衬底10上形成第一数据线20；
如图4所示，在所述衬底10上利用物理气相沉积法在沉积一层金属层，利用曝光、显影、刻蚀、等工艺将所述金属层图案化，以形成第一数据线20，所述衬底10为玻璃基板。
S20，在所述衬底10上形成第一绝缘层50，所述第一绝缘层50上设置有第一过孔501；
具体地，所述S20包括：
首先，利用化学气相沉积法在所述衬底10上沉积氮化硅膜层，利用曝光、显影、刻蚀等工艺将所述氮化硅膜层图案化，在所述第一数据线20上形成缓冲层30，在所述缓冲层30上形成第三过孔301；
然后，利用化学气相沉积法和准分子激光退火工艺在所述缓冲层30上形成多晶硅层，利用曝光、显影、刻蚀等工艺形成图案化的有源层40；
如图5所示，之后，利用化学气相沉积法在所述有源层40上沉积氧化硅膜层，利用曝光、显影、刻蚀等工艺形成图案化的所述第一绝缘层50，在所述第三过孔301上方形成第一过孔501，在所述有源层40两端的上方形成用以连接源极或漏极的过孔；
再利用物理气相沉积法在所述第一绝缘层50上沉积金属膜层，利用曝光、显影、刻蚀等工艺使得该金属膜层图案化，以形成栅极60和扫描线；
如图6所示，最后，利用化学气相沉积法在所述栅极60上沉积氧化硅膜层，利用曝光、显影、刻蚀等工艺形成图案化的第二绝缘层70，在所述第一绝缘层50的第一过孔501的上方形成第二过孔701，在所述有源层40两端的上方形成连接源极或漏极的过孔。
S30，在所述第一绝缘层50上形成第二数据线80，所述第二数据线80通过所述第一过孔501与所述第一数据线20连接；
具体地，利用物理气相沉积法在所述第二绝缘层70上沉积金属膜层，利用曝光、显影、刻蚀等工艺将该金属膜层图案化，形成所述第二数据线80的同时，形成源极和漏极，所述第二数据线80依次穿过所述第二过孔701、所述第一过孔501、所述第三过孔301与所述第一数据线20电性连接，所述源极和漏极依次穿过所述第二绝缘层70和所述第一绝缘层50上的过孔与所述有源层连接。
有益效果：本发明通过设置双层数据线，增大数据线的面积，从而降低数据线的阻抗，进而提高远端像素的充电能力和提高面板的显示品质。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板，其特征在于，包括：
衬底；
第一数据线，设置于所述衬底上；
第一绝缘层，设置于所述第一数据线上，所述第一绝缘层上设置有第一过孔；以及
第二数据线，设置于所述第一绝缘层上；其中，
所述第二数据线通过所述第一过孔与所述第一数据线连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一数据线在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影重合。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括缓冲层、有源层、栅极、以及第二绝缘层。
4.根据权利要求3所述的阵列基板，其特征在于，所述有源层设置于所述第一数据线上，所述栅极设置于所述有源层上。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一数据线在所述衬底上的正投影覆盖所述有源层在所述衬底上的正投影。
6.根据权利要求4所述的阵列基板，其特征在于，所述缓冲层设置于所述第一数据线与所述有源层之间，所述第一绝缘层设置于所述栅极与所述有源层之间，所述第二绝缘层设置于所述第二数据线与所述栅极之间。
7.根据权利要求5所述的阵列基板，其特征在于，所述第二绝缘层上设置有第二过孔，所述缓冲层上设置有第三过孔。
8.根据权利要求7所述的阵列基板，其特征在于，所述第三过孔、所述第二过孔、以及所述第一过孔相互连通，所述第二数据线通过所述第三过孔、所述第二过孔、以及所述第一过孔与所述第一数据线连接。
9.一种阵列基板的制备方法，其特征在于，包括以下步骤：
S10，提供一衬底，在所述衬底上形成第一数据线；
S20，在所述衬底上形成第一绝缘层，所述第一绝缘层上设置有第一过孔；
S30，在所述第一绝缘层上形成第二数据线，所述第二数据线通过所述第一过孔与所述第一数据线连接。
10.根据权利要求9所述的制备方法，其特征在于，所述第一数据线在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影重合。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910327910.3A CN110061013B (zh) | 2019-04-23 | 2019-04-23 | 阵列基板及其制备方法 |
| PCT/CN2019/087552 WO2020215414A1 (zh) | 2019-04-23 | 2019-05-20 | 阵列基板及其制备方法 |
| US16/608,097 US11322521B2 (en) | 2019-04-23 | 2019-05-20 | Array substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910327910.3A CN110061013B (zh) | 2019-04-23 | 2019-04-23 | 阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110061013A true CN110061013A (zh) | 2019-07-26 |
| CN110061013B CN110061013B (zh) | 2021-06-01 |
Family
ID=67320278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910327910.3A Active CN110061013B (zh) | 2019-04-23 | 2019-04-23 | 阵列基板及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11322521B2 (zh) |
| CN (1) | CN110061013B (zh) |
| WO (1) | WO2020215414A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111384065A (zh) * | 2020-03-16 | 2020-07-07 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板以及显示装置 |
| WO2022151565A1 (zh) * | 2021-01-15 | 2022-07-21 | 武汉华星光电技术有限公司 | 显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474432A (zh) * | 2013-08-28 | 2013-12-25 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
| US20180061928A1 (en) * | 2013-03-28 | 2018-03-01 | Japan Display Inc. | Oled display panel and manufacturing method thereof |
| CN108281468A (zh) * | 2018-01-23 | 2018-07-13 | 京东方科技集团股份有限公司 | 一种显示基板的制造方法、显示基板、显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100675631B1 (ko) * | 2003-06-27 | 2007-02-01 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| CN104538399B (zh) * | 2014-10-31 | 2017-10-03 | 厦门天马微电子有限公司 | 一种ltps阵列基板及其制造方法 |
| CN108231847B (zh) * | 2018-01-02 | 2020-07-10 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
| CN109326612A (zh) * | 2018-09-30 | 2019-02-12 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
-
2019
- 2019-04-23 CN CN201910327910.3A patent/CN110061013B/zh active Active
- 2019-05-20 US US16/608,097 patent/US11322521B2/en active Active
- 2019-05-20 WO PCT/CN2019/087552 patent/WO2020215414A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180061928A1 (en) * | 2013-03-28 | 2018-03-01 | Japan Display Inc. | Oled display panel and manufacturing method thereof |
| CN103474432A (zh) * | 2013-08-28 | 2013-12-25 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN108281468A (zh) * | 2018-01-23 | 2018-07-13 | 京东方科技集团股份有限公司 | 一种显示基板的制造方法、显示基板、显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111384065A (zh) * | 2020-03-16 | 2020-07-07 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板以及显示装置 |
| WO2022151565A1 (zh) * | 2021-01-15 | 2022-07-21 | 武汉华星光电技术有限公司 | 显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210335822A1 (en) | 2021-10-28 |
| WO2020215414A1 (zh) | 2020-10-29 |
| US11322521B2 (en) | 2022-05-03 |
| CN110061013B (zh) | 2021-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10714624B2 (en) | Thin-film transistor fabrication method for reducing size of thin-film transistor and pixel area | |
| US8633066B2 (en) | Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof | |
| US11114474B2 (en) | Thin film transistor, manufacturing method thereof, array substrate, and display panel | |
| CN109148491B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| WO2021022594A1 (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
| US8748320B2 (en) | Connection to first metal layer in thin film transistor process | |
| CN102654698B (zh) | 液晶显示器阵列基板及其制造方法、液晶显示器 | |
| WO2018209761A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| CN109326614A (zh) | 显示基板及其制造方法、显示装置 | |
| JP5741992B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| WO2016029612A1 (zh) | 薄膜晶体管及其制备方法、显示基板及显示装置 | |
| WO2017031940A1 (zh) | 一种阵列基板、其制作方法及显示装置 | |
| EP3089214B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| WO2019148579A1 (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| TW201341923A (zh) | 液晶顯示面板陣列基板及其製造方法 | |
| WO2018188388A1 (zh) | 阵列基板的制备方法、阵列基板、显示面板和显示装置 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| CN111312731B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN110534475A (zh) | 一种阵列基板及其制作方法、显示面板 | |
| TW200830553A (en) | Method for manufacturing an array substrate | |
| CN110061013A (zh) | 阵列基板及其制备方法 | |
| US20220302413A1 (en) | Display panel, method for manufacturing same, and displaying device | |
| CN114023699B (zh) | 阵列基板的制备方法及其阵列基板 | |
| CN107329338A (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
| US20210328072A1 (en) | Tft array substrate and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |