CN110047849A - 一种Demux电路的TFT结构 - Google Patents

一种Demux电路的TFT结构 Download PDF

Info

Publication number
CN110047849A
CN110047849A CN201910261352.5A CN201910261352A CN110047849A CN 110047849 A CN110047849 A CN 110047849A CN 201910261352 A CN201910261352 A CN 201910261352A CN 110047849 A CN110047849 A CN 110047849A
Authority
CN
China
Prior art keywords
metal layer
sub
layer
hole
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910261352.5A
Other languages
English (en)
Other versions
CN110047849B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN201910261352.5A priority Critical patent/CN110047849B/zh
Publication of CN110047849A publication Critical patent/CN110047849A/zh
Application granted granted Critical
Publication of CN110047849B publication Critical patent/CN110047849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种Demux电路的TFT结构，包括自下而上依次层叠设置的玻璃基板、第一金属层、半导体层、第一绝缘层和第二金属层；TFT的栅极设置在所述第二金属层中，TFT的源极和TFT的漏极分别设置在所述第一金属层中；所述第一绝缘层的厚度为预设第一值。本发明能够缩小设置Demux电路的区域中TFT结构的尺寸，从而达到缩小Demux电路尺寸的目的。

Description

一种Demux电路的TFT结构
技术领域
本发明涉及TFT技术领域，特别涉及一种Demux电路的TFT结构。
背景技术
复用器(demultiplexer,简写Demux)，用于把一个信号通道分解为多个信号通道，在中小尺寸液晶显示器中被广泛采用。在液晶显示器中，DEMUX通常搭配LTPS(低温多晶硅)制程，LTPS制程制作的TFT(薄膜晶体管)器件电子迁移率高，可以满足Demux需求。
IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率，可实现超高分辨率TFT-LCD。同时，现有的非晶硅生产线只需稍加改动即可兼容IGZO制程，因此在成本方面较低温多晶硅(LTPS)更有竞争力。传统a-Si或IGZO TFT有两种常见结构：ESL(etch stop layer)和BCE(Back channel etch)，虽然ESL结构相对BCE结构多了一道ES制程，但因为半导体层IGZO沟道区域未受到SD层刻蚀时的损伤，画素区域TFT电学特性均一性更收敛，是获得高分辨率、高稳定性IGZO显示面板的首选。
由于IGZO TFT器件相对低温多晶硅TFT拥有更优越的Ioff，画素TFT只需要单栅极就可抑制漏电问题，有更利于TFT器件的小型化，实现超高分辨率TFT基板的制作。但由于氧化物半导体迁移率(10-30cm2/V.s)要小于低温多晶硅(60-120cm2/V.s)，因此，在外围驱动设计上，为满足实际电路驱动需求，往往氧化物半导体TFT设计尺寸需大于低温多晶硅TFT，而现有的TFT结构一般包括自下而上依次层叠设置的玻璃基板、绝缘层、第一金属层、半导体层、第一绝缘层和第二金属层，且在第一绝缘层设有通孔，第二金属层穿过通孔与半导体层连接，TFT的栅极设置在第一金属层，TFF的源极和漏极设置在上方的第二金属层中，其TFF的整体尺寸较大，导致液晶面板外围空间需求较大，边框尺寸受限。
现阶段随着市场LCD显示屏窄边框需求趋势明显，且低成本、高分辨率IGZO面板备受瞩目；随着分辨率的提升，source信号线数量增多，下边框斜配线区域占用空间大，且ICPIN数据增多，不利于下边框缩小及IC尺寸减小，导致大板利用率低及IC成本高。因此，具有Demux电路的FHD及以上分辨率IGZO产品为现阶段IGZO面板开发的热点；由于IGZO半导体的电子迁移率约10-30cm2/V.s，Demux电路中TFT尺寸较低温多晶硅要来得大，因此如何缩小Demux电路尺寸成为技术关键。
发明内容
本发明所要解决的技术问题是：提供一种Demux电路的TFT结构，能够缩小Demux电路尺寸。
为了解决上述技术问题，本发明采用的技术方案为：
一种Demux电路的TFT结构，包括自下而上依次层叠设置的玻璃基板、第一金属层、半导体层、第一绝缘层和第二金属层；TFT的栅极设置在所述第二金属层中，TFT的源极和TFT的漏极分别设置在所述第一金属层中；所述第一绝缘层的厚度为预设第一值。
本发明的有益效果在于：
相对于现有技术中在第一金属层中设置TFT的栅极，在第二金属层中设置TFT的源极和漏极，且在两金属层之间设有两层绝缘层，两层绝缘层之间设有半导体层，位于下方的绝缘层的厚度200nm，位于上方的第一绝缘层的厚度为100nm，本发明提供了一种Demux电路的TFT结构，包括自下而上依次层叠设置的玻璃基板、第一金属层、半导体层、第一绝缘层(第一绝缘层的厚度小于原栅极绝缘层的厚度)和第二金属层，TFT的栅极设置在所述第二金属层中，TFT的源极和TFT的漏极分别设置在所述第一金属层中，本发明相对于现有技术，在Demux电路的TFT结构中，减少了在第一金属层和第二金属层之间的一层绝缘层，只保留了原来的第一绝缘层，第一绝缘层的厚度为预设第一值，同时第一金属层中分别设置源极和漏极，第二金属层中设置栅极，以适应结构更改后的栅极、源极和漏极三者之间结构设计需求，由于减少了栅极与源极之间的绝缘层的厚度，即相当于增大了沟道电容Cox，而Ids＝0.5*μn*Cox*(W/L)*(VGS-VYH)2，其中Ids表示源漏极的电流，μn表示迁移率，W和L分别为TFT沟道的宽度和FTF沟道的长度，VGS表示栅极与源极之间的电压，VYH为TFT器件的阈值电压，由上述公式可知，当Cox增大时，可增大Ids，而同时沟道的长度L因受限于制程能力一般保持不变，为了满足维持Ids不变，可减小沟道的宽度W，即可相当于减小了TFT结构的尺寸，从而达到缩小Demux电路尺寸的目的。
附图说明
图1为本发明实施例的一种Demux电路的TFT结构的示意图；
图2为本发明实施例的一种Demux电路的TFT结构的示意图；
标号说明：
1、玻璃基板；2、第一金属层；3、半导体层；4、第一绝缘层；5、第二金属层；6、第一通孔；7、第一子金属层；8、第二子金属层；9、第二绝缘层；10、第二通孔；11、第三通孔；12、第四通孔；13、第五通孔；14、第三绝缘层；15、间隙；16、第三子金属层；17、第六通孔；18、第七通孔；19、第一半导体层；20、延伸端；21、第八通孔；22、第九通孔；23、第十通孔；
24、第四子金属层；25、第五子金属层。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
本发明最关键的构思在于：自下而上依次层叠设有玻璃基板、第一金属层、半导体层、第一绝缘层和第二金属层；TFT的栅极设置在所述第二金属层中，TFT的源极和TFT的漏极分别设置在所述第一金属层中；所述第一绝缘层的厚度为预设第一值。
请参照图1以及图2，本发明提供了一种Demux电路的TFT结构，包括自下而上依次层叠设置的玻璃基板、第一金属层、半导体层、第一绝缘层和第二金属层；TFT的栅极设置在所述第二金属层中，TFT的源极和TFT的漏极分别设置在所述第一金属层中；所述第一绝缘层的厚度为预设第一值。
从上述描述可知，本发明相对于现有技术，在Demux电路的TFT结构中，减少了在第一金属层和第二金属层之间的一层绝缘层，只保留了原来的第一绝缘层，第一绝缘层的厚度为预设第一值，同时第一金属层中分别设置源极和漏极，第二金属层中设置栅极，以适应结构更改后的栅极、源极和漏极三者之间结构设计需求，由于减少了栅极与源极之间的绝缘层的厚度，即相当于增大了沟道电容Cox，而Ids＝0.5*μn*Cox*(W/L)*(VGS-VYH)2，其中Ids表示源漏极的电流，μn表示迁移率，W和L分别为TFT沟道的宽度和FTF沟道的长度，VGS表示栅极与源极之间的电压，VYH为TFT器件的阈值电压，由上述公式可知，当Cox增大时，可增大Ids，而同时沟道的长度L因受限于制程能力一般保持不变，为了满足维持Ids不变，可减小沟道的宽度W，即可相当于减小了TFT结构的尺寸，从而达到缩小Demux电路尺寸的目的。
进一步的，所述第一金属层上表面的中间位置设有第一通孔，所述第一通孔将第一金属层分隔成第一子金属层和第二子金属层；
所述半导体层各处的厚度相等；所述半导体层下表面分别与第一子金属层上表面、预设的第一侧壁、玻璃基板的上表面、预设的第二侧壁以及第二子金属层的上表面接触；所述第一侧壁为第一通孔与第一子金属层连接的侧壁，所述第二侧壁为第一通孔与第二子金属层连接的侧壁。
进一步的，所述TFT的源极设置在第一子金属层中，所述TFT的漏极设置在第二子金属层中；或者，所述TFT的漏极设置在第一子金属层中，所述TFT的源极设置在第二子金属层中。
从上述描述可知，通过上述结构，便于在第一金属层上设置TFT的源极和漏极，以及能够保证将源极和漏极相隔开，同时，所述半导体层下表面分别与第一子金属层上表面、预设的第一侧壁、玻璃基板的上表面、预设的第二侧壁以及第二子金属层的上表面接触，使得TFT的结构更佳紧凑，使得TFT的尺寸变得更小，同时上述结构能够保证栅极与源极，以及栅极与漏极之间的寄生电容相对较小，以提高TFT的性能。
进一步的，所述第一绝缘层各处的厚度相等；所述第一绝缘层位于所述第一通孔正上方对应位置处设有所述第二金属层。
从上述描述可知，通过位于第一子金属层和第二子金属层之间的第一通孔的上方设置的第二金属层中的栅极，能够保证栅极位于源极和漏极之间，从而保证TFT的性能质量，也使得TFT的结构更佳紧凑。
进一步的，所述的一种Demux电路的TFT结构，还包括第二绝缘层，所述第二绝缘层下表面分别与第二金属层的上表面和第一绝缘层的上表面连接。
从上述描述可知，通过上述结构，能够将第一金属层和第二金属层分别与液晶面板的外部进行局部隔离，以保证Demux电路的TFT中TFT的性能。
进一步的，所述第一子金属层上远离第二子金属的一侧设有贯穿第一子金属层的第二通孔；
所述半导体层远离第二子金属的一侧设有贯穿半导体层的第三通孔；所述第二通孔和第三通孔相互连通并形成第一容纳腔；
所述第二子金属层上远离第一子金属的一侧设有贯穿第二子金属层的第四通孔；
所述半导体层远离第一子金属的一侧设有贯穿半导体层的第五通孔；所述第四通孔和第五通孔相互连通并形成第二容纳腔；
所述第一容纳室和第二容纳腔上分别设有预设的第三绝缘层，位于第一容纳室上的所述第三绝缘层分别与玻璃基板、第一绝缘层、半导体层和第一子金属层接触；位于第二容纳室上的所述第三绝缘层分别与玻璃基板、第一绝缘层、半导体层和第二子金属层接触。
从上述描述可知，位于第一容纳室上的所述第三绝缘层分别与玻璃基板、第一绝缘层、半导体层和第一子金属层接触；位于第二容纳室上的所述第三绝缘层分别与玻璃基板、第一绝缘层、半导体层和第二子金属层接触，以保证设置在第一金属层的栅极与分别设置在第二金属层中的源极和漏极之间的寄生电容最小，从而在不影响TFT尺寸的前提条件，使得TFT性能质量得到大幅度提升。
进一步的，所述的一种Demux电路的TFT结构，还包括第三绝缘层；
所述玻璃基板上设有第三子金属层，所述第三子金属层与第一金属层的厚度相等；
所述第一金属层上表面的中间位置设有第一通孔，所述第一通孔将第一金属层分隔成第一子金属层和第二子金属层；所述第三子金属层与第一子金属层具有间隙；
所述第三绝缘层各处的厚度相等，所述第三绝缘层的下表面分别与第三子金属层、位于所述间隙正下方玻璃基板的区域、第一子金属层上表面、位于所述第一通孔正下方玻璃基板的区域和第二子金属层上表面相连接；
所述第三绝缘层位于第一子金属层上方的对应位置处和位于第二子金属层上方对应的位置处分别设有第六通孔和第七通孔；
所述半导体层一端穿过所述第六通孔与第一金属层上表面连接，所述半导体层另一端穿过所述第七通孔与第二金属层上表面连接；
所述第三绝缘层位于所述第三子金属层正上方位置处设有第一半导体层；
所述第一绝缘层远离第二子金属层的一侧设有向第三子金属层方向延伸的延伸端，所述延伸端下表面与所述第一半导体层上表面连接；所述延伸端位于所述第三子金属层上方位置处设有第三金属层。
优选的，第三子金属层位于间隙左侧，第一子金属层和第二子金属层分别位于间隙右侧。
从上述描述可知，间隙左侧的结构可为AA区(画素显示区域，定义为pixel TFT可正常作动且可正常显示色彩功能的区域)中的TFT结构，间隙右侧的结构为Demux电路的TFT结构，上述的第一子金属层、第二子金属层和第三子金属层为经过同一道制程后，经过挖去间隙及第一通孔所得到，上述的第三绝缘层可通过一道制程而得到，同时半导体层和第一半导体层可通过同一道制程制作得到，以及第二金属层和第三金属层也可通过同一道制程所制作得到，即通过上述方式，能够在不增加工序的前提下，能够制定得到Demux电路的TFT结构，并提高了在制作AA区的TFT结构以及Demux电路的TFT结构工艺的效率。
进一步的，所述延伸端上表面位于第三子金属层上方对应的位置处分别设有第八通孔和第九通孔；所述第三金属层上表面的中间位置设有第十通孔，所述第十通孔将第三金属层分隔成第四子金属层和第五子金属层；
所述四子金属层下表面穿过所述第八通孔与所述第一半导体层的上表面连接，所述第五子金属层下表面穿过所述第九通孔与所述第一半导体层的上表面连接。
进一步的，所述第三子金属层内设有预设的第一TFT的栅极；所述第四子金属层内设有所述第一TFT的源极，所述第五子金属层内设有所述第一TFT的漏极；或者，所述第四子金属层内设有所述第一TFT的漏极，所述第五子金属层内设有所述第一TFT的源极；所述第一TFT为设置在AA区内的TFT结构。
从上述描述可知，通过上述结构，便于在第三金属层上设置TFT的源极和漏极，以及能够保证将其源极和漏极相隔开，同时，上述结构能够保证AA区中的TFT结构的栅极与源极，以及栅极与漏极之间的寄生电容相对较小，以提高AA区中TFT的性能。
请参照图1至图2，本发明的实施例如下：
本发明的实施例一为：
本发明提供了一种Demux电路的TFT结构，包括自下而上依次层叠设置的玻璃基板1、第一金属层2、半导体层3、第一绝缘层4、第二金属层5和第二绝缘层9；TFT的栅极设置在所述第二金属层5中，TFT的源极和TFT的漏极分别设置在所述第一金属层2中；所述第一绝缘层4的厚度为预设第一值，所述第一值为200nm。
本发明的实施例二为：
本发明的实施例二与实施例一的区别在于，所述第一金属层2上表面的中间位置设有第一通孔6，所述第一通孔6将第一金属层2分隔成第一子金属层7和第二子金属层8；
所述半导体层3各处的厚度相等；所述半导体层3下表面分别与第一子金属层7上表面、预设的第一侧壁、玻璃基板1的上表面、预设的第二侧壁以及第二子金属层8的上表面接触；所述第一侧壁为第一通孔6与第一子金属层7连接的侧壁，所述第二侧壁为第一通孔6与第二子金属层8连接的侧壁。
所述TFT的源极设置在第一子金属层中7，所述TFT的漏极设置在第二子金属层中8；或者，所述TFT的漏极设置在第一子金属层中7，所述TFT的源极设置在第二子金属层中8；
所述第一绝缘层4各处的厚度相等；所述第一绝缘层4上位于所述第一通孔6正上方对应位置处设有所述第二金属层5；
所述第二绝缘层9下表面分别与第二金属层5的上表面和第一绝缘层4的上表面连接。
本发明的实施例三为：
本实施例三与实施例二的区别在于，所述第一子金属层7上远离第二子金属的一侧设有贯穿第一子金属层7的第二通孔10；
所述半导体层3远离第二子金属的一侧设有贯穿半导体层3的第三通孔11；所述第二通孔10和第三通孔11相互连通并形成第一容纳腔；
所述第二子金属层8上远离第一子金属的一侧设有贯穿第二子金属层8的第四通孔12；
所述半导体层3远离第一子金属的一侧设有贯穿半导体层3的第五通孔13；所述第四通孔12和第五通孔13相互连通并形成第二容纳腔；
所述第一容纳室和第二容纳腔上分别设有预设的第三绝缘层14，位于第一容纳室上的所述第三绝缘层14分别与玻璃基板1、第一绝缘层4、半导体层3和第一子金属层7接触；位于第二容纳室上的所述第三绝缘层14分别与玻璃基板1、第一绝缘层4、半导体层3和第二子金属层8接触。
本发明的实施例四为：
本实施例四与实施例一的区别在于，所述的一种Demux电路的TFT结构，还包括第三绝缘层14；
所述玻璃基板1上设有第三子金属层16，所述第三子金属层16与第一金属层2的厚度相等；所述第一金属层2上表面的中间位置设有第一通孔6，所述第一通孔6将第一金属层2分隔成第一子金属层7和第二子金属层8；所述第三子金属层16与第一子金属层7具有间隙15；所述第三绝缘层14各处的厚度相等，所述第三绝缘层14的下表面分别与第三子金属层16、位于所述间隙15正下方玻璃基板1的区域、第一子金属层7上表面、位于所述第一通孔6正下方玻璃基板1的区域和第二子金属层8上表面相连接；
所述第三绝缘层14位于第一子金属层7上方的对应位置处和位于第二子金属层8上方对应的位置处分别设有第六通孔17和第七通孔18；所述半导体层3一端穿过所述第六通孔17与第一金属层2上表面连接，所述半导体层3另一端穿过所述第七通孔18与第二金属层5上表面连接；所述第三绝缘层14位于所述第三子金属层16正上方位置处设有第一半导体层19；所述第一绝缘层4远离第二子金属层8的一侧设有向第三子金属层16方向延伸的延伸端20，所述延伸端20下表面与所述第一半导体层19上表面连接；所述延伸端20位于所述第三子金属层16上方位置设有第三金属层；
所述延伸端20上表面位于第三子金属层16上方对应的位置处分别设有第八通孔21和第九通孔22；所述第三金属层上表面的中间位置设有第十通孔23，所述第十通孔23将第三金属层分隔成第四子金属层24和第五子金属层25；
所述四子金属层下表面穿过所述第八通孔21与所述第一半导体层19的上表面连接，所述第五子金属层25下表面穿过所述第九通孔22与所述第一半导体层19的上表面连接；
所述第三子金属层16内设有预设的第一TFT的栅极；所述第四子金属层24内设有所述第一TFT的源极，所述第五子金属层25内设有所述第一TFT的漏极；或者，所述第四子金属层24内设有所述第一TFT的漏极，所述第五子金属层25内设有所述第一TFT的源极。
综上所述，相对于现有技术中在第一金属层中设置TFT的栅极，在第二金属层中设置TFT的源极和漏极，且在两金属层之间设有两层绝缘层，两层绝缘层之间设有半导体层，位于下方的绝缘层的厚度200nm，位于上方的第一绝缘层的厚度为100nm，本发明提供了一种Demux电路的TFT结构，包括自下而上依次层叠设置的玻璃基板、第一金属层、半导体层、第一绝缘层和第二金属层，TFT的栅极设置在所述第二金属层中，TFT的源极和TFT的漏极分别设置在所述第一金属层中，本发明相对于现有技术，在Demux电路的TFT结构中，减少了在第一金属层和第二金属层之间的一层绝缘层，只保留了原来的第一绝缘层，第一绝缘层的厚度为预设第一值，同时第一金属层中分别设置源极和漏极，第二金属层中设置栅极，以适应结构更改后的栅极、源极和漏极三者之间结构设计需求，由于减少了栅极与源极之间的绝缘层的厚度，即相当于增大了沟道电容Cox，而Ids＝0.5*μn*Cox*(W/L)*(VGS-VYH)2，其中Ids表示源漏极的电流，μn表示迁移率，W和L分别为TFT沟道的宽度和FTF沟道的长度，VGS表示栅极与源极之间的电压，VYH为TFT器件的阈值电压，由上述公式可知，当Cox增大时，可增大Ids，而同时沟道的长度L因受限于制程能力一般保持不变，为了满足维持Ids不变，可减小沟道的宽度W，即可相当于减小了TFT结构的尺寸，从而达到缩小Demux电路尺寸的目的。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种Demux电路的TFT结构，其特征在于，包括自下而上依次层叠设置的玻璃基板、第一金属层、半导体层、第一绝缘层和第二金属层；TFT的栅极设置在所述第二金属层中，TFT的源极和TFT的漏极分别设置在所述第一金属层中；所述第一绝缘层的厚度为预设第一值。
2.根据权利要求1所述的一种Demux电路的TFT结构，其特征在于，所述第一金属层上表面的中间位置设有第一通孔，所述第一通孔将第一金属层分隔成第一子金属层和第二子金属层；
所述半导体层各处的厚度相等；所述半导体层下表面分别与第一子金属层上表面、预设的第一侧壁、玻璃基板的上表面、预设的第二侧壁以及第二子金属层的上表面接触；所述第一侧壁为第一通孔与第一子金属层连接的侧壁，所述第二侧壁为第一通孔与第二子金属层连接的侧壁。
3.根据权利要求2所述的一种Demux电路的TFT结构，其特征在于，所述TFT的源极设置在第一子金属层中，所述TFT的漏极设置在第二子金属层中。
4.根据权利要求2所述的一种Demux电路的TFT结构，其特征在于，所述TFT的漏极设置在第一子金属层中，所述TFT的源极设置在第二子金属层中。
5.根据权利要求2所述的一种Demux电路的TFT结构，其特征在于，所述第一绝缘层各处的厚度相等；所述第一绝缘层位于所述第一通孔正上方对应位置处设有所述第二金属层。
6.根据权利要求5所述的一种Demux电路的TFT结构，其特征在于，还包括第二绝缘层，所述第二绝缘层下表面分别与第二金属层的上表面和第一绝缘层的上表面连接。
7.根据权利要求2所述的一种Demux电路的TFT结构，其特征在于，所述第一子金属层上远离第二子金属的一侧设有贯穿第一子金属层的第二通孔；
所述半导体层远离第二子金属的一侧设有贯穿半导体层的第三通孔；所述第二通孔和第三通孔相互连通并形成第一容纳腔；
所述第二子金属层上远离第一子金属的一侧设有贯穿第二子金属层的第四通孔；
所述半导体层远离第一子金属的一侧设有贯穿半导体层的第五通孔；所述第四通孔和第五通孔相互连通并形成第二容纳腔；
所述第一容纳室和第二容纳腔上分别设有预设的第三绝缘层，位于第一容纳室上的所述第三绝缘层分别与玻璃基板、第一绝缘层、半导体层和第一子金属层接触；位于第二容纳室上的所述第三绝缘层分别与玻璃基板、第一绝缘层、半导体层和第二子金属层接触。
8.根据权利要求1所述的一种Demux电路的TFT结构，其特征在于，还包括第三绝缘层；
所述玻璃基板上设有第三子金属层，所述第三子金属层与第一金属层的厚度相等；
所述第一金属层上表面的中间位置设有第一通孔，所述第一通孔将第一金属层分隔成第一子金属层和第二子金属层；所述第三子金属层与第一子金属层具有间隙；
所述第三绝缘层各处的厚度相等，所述第三绝缘层的下表面分别与第三子金属层、位于所述间隙正下方的玻璃基板的区域、第一子金属层上表面、位于所述第一通孔正下方的玻璃基板的区域和第二子金属层上表面相连接；
所述第三绝缘层位于第一子金属层上方的对应位置处和位于第二子金属层上方对应的位置处分别设有第六通孔和第七通孔；
所述半导体层一端穿过所述第六通孔与第一金属层上表面连接，所述半导体层另一端穿过所述第七通孔与第二金属层上表面连接；
所述第三绝缘层位于所述第三子金属层正上方位置处设有第一半导体层；
所述第一绝缘层远离第二子金属层的一侧设有向第三子金属层方向延伸的延伸端，所述延伸端下表面与所述第一半导体层上表面连接；所述延伸端位于所述第三子金属层上方位置处设有第三金属层。
9.根据权利要求8所述的一种Demux电路的TFT结构，其特征在于，所述延伸端上表面位于第三子金属层上方对应的位置处分别设有第八通孔和第九通孔；所述第三金属层上表面的中间位置设有第十通孔，所述第十通孔将第三金属层分隔成第四子金属层和第五子金属层；
所述四子金属层下表面穿过所述第八通孔与所述第一半导体层的上表面连接，所述第五子金属层下表面穿过所述第九通孔与所述第一半导体层的上表面连接。
10.根据权利要求9所述的一种Demux电路的TFT结构，其特征在于，所述第三子金属层内设有预设的第一TFT的栅极；
所述第四子金属层内设有所述第一TFT的源极，所述第五子金属层内设有所述第一TFT的漏极；或者，所述第四子金属层内设有所述第一TFT的漏极，所述第五子金属层内设有所述第一TFT的源极。
CN201910261352.5A 2019-04-02 2019-04-02 一种Demux电路的TFT结构 Active CN110047849B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910261352.5A CN110047849B (zh) 2019-04-02 2019-04-02 一种Demux电路的TFT结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910261352.5A CN110047849B (zh) 2019-04-02 2019-04-02 一种Demux电路的TFT结构

Publications (2)

Publication Number Publication Date
CN110047849A true CN110047849A (zh) 2019-07-23
CN110047849B CN110047849B (zh) 2024-06-14

Family

ID=67275792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910261352.5A Active CN110047849B (zh) 2019-04-02 2019-04-02 一种Demux电路的TFT结构

Country Status (1)

Country Link
CN (1) CN110047849B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966501A (zh) * 2015-07-21 2015-10-07 深圳市华星光电技术有限公司 用于窄边框lcd的goa电路结构
US20160247940A1 (en) * 2014-09-02 2016-08-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method and structure of oxide semiconductor tft substrate
CN106252418A (zh) * 2016-09-22 2016-12-21 南京华东电子信息科技股份有限公司 一种薄膜晶体管
US20170141127A1 (en) * 2015-05-06 2017-05-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing tft substrate and structure thereof
US20170222059A1 (en) * 2016-01-29 2017-08-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and the manufacturing methods thereof
CN209880618U (zh) * 2019-04-02 2019-12-31 福建华佳彩有限公司 一种Demux电路的TFT结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160247940A1 (en) * 2014-09-02 2016-08-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method and structure of oxide semiconductor tft substrate
US20170141127A1 (en) * 2015-05-06 2017-05-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing tft substrate and structure thereof
CN104966501A (zh) * 2015-07-21 2015-10-07 深圳市华星光电技术有限公司 用于窄边框lcd的goa电路结构
US20170222059A1 (en) * 2016-01-29 2017-08-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and the manufacturing methods thereof
CN106252418A (zh) * 2016-09-22 2016-12-21 南京华东电子信息科技股份有限公司 一种薄膜晶体管
CN209880618U (zh) * 2019-04-02 2019-12-31 福建华佳彩有限公司 一种Demux电路的TFT结构

Also Published As

Publication number Publication date
CN110047849B (zh) 2024-06-14

Similar Documents

Publication Publication Date Title
TWI700810B (zh) 半導體裝置和其製造方法
JP2024071420A (ja) 半導体装置
JP2024009858A (ja) 表示装置
TWI779688B (zh) 液晶顯示裝置
Yamazaki et al. Physics and technology of crystalline oxide semiconductor CAAC-IGZO: application to displays
KR102097932B1 (ko) 반도체 디바이스 및 그 형성 방법
JP2019220705A (ja) 半導体装置の作製方法
EP2461364B1 (en) Thin film transistor
CN105765729B (zh) 半导体装置
JP7451784B2 (ja) 表示装置
TW201338102A (zh) 主動元件及主動元件陣列基板
JP2006310636A (ja) 薄膜トランジスタ
US11869976B2 (en) Thin film transistor and manufacturing method therefor, array substrate, and display device
CN102969311B (zh) 阵列基板及其制作方法、显示装置
CN209880618U (zh) 一种Demux电路的TFT结构
JP3286843B2 (ja) 液晶パネル
CN110047849A (zh) 一种Demux电路的TFT结构
CN105140298A (zh) 薄膜晶体管和阵列基板
JPH0926600A (ja) 液晶表示装置
CN113454783B (zh) 阵列基板及其制作方法和显示面板
WO2023197363A1 (zh) 阵列基板及其制作方法、显示面板
US11791416B2 (en) Display panel, method for manufacturing display panel, and display device
CN209912872U (zh) 一种新型氧化物半导体窄边框显示器
CN113299666A (zh) 显示面板及其驱动方法、显示装置
CN220188836U (zh) 一种具有gip电路柔性电子纸的内部结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant