CN110045944A - 新型快速加法器 - Google Patents

新型快速加法器 Download PDF

Info

Publication number
CN110045944A
CN110045944A CN201910330150.1A CN201910330150A CN110045944A CN 110045944 A CN110045944 A CN 110045944A CN 201910330150 A CN201910330150 A CN 201910330150A CN 110045944 A CN110045944 A CN 110045944A
Authority
CN
China
Prior art keywords
signal
logging modle
novel
circuit
mimimum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910330150.1A
Other languages
English (en)
Inventor
陈新豫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201910330150.1A priority Critical patent/CN110045944A/zh
Publication of CN110045944A publication Critical patent/CN110045944A/zh
Priority to JP2020573557A priority patent/JP7455301B2/ja
Priority to US17/605,261 priority patent/US20220206748A1/en
Priority to PCT/CN2020/086063 priority patent/WO2020216236A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G06F7/503—Half or full adders, i.e. basic adder cells for one denomination using carry switching, i.e. the incoming carry being connected directly, or only via an inverter, to the carry output under control of a carry propagate signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
    • G06F2207/4802—Special implementations
    • G06F2207/4814—Non-logic devices, e.g. operational amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
  • Electronic Switches (AREA)

Abstract

新型快速加法器属于计算机硬件的处理器设计领域,可以减少一般加法器的门电路级数从而提高计算机的运行速度,通过运用两组记录模块记录信号,在两组记录模块完成记录信号后,一组记录模块的有信号单元向另一组记录模块的无信号单元转移记录信号,完成运算数据的化简,之后进行数据的加法运算,减少了运算的时间。

Description

新型快速加法器
技术领域
新型快速加法器属于计算机中的数据处理技术单元,在处理器中扮演着重要的角色。
背景技术
最近几年,计算机技术蓬勃发展,集成度越来越高,工艺水平日新月异,单个处理器中的元件呈爆炸式增长,已接近物理极限，.本发明旨在相同的工艺水平上设计出更优秀的加法单元, 提高计算机的速度。
发明内容
本发明要解决的技术问题是：克服现有的技术缺陷，优化输入，提出新的简便算法的速度更快的加法器，以下为例。
本发明提出的加法器对于输入的数据进行快速求和，包括：
第一记录模块，记录至少两位电平。
第二记录模块，记录与第一记录模块记录的位数相同的电位。
第一电压比较器组，包括与第一记录模块中记录单元数相同的电压比较器。
第二电压比较器组，包括与第二记录模块中记录单元数相同的电压比较器。
充电电路，包括与任一组记录模块数相同的二极管。
加法电路，由与门电路和断路电路组成。
控制器，按设计好的顺序以最大速度控制加法器各部分工作。
实施步骤
本举例实施步骤是在控制器单元的控制下有序进行的，以用硅管，导通电压0.5,在1.0v的供电电压下并且输出被假设只有八位。
第一步给第一电容组输入电平，1.0v，第一电容组如图1，包括两个或两个以上电容，以8个电容位例。
第二步给第二电容组输入电平，1.0v,第二组电容如图2，包括两个或两两个以上电容，以8个电容为例。
第三步用充电电路连接下标相同的第一第二组中相应电容，充完电断开，硅二极管向第二组偏置，充电电路包括并列的与电容数量相等的二极管，以8个为例，如图3
第四步第一电容组连第一电压比较器组，一个电容对应一个比较器，高电平输入向第一组相应电容输出高电平,少于标准电压1.0v输出低电平,连接正负极放完电断开。电压比较器与电容模块组电容数相同,以下以一个单元为例,如图4。同时将第二电容模块连接第二电压比较器组,电压以高于0.4v为例输出高电平,回充第二电容模块,使电平达到电容的标准状态,以下以一个单元为例，如图5。
第五步将第一电容模块与第二电容模块用加法电路连接,后断开，以下是加法电路,以八位为例,分别举例组成加法电路的进位电路。
第二电容模块第八号电容进位电路，如图6。
第二电容模块第七号电容进位电路，如图7。
第二电容模块第6号电容进位电路，如图8。
第二电容模块的第5位第4位第3位第2位进位电路以此类推。
加法电路中包含断路电路，第一电容模块中某个电容带电就切断相应第二电容模块中下标相同的电容所在的低位与门同时包含与门多的电路的接通切断其所包含的与门少的电路。
第六步，第一电压比较器组比较第二组电容电压，电压比较器在电容电压为1.0v时重新给其输入1.0v，电压小于1.0v时将电压降为零，其后输出或回到第一步进行累加。
附图说明
图1示出了本发明一种实施例中第一记录模块的相同的记录电容的并列排列方式。
图2示出了本发明一种实施例中第二记录模块的相同的记录电容的并列排列方式。
图3示出了本发明一种实施例中将第一记录模块的记录单元的电流分别导入到下标相同的第二记录模块的记录单元的并列的二极管组成的充电电路。
图4示出了本发明一种实施例中的第一电压比较器组中的一个单元。
图5示出了本发明一种实施例中的第二电压比较器组中的一个单元。
图6示出了本发明一种实施例中的向下标为8的电容充电的电路。
图7示出了本发明一种实施例中的向下标为7的电容充电的电路。
图8示出了本发明一种实施例中的向下标为6的电容充电的电路。
应当指出的是说明书只提供技术实现案例，并不限定权利要求书，任何本领域的技术人员在阅读后都可以将本发明的部分或全部技术进行等同替换或修改，甚至部分的合并，在符合本发明的技术精神的条件下应落入权利要求范围内。

Claims (4)

1.一种新型快速加法器，其特征在于：第一记录模块中有信号单元在信号单元完成记录信号后向通过一定方式向第二记录模块相应无信号单元转移信号，后接入进位电路，电路考虑了所有进位的可能，在第二记录模块中记录进位信号，并将参与进位并且没有被进位的所有单元信号变为零最后输出结果。
2.权利要求书1所述的新型快速加法器，其特征在于：信号从第一记录模块向第二记录模块的完全传递需要电压比较器完成后续工作。
3.权利要求书1所述的新型快速加法器，其特征在于：接入加法电路时，第一记录模块中有信号单元与相对的下标相同的第二记录模块中有信号记录单元的组合激活断路电路，使低位进位电路在此断开。
4.权利要求书1所述的新型快速加法器，其特征在于：接入加法电路时，进位电路中的包含有信号单元多的电路接通会激活断路电路断开相应包含有信号单元少的进位电路。
CN201910330150.1A 2019-04-23 2019-04-23 新型快速加法器 Pending CN110045944A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910330150.1A CN110045944A (zh) 2019-04-23 2019-04-23 新型快速加法器
JP2020573557A JP7455301B2 (ja) 2019-04-23 2020-04-22 新たな高速加算器
US17/605,261 US20220206748A1 (en) 2019-04-23 2020-04-22 Novel fast adder
PCT/CN2020/086063 WO2020216236A1 (zh) 2019-04-23 2020-04-22 新型快速加法器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910330150.1A CN110045944A (zh) 2019-04-23 2019-04-23 新型快速加法器

Publications (1)

Publication Number Publication Date
CN110045944A true CN110045944A (zh) 2019-07-23

Family

ID=67278720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910330150.1A Pending CN110045944A (zh) 2019-04-23 2019-04-23 新型快速加法器

Country Status (4)

Country Link
US (1) US20220206748A1 (zh)
JP (1) JP7455301B2 (zh)
CN (1) CN110045944A (zh)
WO (1) WO2020216236A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020216236A1 (zh) * 2019-04-23 2020-10-29 陈新豫 新型快速加法器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102855117A (zh) * 2011-06-29 2013-01-02 Arm有限公司 浮点加法器
CN203299808U (zh) * 2013-04-16 2013-11-20 西华大学 位串行加法器
CN103488457A (zh) * 2013-09-26 2014-01-01 清华大学 一种可变延时预测方法及基于预测的可变延时加法器
US8713085B1 (en) * 2006-05-31 2014-04-29 Marvell International Ltd. Systems and methods for a signed magnitude adder in one's complement logic

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056263A (ja) * 1991-06-27 1993-01-14 Nec Corp 加算器およびその加算器を用いた絶対値演算回路
JPH10289285A (ja) * 1997-04-16 1998-10-27 Yozan:Kk 多値加算器
JP3651592B2 (ja) 2001-07-13 2005-05-25 インターナショナル・ビジネス・マシーンズ・コーポレーション ２進数加算時の桁上げ出力回路および２進数加算回路
CN1751438A (zh) * 2003-02-19 2006-03-22 皇家飞利浦电子股份有限公司 具有可编程逻辑单元阵列的电子电路
KR100867641B1 (ko) 2006-07-31 2008-11-10 삼성전자주식회사 조건 선택 가산기
CN103729162A (zh) * 2012-10-15 2014-04-16 北京兆易创新科技股份有限公司 伽罗瓦域运算系统和方法
CN103279322B (zh) * 2013-06-13 2016-01-13 福州大学 Set/mos混合电路构成的阈值逻辑型超前进位加法器
CN106528045B (zh) * 2016-11-11 2018-12-04 重庆邮电大学 一种基于可逆逻辑门的4位可逆加/减法器
CN110045944A (zh) * 2019-04-23 2019-07-23 陈新豫 新型快速加法器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8713085B1 (en) * 2006-05-31 2014-04-29 Marvell International Ltd. Systems and methods for a signed magnitude adder in one's complement logic
CN102855117A (zh) * 2011-06-29 2013-01-02 Arm有限公司 浮点加法器
CN203299808U (zh) * 2013-04-16 2013-11-20 西华大学 位串行加法器
CN103488457A (zh) * 2013-09-26 2014-01-01 清华大学 一种可变延时预测方法及基于预测的可变延时加法器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020216236A1 (zh) * 2019-04-23 2020-10-29 陈新豫 新型快速加法器

Also Published As

Publication number Publication date
JP7455301B2 (ja) 2024-03-26
JP2022517159A (ja) 2022-03-07
US20220206748A1 (en) 2022-06-30
WO2020216236A1 (zh) 2020-10-29

Similar Documents

Publication Publication Date Title
CN103077742B (zh) 行译码电路及存储器
CN102281404B (zh) 成像装置
CN105825885A (zh) 基于忆阻器的多值存储单元、读写电路及其操作方法
CN110751279A (zh) 一种铁电电容耦合神经网络电路结构及神经网络中向量与矩阵的乘法运算方法
CN104253461A (zh) 一种充电设备和充电设备的供电方法
CN110045944A (zh) 新型快速加法器
CN104714916A (zh) Usb接口外部设备插入/拨出检测系统
CN106603077A (zh) 一种逐次逼近全差分模数转换器及其工作流程
CN108230989A (zh) 栅极驱动电路及其输出模块、显示面板
CN105827244A (zh) 桥电容为整数值的电容电阻三段式逐次逼近模数转换器
US10038454B2 (en) Reference voltage generator for an analog-digital converter and method for analog-digital conversion
CN107454993A (zh) 电源产生电路、电容式阵列传感装置和终端设备
CN104377759B (zh) 一种充电控制电路及电压调整方法
CN208126200U (zh) 一种智能终端及其灰度循迹传感模组、灰度传感器
CN205754283U (zh) 桥电容为整数值的电容电阻三段式逐次逼近模数转换器
CN103051031B (zh) 用于电池组的均衡装置及其方法
CN102298967B (zh) 双分离栅快闪存储器阵列的行译码电路及其驱动方法
CN207304375U (zh) 电荷泵和存储器
CN103440881B (zh) 一种内容可寻址存储器系统、寻址方法及装置
CN116488646A (zh) 模数转换电路、模数转换方法及模数转换设备
CN107332292A (zh) 一种电压采集电路及电路控制方法
CN207283215U (zh) 一种多电池采集均衡管理板
CN110456783A (zh) 一种智能终端及其灰度循迹传感模组、灰度传感器
CN102148060B (zh) 电荷泵系统及存储器编程电路
CN108683324A (zh) 模块化多电平换流器的子模块快速均压控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190723

RJ01 Rejection of invention patent application after publication