CN110034751B - 输出电路和输出方法 - Google Patents
输出电路和输出方法 Download PDFInfo
- Publication number
- CN110034751B CN110034751B CN201811196201.8A CN201811196201A CN110034751B CN 110034751 B CN110034751 B CN 110034751B CN 201811196201 A CN201811196201 A CN 201811196201A CN 110034751 B CN110034751 B CN 110034751B
- Authority
- CN
- China
- Prior art keywords
- transistor
- current
- turned
- base
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004891 communication Methods 0.000 claims abstract description 49
- 230000003071 parasitic effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 4
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 2
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 2
- 102100021133 Nuclear protein 1 Human genes 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/0414—Anti-saturation measures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
Abstract
本发明提供一种输出电路和输出方法,可缩短晶体管的关闭时间。本发明是输出通信信号来与外部元件进行通信的输出电路,其具备:PNP型的第1晶体管,可将集电极电流作为通信信号而输出;以及第1电流源,可变更第1晶体管的基极电流,在第1晶体管变成接通状态后,在使其变成断开状态之前的期间内,将基极电流减少至规定的电流值。
Description
技术领域
本发明涉及一种输出电路和输出方法。
背景技术
之前,作为输出电路,已知有如下者:在基极输入晶体管的基极·发射极间连接正-负-正(Positive-Negative-Positive,PNP)型晶体管的发射极·集电极,在基极输入晶体管通过输入信号而为断开状态时将PNP型晶体管驱动成接通状态来构成所期望的电流路径,并且使基极输入晶体管的基极存储电荷经由PNP型晶体管来放电(参照专利文献1)。此输出电路通过一个PNP型晶体管来进行基极输入晶体管的基极存储电荷的放电与电流路径的构成,因此与设置配合各个目的的电路部件的情况相比,可削减部件数。
现有技术文献
专利文献
专利文献1:日本专利特开昭60-213121号公报
发明内容
发明所要解决的问题
然而,当具备PNP型晶体管的输出电路将PNP型晶体管的集电极电流作为通信信号输出来与外部装置进行通信时,为了实现高速通信,必须在短时间内对PNP型晶体管的接通状态与断开状态进行切换。
通常,PNP型晶体管具有如下的性质:变成断开状态之前的关闭时间取决于在接通状态时存储在基极中的电荷量(以下称为“基极存储电荷量”)。
因此,若接通状态时的PNP型晶体管的基极存储电荷量大,则存在使PNP型晶体管变成断开状态时关闭时间变长这一问题。关闭时间变长的结果,输出电路与外部装置的通信速度下降,成为妨碍高速通信的因素。
因此,本发明的目的在于提供一种可缩短晶体管的关闭时间的输出电路和输出方法。
解决问题的技术手段
本发明的一方式的输出电路是输出通信信号来与外部装置进行通信的输出电路,其具备:PNP型的第1晶体管,可将集电极电流作为通信信号而输出;以及第1电流源,可变更第1晶体管的基极电流,在第1晶体管变成接通状态后,在使其变成断开状态之前的期间内,将基极电流减少至规定的电流值。
根据此方式,在第1晶体管变成接通状态后,在使其变成断开状态之前的期间内,基极电流被减少至规定的电流值。由此,与在第1晶体管为接通状态的期间内,基极电流固定的情况相比,可削减第1晶体管的基极存储电荷量。因此,可缩短第1晶体管的关闭时间,并可抑制与外部装置的通信速度的下降。另外,例如与在高端(high side)具备PNP型晶体管,在低端(low side)具备负-正-负(Negative-Positive-Negative,NPN)型晶体管的推挽(push-pull)结构相比,可削减零件数(部件数),并可使输出电路小型化。
在所述方式中,规定的电流值也可以是使第1晶体管变成接通状态时的所述基极电流的电流值的1/r(r为2以上的实数)。
根据此方式,规定的电流值是使第1晶体管变成接通状态时的所述基极电流的电流值的1/r。由此,可容易地实现削减第1晶体管的基极存储电荷量的输出电路。
在所述方式中,也可以进而具备连接在第1晶体管的基极·发射极间的开关,且在使第1晶体管变成断开状态时,开关变成接通。
根据此方式,在使第1晶体管变成断开状态时,开关变成接通。由此,可通过第1晶体管的基极·发射极间的电阻,而使第1晶体管的基极存储电荷量快速地放电。因此,可进一步缩短第1晶体管的关闭时间。
在所述方式中,也可以进而具备在使第1晶体管变成断开状态时,朝第1晶体管的基极中供给恒定电流的第2电流源。
根据此方式,在使第1晶体管变成断开状态时,朝第1晶体管的基极中供给恒定电流。由此,可通过供给至第1晶体管的基极中的反向电流,而使第1晶体管的基极存储电荷量快速地放电。因此,可进一步缩短第1晶体管的关闭时间。
在所述方式中,也可以进而具备与用于输出通信信号的信号线和基准电位线连接,在使第1晶体管变成断开状态时,变成接通状态的第2晶体管。
根据此方式,在使第1晶体管变成断开状态时,第2晶体管变成接通状态。此处,信号线和基准电位线是与外部装置连接的线,可产生信号线与基准电位线的线间寄生电容。在第1晶体管变成断开状态后,此线间寄生电容成为推迟集电极电位变成低电平的时间的因素。因此,在使第1晶体管变成断开状态时,使第2晶体管变成接通状态,由此可使信号线与基准电位线的线间寄生电容放电。因此,可在第1晶体管变成断开状态后,加快集电极电位变成低电平的时间。
在所述方式中,也可以进而具备朝信号线与基准电位线之间流出恒定电流的第3电流源。
根据此方式,恒定电流在信号线与基准电位线之间流动。由此,即便在使第2晶体管变成了断开状态时,由于恒定电流在信号线与基准电位线之间流动,因此也可以削减信号线与基准电位线的线间寄生电容。因此,可在第1晶体管变成断开状态后,加快集电极电位变成低电平的时间。
在所述方式中,输出电路也可以具有与外部装置进行通信的通信(Communication,COM)模式和朝外部装置中供给负载电流的串行输入/输出(SerialInput/Output,SIO)模式,且在SIO模式时,第1晶体管可将集电极电流作为负载电流而输出。
根据此方式,在SIO模式时,第1晶体管可将集电极电流作为负载电流而输出。由此,输出电路可使在COM模式时与外部装置进行通信,并且在SIO模式时朝高负载的外部装置中供给负载电流的两种模式并存。
本发明的另一方式的输出方法是输出通信信号来与外部装置进行通信的输出电路的输出方法,其包括:在第1晶体管变成接通状态后,在使其变成断开状态之前的期间内,能够变更可将集电极电流作为通信信号而输出的PNP型的第1晶体管的基极电流的第1电流源将基极电流减少至规定的电流值的步骤。
根据此方式,在第1晶体管变成接通状态后,在使其变成断开状态之前的期间内,基极电流被减少至规定的电流值。由此,与在第1晶体管为接通状态的期间内,基极电流固定的情况相比,可削减第1晶体管的基极存储电荷量。因此,可缩短第1晶体管的关闭时间,并可抑制与外部装置的通信速度的下降。另外,例如与在高端具备PNP型晶体管,在低端具备NPN型晶体管的推挽结构相比,可削减零件数(部件数),并可使输出电路小型化。
在所述方式中,也可以进而包括在使第1晶体管变成断开状态时,连接在第1晶体管的基极·发射极间的开关变成接通的步骤。
根据此方式,在使第1晶体管变成断开状态时,连接在第1晶体管的基极·发射极间的开关变成接通。由此,可通过第1晶体管的基极·发射极间的电阻,而使第1晶体管的基极存储电荷量快速地放电。因此,可进一步缩短第1晶体管的关闭时间。
在所述方式中,也可以进而包括在使第1晶体管变成断开状态时,第2电流源朝第1晶体管的基极中供给恒定电流的步骤。
根据此方式,在使第1晶体管变成断开状态时,朝第1晶体管的基极中供给恒定电流。由此,可通过供给至第1晶体管的基极中的反向电流,而使第1晶体管的基极存储电荷量快速地放电。因此,可进一步缩短第1晶体管的关闭时间。
在所述方式中,也可以进而包括在使第1晶体管变成断开状态时,与用于输出通信信号的信号线和基准电位线连接的第2晶体管变成接通状态的步骤。
根据此方式,在使第1晶体管变成断开状态时,与用于输出通信信号的信号线和基准电位线连接的第2晶体管变成接通状态。此处,信号线和基准电位线是与外部装置连接的线,可产生信号线与基准电位线的线间寄生电容。在使第1晶体管的基极存储电荷量放电时,此线间寄生电容成为延长放电时间的因素。因此,在使第1晶体管变成断开状态时,使第2晶体管变成接通状态,由此可使信号线与基准电位线的线间寄生电容放电。因此,可缩短第1晶体管的基极存储电荷量的放电时间。
在所述方式中,也可以进而包括第3电流源朝信号线与基准电位线之间流出恒定电流的步骤。
根据此方式,恒定电流在信号线与基准电位线之间流动。由此,即便在使第2晶体管变成了断开状态时,由于恒定电流在信号线与基准电位线之间流动,因此也可以削减信号线与基准电位线的线间寄生电容。因此,可缩短第1晶体管的基极存储电荷量的放电时间。
发明的效果
根据本发明,可提供一种可缩短晶体管的关闭时间的输出电路和输出方法。
附图说明
图1是例示实施方式的输出电路的结构的电路图。
图2是例示输出电路的COM模式的概略动作的流程图。
图3是例示使第1晶体管变成接通状态时的动作的电路图。
图4是例示减少第1晶体管的基极电流时的动作的电路图。
图5是例示使第1晶体管变成断开状态时的动作的电路图。
图6是例示现有的输出电路的动作的时序图。
图7是例示实施方式的输出电路的动作的时序图。
符号的说明
10:第1晶体管
20:第1电流源
30:开关
31:第1电阻器
40:第2电流源
50:第2晶体管
60:第3电流源
71:比较器
72:第1二极管
73:第2二极管
74:第3二极管
75:第4二极管
81:电容器
82:第2电阻器
100:输出电路
ED:外部元件
GND:基准电位
Idis1、Idis2:放电电流
Irev:反向电流
Isink、Isink':灌电流
L1:电源线
L2:信号线
L3:基准电位线
PC:线间寄生电容
S200:COM模式处理
Sc1、Sc2、Sc3、Sc4、Sc5、Sc6:控制信号
SD:传感器元件
t1、t2、t3、t4、t4'、t5:时刻
Ttoff、Ttoff':关闭时间
Vbe:基极·发射极间电压
Vps:电源电压
具体实施方式
参照随附附图对本发明的适宜的实施方式进行说明。另外,在各图中,标注同一个符号者具有同一或相同的结构。
结构例
首先,参照图1对本实施方式的输出电路的结构的一例进行说明。此图是例示实施方式的输出电路100的结构的电路图。
如图1所示,传感器元件SD具备输出电路100作为输入输出接口。输出电路100是用于输出通信信号来与外部元件ED进行通信者。输出电路100按照作为传感器、致动器等现场设备的通信规格的输入输出-链接(IO-Link)进行通信。
IO-Link具有进行数据(信息)的数字通信的COM模式和进行接通/断开(二值信息)的数字通信的SIO模式。COM模式例如在与作为外部元件ED的主设备连接,并将传感器元件SD的数据发送至外部元件ED中的情况下使用。另外,在COM模式中规定有COM1:4.8k[bps]、COM2:38.4k[bps]、COM1:230.4k[bps]这三种通信速度。另一方面,SIO模式例如在与作为外部元件ED的其他元件设备连接,并朝外部元件ED中供给负载电流的情况下使用。
传感器元件SD经由电源线L1、信号线L2和基准电位线L3而与外部元件ED连接。在IO-Link的规定中,所述三条线最大可延长至20米为止。
在以下的说明中,除明确记载的情况以外,对输出电路100作为传感器元件SD的输出接口发挥功能(发挥作用)的例子进行说明,但并不限定于此。输出电路100也可以作为传感器元件SD的输入接口发挥功能(发挥作用)。在此情况下,从外部元件ED经由信号线L2而朝输出电路100中输入信号。
输出电路100具备:第1晶体管10、第1电流源20、开关30、第1电阻器31、第2电流源40、第2晶体管50、第3电流源60、比较器71、第1二极管72、第2二极管73、第3二极管74、第4二极管75、电容器81和第2电阻器82。
第1晶体管10以如下方式构成:在COM模式时,可将集电极电流作为输出电路100的通信信号而输出。另外,以如下方式构成:在SIO模式时,可将集电极电流作为输出电路100所供给的负载电流而输出。由此,输出电路100可使在COM模式时与外部元件ED进行通信,并且在SIO模式时朝高负载的外部元件ED中供给负载电流的两种模式并存。
具体而言,第1晶体管10为PNP型的双极晶体管,具有开关功能和电流放大功能。第1晶体管10的发射极经由第1电阻器31而与电源线L1连接。第1电阻器31是用于在所连接的负载发生了短路时利用电压探测在第1电阻器31中流动的过电流,防止第1晶体管10因过电流而损坏者。另一方面,第1晶体管10的集电极与信号线L2连接。由此,第1晶体管10可经由信号线L2而将集电极电流输出至外部元件ED中。即,输出电路100是使用第1晶体管10的集电极开路(open collector)方式的输出电路。
此处,作为PNP型晶体管的第1晶体管10在接通状态时,在基极·发射极间存储基极存储电荷量。而且,第1晶体管10具有变成断开状态之前的关闭时间取决于基极存储电荷量这一性质。
第1电流源20以可变更第1晶体管10的基极电流的方式构成。具体而言,第1电流源20连接在第1晶体管10的基极与基准电位线L3之间。第1电流源20根据从传感器元件SD的控制部(省略图示)输入的控制信号来运转。另外,虽然详细情况将后述,但在第1晶体管10变成接通状态后,在使其变成断开状态之前的期间内,第1电流源20将基极电流减少至规定的电流值。
所述规定的电流值是使第1晶体管10变成接通状态时的基极电流的电流值的1/r(r为2以上的实数)。
开关30的一端连接在第1晶体管10的基极上,另一端经由第2二极管73而连接在电源线L1上。由此,开关30经由第1电阻器31而连接在第1晶体管10的基极·发射极间。开关30根据从传感器元件SD的控制部输入的控制信号,切换成接通或断开。另外,虽然详细情况将后述,但在使第1晶体管10变成断开状态时,开关30变成接通。
第2电流源40以可朝第1晶体管10的基极中供给恒定电流的方式构成。具体而言,第2电流源40连接在第1晶体管10的基极与隔着第2二极管73的电源线L1之间。第2电流源40根据从传感器元件SD的控制部输入的控制信号,开始朝第1晶体管10的基极中供给恒定电流、或停止供给。另外,虽然详细情况将后述,但在使第1晶体管10变成断开状态时,第2电流源40朝第1晶体管10的基极中供给恒定电流。
在图1所示的例子中,第2晶体管50为N通道型的金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。第2晶体管50的漏极经由第1二极管72而与信号线L2连接,源极经由第2电阻器82而与基准电位线L3连接。在第2晶体管50的栅极中,从传感器元件SD的控制部输入控制信号,根据此控制信号的电压而切换成接通状态或断开状态。另外,虽然详细情况将后述,但在使第1晶体管变成断开状态时,第2晶体管50变成接通状态。
如上所述,信号线L2和基准电位线L3是与外部元件ED连接的线,此线最大达到20米。因此,在信号线L2与基准电位线L3之间存在线间寄生电容PC。传感器元件SD的内部寄生电容最大为1[nF],相对于此,线间寄生电容PC最大为3[nF]。因此,线间寄生电容PC是在整体的寄生电容中占支配地位而无法忽视的电容。在第1晶体管10变成断开状态后,此线间寄生电容PC成为推迟集电极电位变成低电平的时间的因素。
第3电流源60以朝信号线L2与基准电位线L3之间流出恒定电流的方式构成。具体而言,第3电流源60流出从信号线L2流入至基准电位线L3中恒定电流。
比较器71以检测从外部元件ED经由信号线L2而输入的接收信号(接收数据)的方式构成。具体而言,在比较器71中,在非反转输入端子上连接有信号线L2,在反转输入端子上连接有基准电压源。当经由信号线L2而输入的接收信号的电压值大于基准电压源的电压值时,比较器71输出相对高的电压值(以下,称为“H电平”)的检测信号。另一方面,当经由信号线L2而输入的接收信号的电压值为基准电压源的电压值以下时,比较器71输出相对低的电压值(以下,称为“L电平”)的检测信号。
第1二极管72是用于防止过电压被输入至信号线L2中者。第2二极管73是用于在弄错对于电源线L1的连接时不使电流流动(反向连接保护用)者。第3二极管74是用于吸收电源线L1与基准电位线L3之间所产生的噪声(用于避免浪涌电流(surge current)的输入)者。第4二极管75是用于吸收电源线L1与信号线L2之间所产生的噪声(用于避免浪涌电流的输入)者。另外,第3二极管74和第4二极管75通常可使用齐纳二极管(zener diode)。
电容器81和第2电阻器82构成积分电路。电容器81是用于使电源电压平滑化者,与电源线L1和基准电位线L3连接。
动作例
继而,一面参照图2~图7,一面对本实施方式的输出电路的动作的一例进行说明。图2是例示输出电路100的COM模式的概略动作的流程图。图3是例示使第1晶体管10变成接通状态时的动作的电路图。图4是例示减少第1晶体管10的基极电流时的动作的电路图。图5是例示使第1晶体管10变成断开状态时的动作的电路图。图6是例示现有的输出电路的动作的时序图。图7是例示实施方式的输出电路100的动作的时序图。
例如,若通过从外部元件ED经由信号线L2来输入控制信号,而从SIO模式切换成COM模式,则传感器元件SD执行图2中所示的COM模式处理S200。
如图2所示,首先传感器元件SD判定是否从输出电路100中输出H电平的信号(S201)。在从输出电路100中输出H电平的信号之前,传感器元件SD重复步骤S201。另外,在初期状态下,输出电路100输出L电平的信号。
在步骤S201的判定的结果为从输出电路100中输出H电平的信号的情况下,传感器元件SD输出控制信号来驱动第1电流源20,并使第1晶体管10变成接通状态(S202)。
如图3所示,当基准电位线L3接地且为基准电位GND,电源线L1的电位为电源电压Vps时,第1电流源20根据所输入的控制信号Sc1而启动,并吸入第1晶体管10的基极电流。即,如由实线箭头所示的灌电流(sink current)Isink流动。若灌电流Isink流动,则第1晶体管10的基极的电位下降,其结果,当基极·发射极间的电压Vbe大于规定值时,第1晶体管10变成接通状态。由此,可经由信号线L2而输出第1晶体管10的集电极电流,从输出电路100中输出H电平的信号。
若返回至图2的说明,则继而传感器元件SD在对电源线L1和基准电位线L3间施加有电源电压的状况下,朝第1电流源20中输出控制信号,第1电流源20将基极电流减少至规定的电流值(S203)。
如图4所示,第1电流源20根据所输入的控制信号Sc2,将基极电流减少至规定的电流值。即,如由虚线箭头所示的灌电流Isink'流动。此处,在步骤S202中基极电流已开始流动的状态下,不论基极电流的电流值,第1晶体管10的基极·发射极间的电压Vbe均变成固定或大致固定。由此,在第1晶体管10变成接通状态后,即便第1电流源20将基极电流减少至规定的电流值,第1晶体管10的接通状态也得到维持。
若返回至图2的说明,则继而传感器元件SD判定是否从输出电路100中输出L电平的信号(S204)。在从输出电路100中输出L电平的信号之前,传感器元件SD重复步骤S204。即,在从输出电路100中输出L电平的信号之前,传感器元件SD输出H电平的信号。
在步骤S204的判定的结果为从输出电路100中输出L电平的信号的情况下,传感器元件SD输出控制信号来使第1电流源20停止,并使第1晶体管10变成断开状态(S205)。
继而,传感器元件SD输出控制信号来使开关30变成接通(S206)。另外,在步骤S206后,在经过规定时间后,传感器元件SD输出控制信号来使开关30变成断开。
继而,传感器元件SD输出控制信号来驱动第2电流源40,并朝第1晶体管10的基极中供给恒定电流(S207)。
继而,传感器元件SD输出控制信号来使第2晶体管50变成接通状态(S208)。另外,在步骤S208后,在经过规定时间后,传感器元件SD输出控制信号来使第2晶体管50变成断开状态。
在步骤S208后,传感器元件SD再次返回至步骤S201,例如在从COM模式切换成SIO模式之前,重复步骤S201~步骤S208。
在本实施方式中,为了便于说明,表示了从步骤S205至步骤S208为止依次执行的例子,但并不限定于此。例如,各步骤S205~步骤S208的顺序也可以进行变更。另外,优选为各步骤S205~步骤S208同时(在相同的时机)进行。
如图5所示,第1电流源20根据所输入的控制信号Sc3而停止。即,图4中所示的灌电流Isink'不再流动。若灌电流Isink'不流动,则第1晶体管10的基极的电位上升,其结果,当基极·发射极间的电压Vbe变成规定值以下时,第1晶体管10变成断开状态。由此,第1晶体管10的集电极电流不再流动,因此从输出电路100中输出L电平的信号。
此处,为了进行比较而对现有的输出电路的动作进行说明。如图6所示,为了使第1晶体管在时刻t1处变成接通状态,第1电流源启动而流出例如4[mA]的电流,并吸入第1晶体管的基极电流。因此,第1晶体管的基极电流变成-4[mA]。在使第1晶体管在时刻t3处变成断开状态之前的期间内,第1电流源流出4[mA]的电流,因此第1晶体管的基极电流维持-4[mA]。而且,为了使第1晶体管在时刻t3处变成断开状态,第1电流源停止,其电流值变成0[mA]。
但是,在第1晶体管实际上变成断开状态之前,产生延迟,即关闭时间。在PNP型的晶体管中,具有此关闭时间取决于在接通状态时存储在基极中的基极存储电荷量这一性质。在图6所示的例子中,在欲使第1晶体管在时刻t3处变成断开状态后,实际上产生了第1晶体管实际上变成断开状态的时刻t4'之前的期间的延迟,时刻t3与时刻t4'之间为关闭时间Ttoff'。
相对于此,本实施方式的输出电路100如图7所示,为了使第1晶体管10在时刻t1处变成接通状态,第1电流源20启动而流出例如4[mA]的电流,并吸入第1晶体管10的基极电流。因此,第1晶体管的基极电流变成-4[mA]。而且,在时刻t2处,第1电流源20将基极电流减少至规定的电流值,例如-0.8[mA]。所述规定的电流值是使第1晶体管10变成接通状态时的基极电流的电流值-4[mA]的1/5。在使第1晶体管10在时刻t3处变成断开状态之前的期间内,第1电流源20流出0.8[mA]的电流,并将第1晶体管10的基极电流维持成-0.8[mA]。而且,为了使第1晶体管10在时刻t3处变成断开状态,第1电流源20停止,其电流值变成0[mA]。在图7所示的例子中,在欲使第1晶体管10在时刻t3处变成断开状态后,实际上产生了第1晶体管10实际上变成断开状态的时刻t4之前的期间的延迟,时刻t3与时刻t4之间为关闭时间Ttoff。此关闭时间Ttoff比图6中所示的关闭时间Ttoff'短(关闭时间Ttoff<关闭时间Ttoff')。
如此,在第1晶体管10变成接通状态后,在使其变成断开状态之前的期间内,将基极电流减少至规定的电流值,由此与在第1晶体管10为接通状态的期间内,基极电流固定的情况相比,可削减第1晶体管10的基极存储电荷量。因此,可缩短第1晶体管10的关闭时间Ttoff,并可抑制与外部元件ED的通信速度的下降。另外,例如与在高端具备PNP型晶体管,在低端具备NPN型晶体管的推挽结构相比,可削减零件数(部件数),并可使输出电路100小型化。
第1电流源20所减少的基极电流的规定的电流值是使第1晶体管10变成接通状态时的基极电流的电流值的1/r(r为2以上的实数)。由此,可容易地实现削减第1晶体管10的基极存储电荷量的输出电路100。
若返回至图5的说明,则开关30根据所输入的控制信号Sc4而变成接通。此时,如由实线箭头所示的放电电流Idis1流动。由此,可通过第1晶体管10的基极·发射极间的第1电阻器31等的电阻,而使第1晶体管10的基极存储电荷量快速地放电。因此,可进一步缩短第1晶体管10的关闭时间Ttoff。
与此同时,第2电流源40根据所输入的控制信号Sc5,朝第1晶体管10的基极中流出恒定电流。此时,如由实线箭头所示的反向电流Irev流动。由此,可通过供给至第1晶体管10的基极中的反向电流,而使第1晶体管10的基极存储电荷量快速地放电。因此,可进一步缩短第1晶体管10的关闭时间Ttoff。
另外,第2晶体管50根据例如从栅极输入的控制信号Sc6而变成接通状态。此时,如由实线箭头所示的放电电流Idis2流动。由此,可使信号线L2与基准电位线L3的线间寄生电容PC放电。因此,可在第1晶体管10变成断开状态后,加快集电极电位变成低电平的时间。
如图7所示,不论第1晶体管10的接通状态或断开状态,第3电流源60均朝信号线L2与基准电位线L3之间流出恒定电流。由此,即便在例如使第2晶体管50在时刻t5处变成了断开状态时,由于恒定电流在信号线L2与基准电位线L3之间流动,因此也可以削减信号线L2与基准电位线L3的线间寄生电容PC。因此,可在第1晶体管10变成断开状态后,加快集电极电位变成低电平的时间。
在本实施方式中,表示了第1电流源20将基极电流减少至使第1晶体管10变成接通状态时的基极电流的电流值的1/5的例子,但并不限定于此。例如,在SIO模式中,当输出电路100朝外部元件ED中供给2倍的负载电流时,第1电流源20若将基极电流减少至使第1晶体管10变成接通状态时的基极电流的电流值的1/10,则与所述例子同样地,可削减第1晶体管10的基极存储电荷量,并可缩短第1晶体管10的关闭时间Ttoff。
如以上那样,在本实施方式中,在第1晶体管10变成接通状态后,在使其变成断开状态之前的期间内,基极电流被减少至规定的电流值。由此,与在第1晶体管10为接通状态的期间内,基极电流固定的情况相比,可削减第1晶体管10的基极存储电荷量。因此,可缩短第1晶体管10的关闭时间Ttoff,并可抑制与外部元件ED的通信速度的下降。另外,例如与在高端具备PNP型晶体管,在低端具备NPN型晶体管的推挽结构相比,可削减零件数(部件数),并可使输出电路100小型化。
以上所说明的实施方式是用于使本发明的理解变得容易者,并非用于对本发明加以限定来进行解释者。实施方式所具备的各构件和其配置、材料、条件、形状和尺寸等并不限定于例示者,可适宜变更。另外,可将在不同的实施方式中所示的结构彼此部分地替换或组合。
(附记)
1.一种输出电路100,其是输出通信信号来与外部元件ED进行通信的输出电路100,其具备:
PNP型的第1晶体管10,可将集电极电流作为通信信号而输出;以及
第1电流源20,可变更第1晶体管10的基极电流,在第1晶体管10变成接通状态后,在使其变成断开状态之前的期间内,将基极电流减少至规定的电流值。
8.一种输出方法,其是输出通信信号来与外部元件ED进行通信的输出电路100的输出方法,其包括:
在第1晶体管10变成接通状态后,在使其变成断开状态之前的期间内,能够变更可将集电极电流作为通信信号而输出的PNP型的第1晶体管10的基极电流的第1电流源20将基极电流减少至规定的电流值的步骤。
Claims (8)
1.一种输出电路,其是输出通信信号来与外部装置进行通信的输出电路,其特征在于,包括:
正-负-正型的第1晶体管,能够将集电极电流作为所述通信信号而输出;
第1电流源,能够变更所述第1晶体管的基极电流,在所述第1晶体管变成接通状态后,在使其变成断开状态之前的期间内,将所述基极电流减少至规定的电流值;
在使所述第1晶体管变成断开状态时,朝所述第1晶体管的基极中供给恒定电流的第2电流源;以及
与用于输出所述通信信号的信号线和基准电位线连接,在使所述第1晶体管变成断开状态时,变成接通状态的第2晶体管。
2.根据权利要求1所述的输出电路,其特征在于,
所述规定的电流值是使所述第1晶体管变成接通状态时的所述基极电流的电流值的1/r,r为2以上的实数。
3.根据权利要求1或2所述的输出电路,其特征在于,
还包括连接在所述第1晶体管的基极·发射极间的开关,且
在使所述第1晶体管变成断开状态时,所述开关变成接通。
4.根据权利要求1或2所述的输出电路,其特征在于,
还包括朝所述信号线与所述基准电位线之间流出恒定电流的第3电流源。
5.根据权利要求1或2所述的输出电路,其特征在于,
所述输出电路具有与所述外部装置进行通信的通信模式、及朝所述外部装置中供给负载电流的串行输入/输出模式,且
在所述串行输入/输出模式时,所述第1晶体管能够将所述集电极电流作为所述负载电流而输出。
6.一种输出方法,其是输出通信信号来与外部装置进行通信的输出电路的输出方法,其特征在于,包括:
在正-负-正型的第1晶体管变成接通状态后,在使其变成断开状态之前的期间内,第1电流源将所述第1晶体管的基极电流减少至规定的电流值的步骤,所述第1电流源能够变更能将集电极电流作为所述通信信号而输出的所述基极电流;
在使所述第1晶体管变成断开状态时,第2电流源朝所述第1晶体管的基极中供给恒定电流的步骤;以及
在使所述第1晶体管变成断开状态时,与用于输出所述通信信号的信号线和基准电位线连接的第2晶体管变成接通状态的步骤。
7.根据权利要求6所述的输出方法,其特征在于,
还包括在使所述第1晶体管变成断开状态时,连接在所述第1晶体管的基极·发射极间的开关变成接通的步骤。
8.根据权利要求6或7所述的输出方法,其特征在于,
还包括第3电流源朝所述信号线与所述基准电位线之间流出恒定电流的步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-002674 | 2018-01-11 | ||
JP2018002674A JP6880511B2 (ja) | 2018-01-11 | 2018-01-11 | 出力回路及び出力方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110034751A CN110034751A (zh) | 2019-07-19 |
CN110034751B true CN110034751B (zh) | 2023-02-21 |
Family
ID=63833848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811196201.8A Active CN110034751B (zh) | 2018-01-11 | 2018-10-15 | 输出电路和输出方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10425072B2 (zh) |
EP (1) | EP3512097B1 (zh) |
JP (1) | JP6880511B2 (zh) |
KR (1) | KR102069852B1 (zh) |
CN (1) | CN110034751B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0146479A2 (en) * | 1983-12-20 | 1985-06-26 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Method and apparatus for reducing the storage time in a saturated transistor |
US4847520A (en) * | 1987-08-31 | 1989-07-11 | Linear Technology Corporation | Fast PNP transistor turn-off circuit |
US5128553A (en) * | 1990-06-22 | 1992-07-07 | Linear Technology Corporation | Lateral PNP turn-off drive circuit |
US5903140A (en) * | 1995-07-26 | 1999-05-11 | Bensys, Inc. | Low dissipation controllable electron valve |
US5903425A (en) * | 1997-06-02 | 1999-05-11 | Cherry Semiconductor Corporation | Lateral PNP fast turn-off circuit |
JP2002353796A (ja) * | 2001-05-28 | 2002-12-06 | Nissan Motor Co Ltd | 電流制御型素子用駆動装置 |
CN103152023A (zh) * | 2013-02-06 | 2013-06-12 | 苏州硅智源微电子有限公司 | 快速pnp晶体管关断电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56131213A (en) * | 1980-02-07 | 1981-10-14 | Sanyo Electric Co Ltd | Current miller circuit |
JPS60213121A (ja) | 1984-04-06 | 1985-10-25 | Hitachi Ltd | 出力回路 |
JPH0732336B2 (ja) * | 1986-03-21 | 1995-04-10 | ソニー株式会社 | スイツチング電流発生回路 |
JP2989439B2 (ja) | 1993-07-22 | 1999-12-13 | 東海興業株式会社 | コンクリ−ト型枠のシール構造、及びこれを構成するパッキング |
JP3562141B2 (ja) * | 1996-06-18 | 2004-09-08 | 株式会社デンソー | 電流出力回路 |
JP2000031827A (ja) * | 1998-07-09 | 2000-01-28 | Sony Corp | 電流出力回路 |
JP2005136560A (ja) * | 2003-10-29 | 2005-05-26 | Toshiba Corp | 出力回路 |
US7394316B1 (en) * | 2006-08-31 | 2008-07-01 | Texas Instruments Incorporated | High speed, high current gain voltage buffer and method |
JP2010190604A (ja) * | 2009-02-16 | 2010-09-02 | Toyota Motor Corp | 端子開放検出装置及び半導体装置 |
JP6758029B2 (ja) * | 2015-07-09 | 2020-09-23 | ローム株式会社 | 半導体装置 |
JP7032336B2 (ja) * | 2019-01-17 | 2022-03-08 | 株式会社ウナム | 車両タイヤ用防滑具 |
-
2018
- 2018-01-11 JP JP2018002674A patent/JP6880511B2/ja active Active
- 2018-10-10 KR KR1020180120499A patent/KR102069852B1/ko active IP Right Grant
- 2018-10-10 EP EP18199738.8A patent/EP3512097B1/en active Active
- 2018-10-15 CN CN201811196201.8A patent/CN110034751B/zh active Active
- 2018-10-16 US US16/161,103 patent/US10425072B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0146479A2 (en) * | 1983-12-20 | 1985-06-26 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Method and apparatus for reducing the storage time in a saturated transistor |
US4847520A (en) * | 1987-08-31 | 1989-07-11 | Linear Technology Corporation | Fast PNP transistor turn-off circuit |
US5128553A (en) * | 1990-06-22 | 1992-07-07 | Linear Technology Corporation | Lateral PNP turn-off drive circuit |
US5903140A (en) * | 1995-07-26 | 1999-05-11 | Bensys, Inc. | Low dissipation controllable electron valve |
US5903425A (en) * | 1997-06-02 | 1999-05-11 | Cherry Semiconductor Corporation | Lateral PNP fast turn-off circuit |
JP2002353796A (ja) * | 2001-05-28 | 2002-12-06 | Nissan Motor Co Ltd | 電流制御型素子用駆動装置 |
CN103152023A (zh) * | 2013-02-06 | 2013-06-12 | 苏州硅智源微电子有限公司 | 快速pnp晶体管关断电路 |
Also Published As
Publication number | Publication date |
---|---|
KR102069852B1 (ko) | 2020-01-23 |
US20190214978A1 (en) | 2019-07-11 |
KR20190085832A (ko) | 2019-07-19 |
JP2019122009A (ja) | 2019-07-22 |
EP3512097B1 (en) | 2024-03-13 |
CN110034751A (zh) | 2019-07-19 |
JP6880511B2 (ja) | 2021-06-02 |
US10425072B2 (en) | 2019-09-24 |
EP3512097A1 (en) | 2019-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10186946B2 (en) | Switching element driving device | |
US8466735B2 (en) | High temperature gate drivers for wide bandgap semiconductor power JFETs and integrated circuits including the same | |
US5206544A (en) | CMOS off-chip driver with reduced signal swing and reduced power supply disturbance | |
JP4946508B2 (ja) | 半導体回路 | |
US7705638B2 (en) | Switching control circuit with reduced dead time | |
US20070081371A1 (en) | Synchronous Rectifier Control Circuits | |
TWI397231B (zh) | 嵌制電源熱插拔所造成電壓突波之電路及相關晶片 | |
US20240056071A1 (en) | Semiconductor device | |
JP2017212583A (ja) | 半導体素子の保護回路 | |
US7504870B2 (en) | Power-on reset circuit | |
US7667519B2 (en) | Biasing circuit for pass transistor for voltage level translator circuit | |
US7075335B2 (en) | Level shifter | |
CN110034751B (zh) | 输出电路和输出方法 | |
JP5034919B2 (ja) | 温度センサ回路 | |
US7679421B1 (en) | Level shift circuit | |
EP0810735B1 (en) | Tristate buffer having a bipolar transistor | |
JP6730213B2 (ja) | 半導体回路及び半導体装置 | |
JPH0432313A (ja) | 出力回路 | |
JP7161509B2 (ja) | ゲート駆動回路 | |
JP2012191464A (ja) | レベル変換バススイッチ | |
US20060250164A1 (en) | Propagation delay characteristic comparator circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |