CN110034022A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN110034022A CN110034022A CN201810029722.8A CN201810029722A CN110034022A CN 110034022 A CN110034022 A CN 110034022A CN 201810029722 A CN201810029722 A CN 201810029722A CN 110034022 A CN110034022 A CN 110034022A
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- pseudo
- grid
- nanometers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000000463 material Substances 0.000 claims description 62
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 238000000926 separation method Methods 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 description 24
- 238000001039 wet etching Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000005611 electricity Effects 0.000 description 9
- 230000005669 field effect Effects 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- -1 phosphonium ion Chemical class 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- WUNIMIODOAGQAW-UHFFFAOYSA-N [O-2].[Ba+2].[Ti+4] Chemical compound [O-2].[Ba+2].[Ti+4] WUNIMIODOAGQAW-UHFFFAOYSA-N 0.000 description 1
- FAUIDPFKEVQLLR-UHFFFAOYSA-N [O-2].[Zr+4].[Si+4].[O-2].[O-2].[O-2] Chemical compound [O-2].[Zr+4].[Si+4].[O-2].[O-2].[O-2] FAUIDPFKEVQLLR-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical group [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有伪栅介质层，所述伪栅介质层表面具有伪栅极层，所述伪栅极层侧壁具有侧墙，且所述侧墙位于伪栅介质层的表面，所述基底表面具有第一介质层，所述第一介质层覆盖侧墙的侧壁，且暴露出伪栅极层的顶部表面；去除所述伪栅极层，在所述第一介质层内形成伪栅开口；在所述伪栅开口的侧壁形成第一牺牲层；以所述第一牺牲层为掩膜，去除所述伪栅开口底部的伪栅介质层，在所述侧墙和基底之间形成填充结构。所述方法形成的半导体器件的性能较好。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
MOSFET(金属氧化半导体场效应晶体管)是大部分半导体器件的主要构件，当沟道长度小于100nm时，传统的MOSFET中，由于围绕有源区的半导体衬底的半导体材料使源极和漏极区间互动，漏极与源极的距离也随之缩短，产生短沟道效应，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，如此使亚阀值漏电(Subthrehhold leakage)现象更容易发生。
鳍式场效晶体管(Fin Field effect transistor，FinFET)是一种新的金属氧化半导体场效应晶体管，其结构通常在绝缘体上硅(SOI)基片上形成，包括狭窄而孤立的硅条(即垂直型的沟道结构，也称鳍片)，鳍片两侧带有栅极结构。FinFET结构使得器件更小，性能更高。
然而，随着半导体器件集成度的进一步提高，鳍式场效晶体管的性能有待进一步提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有伪栅介质层，所述伪栅介质层表面具有伪栅极层，所述伪栅极层的侧壁具有侧墙，且所述侧墙位于所述伪栅介质层的表面，所述基底表面具有第一介质层，所述第一介质层覆盖侧墙的侧壁，且暴露出伪栅极层的顶部表面；去除所述伪栅极层，在所述第一介质层内形成伪栅开口；在所述伪栅开口的侧壁形成第一牺牲层；以所述第一牺牲层为掩膜，去除所述伪栅开口底部的伪栅介质层，在所述侧墙和基底之间形成填充结构。
可选的，所述伪栅开口的宽度为：28纳米～32纳米。
可选的，所述侧墙的厚度为：6纳米～9纳米。
可选的，所述第一牺牲层的形成步骤包括：在所述第一介质层的顶部表面、以及伪栅开口的侧壁和底部表面形成第一牺牲膜；去除第一介质层和伪栅开口底部的第一牺牲膜，在所述伪栅开口的侧壁形成第一牺牲层。
可选的，所述第一牺牲膜的材料包括：硅锗。
可选的，所述第一牺牲层在垂直于伪栅开口侧壁方向上的尺寸为：8纳米～10纳米。
可选的，所述伪栅介质层的材料包括：氧化硅，所述填充结构的材料包括：氧化硅。
可选的，所述基底上具有鳍部和隔离层，所述隔离层的顶部表面低于鳍部的顶部表面，且覆盖鳍部的部分侧壁，所述伪栅介质层覆盖鳍部的部分侧壁和顶部表面，所述栅极层横跨所述鳍部；形成所述填充结构之后，所述形成方法还包括：去除所述第一牺牲层；去除所述第一牺牲层之后，在所述伪栅开口的侧壁以及鳍部的侧壁形成第二牺牲层；形成所述第二牺牲层之后，去除所述伪栅开口底部鳍部两侧的部分隔离层。
可选的，所述第二牺牲层的材料包括：硅锗；所述第二牺牲层在垂直于伪栅开口侧壁方向上的尺寸为：2纳米～4纳米。
可选的，去除所述伪栅开口底部鳍部两侧的部分隔离层之后，所述形成方法还包括：在所述伪栅开口内形成栅极结构。
本发明还提供一种半导体结构，包括：基底；位于所述基底上的第一介质层，所述第一介质层覆盖侧墙的侧壁，所述第一介质层内具有伪栅开口，所述伪栅开口的底部暴露出基底的顶部表面，且所述伪栅开口的侧壁暴露出侧墙；位于所述侧墙和基底之间的填充结构；位于所述伪栅开口侧壁侧墙上的第一牺牲层。
可选的，所述伪栅开口的宽度为：28纳米～32纳米。
可选的，所述侧墙的厚度为：6纳米～9纳米。
可选的，所述侧墙的材料包括氧化硅，所述填充结构的材料包括氧化硅。
可选的，所述第一牺牲层的材料包括：硅锗。
可选的，所述第一牺牲层在垂直于伪栅开口侧壁方向上的尺寸为：28纳米～32纳米。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，所述侧墙均位于伪栅介质层表面。在去除所述伪栅开口底部的伪栅介质层之前，在所述伪栅开口的侧壁形成第一牺牲层，所述第一牺牲层对侧墙底部的伪栅介质层进行保护，使得以所述第一牺牲层为掩膜，去除所述伪栅开口底部的伪栅介质层时，侧墙和基底之间未被去除的伪栅介质层用于形成阻挡结构。所述阻挡结构用于填充侧墙与基底表面之间的空隙，因此，能够有效地防止因侧墙与基底之间存在空隙造成的漏电，有利于提高半导体器件的性能。
进一步，形成所述填充结构之后，所述形成方法还包括：在所述伪栅开口内形成栅极结构。所述基底上具有鳍部，所述伪栅开口底部暴露出鳍部的部分侧壁和顶部表面。形成所述填充结构之后，形成所述栅极结构之前，所述形成方法包括：在所述伪栅开口和鳍部的侧壁形成第二牺牲层；形成所述第二牺牲层之后，去除部分隔离层。在去除部分隔离层的过程中，所述第二牺牲层对所述填充结构进行保护，防止所述填充结构被去除。同时，去除部分隔离层，使得暴露出的鳍部的高度较高，则后续形成的栅极结构的沟道长度较长，有利于提高半导体器件的电流。
附图说明
图1至图2是一种鳍式场效晶体管的形成方法各步骤的结构示意图；
图3至图19是本发明一实施例半导体结构的形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的鳍式场效晶体管的性能较差。
图1至图2是一种鳍式场效晶体管的形成方法各步骤的结构示意图。
请参考图1，提供基底100；在所述基底100表面形成伪栅介质层101，在所述伪栅介质层101的表面形成伪栅极层102；在所述伪栅极层102的侧壁形成侧墙103，且所述侧墙103位于伪栅介质层101表面；在所述伪栅极层102两侧的基底100内形成源漏掺杂区106；在所述基底100和源漏掺杂区106的顶部表面形成第一介质层104，所述第一介质层覆盖侧墙103的侧壁，且暴露出伪栅极层102的顶部表面。
请参考图2，去除所述伪栅极层102，在所述第一介质层104内形成伪栅开口105；去除所述伪栅开口105底部的伪栅介质层101(如图1所示)。
上述方法中，所述伪栅介质层101的材料包括氧化硅，去除所述伪栅开口105底部的伪栅介质层101的工艺包括湿法刻蚀工艺。由于所述湿法刻蚀工艺不仅具有垂直于基底100表面方向上的刻蚀速率，还具有平行于基底100表面方向上的刻蚀速率。
然而，由于侧墙103位于所述伪栅介质层102表面，使得采用湿法刻蚀工艺去除所述伪栅开口105底部的伪栅介质层101，易在侧墙103与基底100之间形成空洞。去除所述伪栅开口105之后，所述形成方法还包括在所述伪栅开口105内形成栅介质层。然而，所述栅介质层难以填充满侧墙103和基底100之间的所述空洞，则所述空洞使得半导体器件在工作状态时易发生漏电，不利于提高半导体器件的性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：去除所述伪栅开口底部的伪栅介质层之前，在所述伪栅开口的侧墙形成第一牺牲层，所述第一牺牲层能够对侧墙底部的伪栅介质层进行保护，使得侧墙和基底之间的伪栅介质层不被去除，用于形成填充结构。所述填充结构使得侧墙和基底之间无空洞，则半导体器件不易在侧墙和基底之间发生漏电，有利于提高半导体器件的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图19是本发明一实施例半导体结构的形成方法各步骤的结构示意图。
请参考图3，提供基底200。
所述基底200上还具有鳍部201。
在本实施例中，所述基底200和鳍部201的形成步骤包括：提供初始基底，所述初始基底的表面具有第一掩膜层，所述第一掩膜层的顶部表面暴露出部分初始基底的顶部表面；以所述第一掩膜层为掩膜，刻蚀所述初始基底，形成基底200和位于基底200表面的鳍部201。
在本实施例中，所述初始基底的材料为硅，相应的，基底200和鳍部201的材料为硅。
在其他实施例中，所述初始基底的材料包括：锗、硅锗、绝缘体上硅或绝缘体上锗，相应的，所述基底和鳍部的材料包括：锗、硅锗、绝缘体上硅或绝缘体上锗。
所述第一掩膜层的材料包括：氮化硅或者氮化钛。所述第一掩膜层用于形成基底200和鳍部201的掩膜。
以所述第一掩膜层为掩膜，刻蚀所述初始基底的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述基底200上还具有隔离层202，所述隔离层202的顶部表面低于鳍部201的顶部表面，且覆盖鳍部201的部分侧壁。
所述隔离层202的形成步骤包括：在所述基底200表面、以及鳍部201的侧壁和顶部表面形成隔离材料层；去除部分隔离材料层，形成所述隔离层202。
所述隔离材料层的材料包括：氧化硅或者氮氧化硅，相应的，隔离层202的材料包括：氧化硅或者氮氧化硅。
所述隔离材料层的形成工艺包括：流体化学气相沉积工艺。
去除部分隔离材料层的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述基底200包括第一区A和第二区B，所述第一区A用于形成NMOS晶体管，所述第二区B用于形成PMOS晶体管。
在其他实施例中，所述基底仅包括第一区，所述第一区用于形成NMOS晶体管；或者，所述第一区用于形成PMOS晶体管。
请参考图4，在所述鳍部201的侧壁和顶部表面形成伪栅介质层203；在所述伪栅介质层203表面形成伪栅极层204；在所述伪栅极层204的侧壁形成侧墙205，且所述侧墙205位于所述伪栅介质层203表面。
所述伪栅介质层203的材料包括：氧化硅。所述伪栅介质层203的形成工艺包括：原位水汽生成工艺或者化学氧化工艺。
所述栅极层204的形成步骤包括：在所述伪栅介质层203的表面形成栅极材料膜，所述栅极材料膜表面具有第二掩膜层(图中未标出)，所述第二掩膜层暴露出部分栅极材料膜的顶部表面；以所述第二掩膜层为掩膜，刻蚀所述栅极材料膜，直至暴露出伪栅介质层201，形成栅极层204。
所述第二掩膜层的材料包括：氮化硅或者氮化钛。所述第二掩膜层用于形成栅极层204。
以所述第二掩膜层为掩膜，刻蚀所述栅极材料膜的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述栅极材料膜的材料包括硅，相应的，所述栅极层204的材料包括硅。所述栅极材料膜的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
所述侧墙205的形成工艺包括：在所述伪栅介质层203的顶部表面、以及栅极层204的侧壁和顶部表面形成侧墙膜；去除所述基底200表面以及栅极层204顶部表面的侧墙膜，在所述栅极层204的侧壁形成侧墙205。
所述侧墙膜的材料包括：氮化硅，相应的，所述侧墙205的材料包括氮化硅。所述侧墙膜的形成工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述侧墙205的厚度为：6纳米～9纳米。
去除所述基底200表面以及栅极层204顶部表面的侧墙膜的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述侧墙205底部和鳍部201之间具有伪栅介质层203，所述侧墙205和鳍部201之间的伪栅介质层203用于后续形成填充结构，所述填充结构能够防止侧墙205和鳍部201之间产生空洞，有利于防止侧墙205和鳍部201之间漏电，有利于提高半导体器件的性能。
请参考图5，在所述伪栅极层204和侧墙205两侧的伪栅介质层203和鳍部201内形成源漏掺杂区。
在本实施例中，在所述第一区A的伪栅极层204和侧墙205两侧的伪栅介质层203和鳍部201内形成第一源漏掺杂区206；在所述第二区B的伪栅极层204和侧墙205两侧的伪栅介质层203和鳍部201内形成第二源漏掺杂区207。
所述第一源漏掺杂区206的形成步骤包括：在所述第一区A的伪栅极层204和侧墙205两侧的伪栅介质层203和鳍部201内形成第一源漏开口；在所述第一源漏开口内形成第一外延层；在所述第一外延层内掺入第一源漏离子，形成所述第一源漏掺杂区206。
在本实施例中，所述第一区A用于形成NMOS晶体管，因此，所述第一外延层的材料包括：碳化硅或者硅，所述第一源漏离子为N型离子，如：磷离子或者砷离子。
所述第二源漏掺杂区207的形成步骤包括：在所述第二区B的伪栅极层204和侧墙205两侧的伪栅介质层203和鳍部201内形成第二源漏开口；在所述第二源漏开口内形成第二外延层；在所述第二外延层内掺入第二源漏离子，形成所述第二源漏掺杂区207。
在本实施例中，所述第二区B用于形成PMOS晶体管，因此，所述第二外延层的材料包括：硅锗或者硅，所述第二源漏离子为P型离子，如：硼离子。
请继续参考图5，形成所述第一源漏掺杂区206和第二源漏掺杂区207之后，所述形成方法还包括：在所述隔离层202、伪栅介质层203、第一源漏掺杂区206和第二源漏掺杂区207的表面、侧墙205的侧壁、以及栅极层204的顶部表面形成停止层208。
所述停止层208的材料包括氮化硅。所述停止层208用于后续在第一源漏掺杂区206和第二源漏掺杂区207上形成插塞的停止层，所述停止层208用于第一源漏掺杂区206和第二源漏掺杂区207的顶部表面进行保护，有利于提高第一源漏掺杂区206和第二源漏掺杂区207的性能。
请参考图6，在所述停止层208表面形成第一介质层209，所述第一介质层209暴露出伪栅极层204的顶部表面。
所述第一介质层209的形成步骤包括：在所述停止膜208的顶部表面形成第一介质材料膜；平坦化所述第一介质材料膜，直至暴露出伪栅极层204的顶部表面，形成第一介质层209。
所述第一介质材料膜的材料包括氧化硅，相应的，所述第一介质层209的材料包括氧化硅。所述第一介质材料膜的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
所述第一介质层209用于实现半导体不同器件之间的电隔离。
请参考图7，去除所述伪栅极层204，在所述第一介质层209内形成伪栅开口210。
去除所述伪栅极层204的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述伪栅开口210的宽度为：28纳米～32纳米。所述伪栅开口210的宽度指的是第一源漏掺杂区206和第二源漏掺杂区207的中心连线方向上的尺寸。
所述伪栅开口210用于后续容纳栅极结构。
请参考图8，在所述第一介质层209的表面、以及伪栅开口210的侧壁和底部形成第一牺牲膜211。
所述第一牺牲膜211的材料包括：硅锗，所述第一牺牲膜211的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
所述第一牺牲膜211在垂直于伪栅开口210侧壁方向上的尺寸为：8纳米～10纳米。
所述第一牺牲膜211用于后续形成第一牺牲层，所述第一牺牲膜211的厚度决定后续第一牺牲层的厚度。
请参考图9，去除所述第一介质层209表面和伪栅开口210底部的第一牺牲膜211，在所述伪栅开口210的侧壁形成第一牺牲层212。
去除所述第一介质层209表面和第一介质层209底部的第一牺牲膜211的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第一牺牲层212由第一牺牲膜211形成，因此，所述第一牺牲层212的材料包括：硅锗，所述第一牺牲层212在垂直于伪栅开口210侧壁方向上的尺寸为：8纳米～10纳米。
所述第一牺牲层212位于伪栅开口210侧壁的侧墙205上，所述第一牺牲层212用于对侧墙205底部的伪栅介质层203进行保护，有利于后续在侧墙205和鳍部201之间形成填充结构，使得侧墙205和鳍部201之间无空洞，则能够防止侧墙205和鳍部201之间发生漏电，有利于提高半导体器件的性能。
请参考图10，以所述第一牺牲层212为掩膜，刻蚀所述伪栅开口210底部的伪栅介质层203，直至暴露出鳍部201的顶部表面，在所述侧墙205和鳍部201之间形成填充结构280。
以所述第一牺牲层212为掩膜，刻蚀所述伪栅开口210底部的伪栅介质层203的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
以所述第一牺牲层212为掩膜，刻蚀所述伪栅开口210底部的伪栅介质层203的过程中，所述伪栅开口210底部暴露出的伪栅介质层203较少，则在去除所述伪栅开口210底部暴露出的伪栅介质层203的过程中，沿平行于基底200表面方向上，去除所述侧墙205和第一牺牲层212底部的伪栅介质层203的量较少，即：在所述侧墙205和鳍部201之间形成填充结构280，则所述侧墙205和鳍部201之间被填充结构280填充，防止侧墙205和鳍部201之间产生空洞，有利于防止侧墙205和鳍部201之间发生漏电。
请参考图11，形成所述填充结构280之后，去除所述第一牺牲层212(见图10)。
去除所述第一牺牲层212的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
请参考图12，去除所述第一牺牲层212，进行清洗处理。
所述清洗处理的工艺参数包括：清洗剂包括稀释的氢氟酸。
所述清洗处理用于清洗去除所述第一牺牲层212之后，所残留下的副产物，有利于提高器件的清洁度，提高器件的性能。
在本实施例中，去除所述第一牺牲层212之后，沿垂直于侧墙205侧壁方向上，填充结构280的尺寸大于侧墙205的尺寸。在所述清洗处理过程中，部分填充结构280也被去除，且所述侧墙205和鳍部201之间仍充满填充结构280，则所述侧墙205和鳍部201之间无空洞，有利于防止侧墙205和鳍部201之间发生漏电。
请参考图13，进行所述清洗处理之后，在所述第一介质层209的表面、以及伪栅开口210的侧壁和顶部表面形成第二牺牲膜213。
所述第二牺牲膜213的材料包括：硅锗。
所述第二牺牲膜213在垂直于伪栅开口210侧壁方向上的尺寸为：2纳米～4纳米。
所述第二牺牲膜213的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。所述第二牺牲膜213用于后续形成第二牺牲层。
请参考图14和图15，图15是图14沿C-C1线的剖面示意图，图14是图15沿D-D1线的剖面示意图，去除所述第一介质层209表面和伪栅开口210底部的第二牺牲膜213，在所述伪栅开口210的侧壁形成第二牺牲层214。
去除所述第一介质层209表面和伪栅开口210底部的第二牺牲膜213的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。所述第二牺牲层214的材料包括：硅锗。
所述第二牺牲层214在垂直于伪栅开口210侧壁方向上的尺寸为：2纳米～4纳米。
所述第二牺牲层214用于后续去除部分隔离层202时保护侧墙205和鳍部201之间的填充结构280，防止侧墙205和鳍部201之间产生空洞，防止侧墙205和鳍部201之间发生漏电，有利于提高半导体器件的性能。
请参考图16和图17，去除所述伪栅开口210两侧的部分隔离层202。
需要说明的是，图16与图15的剖面方向一致，图17与图14的剖面方向一致。
去除所述伪栅开口210两侧的部分隔离层202，则暴露出的鳍部201的高度较高，则所形成的半导体器件的沟道长度较长，有利于提高半导体器件的电学性能。
并且，在去除所述伪栅开口210两侧的部分隔离层202的过程中，所述第二牺牲层214对填充结构280进行保护，防止所述填充结构280被去除，则侧墙205和鳍部201之间不易产生空洞，使得侧墙205和鳍部201之间不易发生漏电，半导体器件的性能较好。
请参考图18，去除所述伪栅开口210两侧的部分隔离层202之后，去除所述第二牺牲层214(见图17)。
去除所述第二牺牲层214的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
请参考图19，去除所述第二牺牲层214(见图17)之后，在所述伪栅开口210(见图18)内形成栅极结构216。
所述栅极结构216包括：栅介质层(图中未示出)和位于栅介质层表面的栅极层。
所述栅介质层为高K介质材料，所述K值范围：K大于3.9。在本实施例中，所述栅介质层的材料为氧化铪。
在其他实施例中，所述栅介质层的材料包括：氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
所述栅极层的材料为金属。在本实施例中，所述栅极层的材料为钨。在其他实施例中，所述栅极层的材料包括：铝、铜、钛、银、金、铅或者镍。
本发明还提供一种半导体结构，请参考图10，包括：基底200，所述基底200上具有侧墙205；位于所述基底200上的第一介质层209，所述第一介质层209覆盖侧墙205的侧壁，所述第一介质层209内具有伪栅开口210，所述伪栅开口210的底部暴露出基底200的顶部表面，且所述伪栅开口210侧壁还暴露出侧墙205；位于所述侧墙205与基底200之间具有填充结构280；位于所述伪栅开口210侧壁侧墙205上的第一牺牲层212。
所述伪栅开口210的宽度为：28纳米～32纳米。
所述侧墙205的厚度为：6纳米～9纳米。
所述侧墙205的材料包括氧化硅，所述填充结构280的材料包括氧化硅。
所述第一牺牲层212的材料包括：硅锗，所述第一牺牲层212在垂直于伪栅开口210侧壁方向上的尺寸为：8纳米～10纳米。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上具有伪栅介质层，所述伪栅介质层表面具有伪栅极层，所述伪栅极层的侧壁具有侧墙，且所述侧墙位于所述伪栅介质层的表面，所述基底表面具有第一介质层，所述第一介质层覆盖侧墙的侧壁，且暴露出伪栅极层的顶部表面；
去除所述伪栅极层，在所述第一介质层内形成伪栅开口；
在所述伪栅开口的侧壁形成第一牺牲层；
以所述第一牺牲层为掩膜，去除所述伪栅开口底部的伪栅介质层，在所述侧墙和基底之间形成填充结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅开口的宽度为：28纳米～32纳米。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙的厚度为：6纳米～9纳米。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的形成步骤包括：在所述第一介质层的顶部表面、以及伪栅开口的侧壁和底部表面形成第一牺牲膜；去除第一介质层和伪栅开口底部的第一牺牲膜，在所述伪栅开口的侧壁形成第一牺牲层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一牺牲膜的材料包括：硅锗。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层在垂直于伪栅开口侧壁方向上的尺寸为：8纳米～10纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅介质层的材料包括：氧化硅，所述填充结构的材料包括：氧化硅。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底上具有鳍部和隔离层，所述隔离层的顶部表面低于鳍部的顶部表面，且覆盖鳍部的部分侧壁，所述伪栅介质层覆盖鳍部的部分侧壁和顶部表面，所述栅极层横跨所述鳍部；形成所述填充结构之后，所述形成方法还包括：去除所述第一牺牲层；去除所述第一牺牲层之后，在所述伪栅开口的侧壁以及鳍部的侧壁形成第二牺牲层；形成所述第二牺牲层之后，去除伪栅开口底部鳍部两侧的部分隔离层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二牺牲层的材料包括：硅锗；所述第二牺牲层在垂直于伪栅开口侧壁方向上的尺寸为：2纳米～4纳米。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述伪栅开口底部鳍部两侧的部分隔离层之后，所述形成方法还包括：在所述伪栅开口内形成栅极结构。
11.一种半导体结构，其特征在于，包括：
基底，所述基底上具有侧墙；
位于所述基底上的第一介质层，所述第一介质层覆盖侧墙的侧壁，所述第一介质层内具有伪栅开口，所述伪栅开口的底部暴露出基底的顶部表面，且所述伪栅开口的侧壁暴露出侧墙；
位于所述侧墙和基底之间的填充结构；
位于所述伪栅开口侧壁侧墙上的第一牺牲层。
12.如权利要求11所述的半导体结构，其特征在于，所述伪栅开口的宽度为：28纳米～32纳米。
13.如权利要求11所述的半导体结构，其特征在于，所述侧墙的厚度为：6纳米～9纳米。
14.如权利要求11所述的半导体结构，其特征在于，所述侧墙的材料包括氧化硅，所述填充结构的材料包括氧化硅。
15.如权利要求11所述的半导体结构，其特征在于，所述第一牺牲层的材料包括：硅锗。
16.如权利要求11所述的半导体结构，其特征在于，所述第一牺牲层在垂直于伪栅开口侧壁方向上的尺寸为：8纳米～10纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810029722.8A CN110034022B (zh) | 2018-01-12 | 2018-01-12 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810029722.8A CN110034022B (zh) | 2018-01-12 | 2018-01-12 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110034022A true CN110034022A (zh) | 2019-07-19 |
| CN110034022B CN110034022B (zh) | 2022-04-15 |
Family
ID=67234363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810029722.8A Active CN110034022B (zh) | 2018-01-12 | 2018-01-12 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110034022B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070057288A1 (en) * | 2002-12-18 | 2007-03-15 | Samsung Electronics., Ltd. | Methods of Fabricating Semiconductor Devices with Enlarged Recessed Gate Electrodes |
| US20070102776A1 (en) * | 2005-11-09 | 2007-05-10 | Advanced Micro Devices, Inc. | Replacement metal gate transistors with reduced gate oxide leakage |
| US20120052647A1 (en) * | 2010-08-27 | 2012-03-01 | Samsung Electronics Co., Ltd. | Method Of Fabricating Semiconductor Device |
| CN102386083A (zh) * | 2010-09-02 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其栅介电层的制作方法 |
| CN104821277A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US20170162575A1 (en) * | 2015-12-07 | 2017-06-08 | Semiconductor Manufacturing International (Shanghai) Corporation | High-k metal gate transistor structure and fabrication method thereof |
| CN107275213A (zh) * | 2016-04-08 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN107293488A (zh) * | 2016-04-05 | 2017-10-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
-
2018
- 2018-01-12 CN CN201810029722.8A patent/CN110034022B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070057288A1 (en) * | 2002-12-18 | 2007-03-15 | Samsung Electronics., Ltd. | Methods of Fabricating Semiconductor Devices with Enlarged Recessed Gate Electrodes |
| US20070102776A1 (en) * | 2005-11-09 | 2007-05-10 | Advanced Micro Devices, Inc. | Replacement metal gate transistors with reduced gate oxide leakage |
| US20120052647A1 (en) * | 2010-08-27 | 2012-03-01 | Samsung Electronics Co., Ltd. | Method Of Fabricating Semiconductor Device |
| CN102386083A (zh) * | 2010-09-02 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其栅介电层的制作方法 |
| CN104821277A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US20170162575A1 (en) * | 2015-12-07 | 2017-06-08 | Semiconductor Manufacturing International (Shanghai) Corporation | High-k metal gate transistor structure and fabrication method thereof |
| CN107293488A (zh) * | 2016-04-05 | 2017-10-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN107275213A (zh) * | 2016-04-08 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110034022B (zh) | 2022-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11908862B2 (en) | FinFET and fabrication method thereof | |
| CN103177950B (zh) | 制造鳍器件的结构和方法 | |
| US8674433B2 (en) | Semiconductor process | |
| CN105470132A (zh) | 鳍式场效应管的形成方法 | |
| WO2012151797A1 (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN110571192A (zh) | 半导体结构及其形成方法 | |
| US20190355720A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN104733315B (zh) | 半导体结构的形成方法 | |
| CN108807378A (zh) | 鳍式场效应管及其形成方法 | |
| CN105810585B (zh) | 半导体结构的制作方法 | |
| CN106856208B (zh) | 纳米线半导体器件及其形成方法 | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| CN108281477A (zh) | 鳍式场效应管及其形成方法 | |
| CN105590861B (zh) | 晶体管的制造方法 | |
| CN104701173B (zh) | FinFET器件及其形成方法 | |
| CN110718582A (zh) | 半导体结构及其形成方法 | |
| CN107591327B (zh) | 鳍式场效应管的形成方法 | |
| CN113838934B (zh) | 半导体结构及其形成方法 | |
| CN109003899A (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN110034022A (zh) | 半导体结构及其形成方法 | |
| CN109309048B (zh) | 半导体结构及其形成方法 | |
| CN108630752B (zh) | 半导体结构及其形成方法 | |
| CN105870005B (zh) | 半导体结构及其形成方法 | |
| CN110071067A (zh) | 半导体结构及其形成方法 | |
| CN110034187A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |