CN110024108A - 具有加强件的电子封装组装件 - Google Patents

具有加强件的电子封装组装件 Download PDF

Info

Publication number
CN110024108A
CN110024108A CN201680091265.4A CN201680091265A CN110024108A CN 110024108 A CN110024108 A CN 110024108A CN 201680091265 A CN201680091265 A CN 201680091265A CN 110024108 A CN110024108 A CN 110024108A
Authority
CN
China
Prior art keywords
reinforcer
active die
active
sealant
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680091265.4A
Other languages
English (en)
Inventor
D.马利克
D.A.劳拉恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN202310340650.XA priority Critical patent/CN116137266A/zh
Publication of CN110024108A publication Critical patent/CN110024108A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

公开了一种电子封装技术。第一有源管芯可以安装到封装基板并且可电耦合到封装基板。第二有源管芯可以设置在第一有源管芯的顶侧上，该第二有源管芯可电耦合到第一有源管芯和封装基板中的一个或两个。至少一个开放空间可以是在第一有源管芯的顶侧上可用的。加强件的至少一部分可以基本上填充第一有源管芯的顶侧上可用的至少一个开放空间。

Description

具有加强件的电子封装组装件
技术领域
本文中描述的实施例一般涉及电子封装组装件，并且更具体地涉及具有被设置在其上的加强件（stiffener）的封装组装件。
背景技术
垂直地堆叠集成电路（IC）来创建3D芯片已经成为用于满足电子器件要求的可行解决方案，该电子器件要求诸如更高的性能、增加的功能、更低的功耗、缩放和更小的占用空间。这样的努力可以涉及在一个大的底部有源管芯上的一个或多个顶部有源管芯。通常，顶部管芯被设计成与底部管芯完全重叠，除了边缘处以及顶部管芯之间的狭窄空间之外。然而，在许多情况下，如果顶部管芯没有充分地覆盖底部管芯，则可能存在保持开放的相对大的空间。这种大空间通常传统地已经由被用来对封装进行密封的模塑化合物来填充。这种在开放空间中形成的模塑化合物的大部分可能在3D芯片中产生诸如局部翘曲和应力之类的问题。此外，填充开放空间的块体聚合物可能会阻碍散热。
附图说明
根据随后的结合附图理解的详细描述，发明的特征和优点将是显而易见的，附图作为示例一起图示了各种发明实施例；并且其中：
图1是根据示例实施例的电子封装组装件的俯视图；
图2A是根据示例实施例的另一电子封装组装件的俯视图；
图2B是图2A的封装组装件沿着图2A的截面2B-2B的剖视图；
图3A是根据示例实施例的另一电子封装组装件的俯视图；
图3B是如图3A中所示的电子封装组装件沿着图3A的截面3B-3B的剖视图；
图4是电子封装组装件的另一示例的剖视图；
图5是电子封装组装件的另一示例的剖视图；
图6是图示了一个示例实施例中的制造电子封装组装件的示例性方法的流程图；以及
图7是示例性计算系统的示意性图示。
现在将参照所图示的示例性实施例，并且将在本文中使用特定语言来描述它们。然而，将理解的是，不会由此意图限制范围或限制成具体发明实施例。
具体实施方式
在公开和描述发明实施例之前，要理解的是，不意图限制本文中公开的特定结构、过程步骤或材料，但也包括如相关领域普通技术人员将意识到的其等同物。还应当理解的是，本文中采用的术语仅被用于描述特定示例的目的，并且不意图是限制性的。不同附图中的相同参考数字表示相同的元件。流程图和过程中提供的数字是为了图示步骤和操作时的清楚而提供的，并且不一定指示特定的次序或顺序。除非另行定义，本文中使用的全部技术和科学术语具有与本公开所属领域中的普通技术人员普遍理解的相同的含义。
如在本书面描述中使用的，单数形式“一”、“一个”和“该”提供了对复数指示对象的表达支持，除非上下文另行清楚指示的。因此，例如，对“层”的引用包括对多个这样的层的支持。
在本申请中，“包括”、“包括了”、“包含”和“具有”等等可以具有美国专利法中赋予它们的含义，并且可以意指“包含”、“包含了”等等，并且通常被解释为开放式术语。术语“由......组成”或“由......组成”是封闭式术语，并且仅包括结合这样的术语所具体列出的组件、结构、步骤等等，以及依照美国专利法的组件、结构、步骤等等。“基本上由......组成有”或“基本上由......组成”具有美国专利法通常赋予它们的含义。特别地，这样的术语一般是封闭式术语，其具有下述例外：允许包括不实质上影响关于其而使用的（一个或多个）项目的基本和新颖特性或功能的附加的项目、材料、组件、步骤或元素。例如，成分中存在但不影响成分的性质或特性的微量元素将在“基本上由......组成有”语言下而存在的情况下是可允许的，即使没有在这样的术语后面的项目列表中明确记载。当在该书面描述中使用开放式术语（比如“包含”或“包括”）时，要理解的是，还应当给予“基本上由......组成”语言以及“由......构成”语言的直接支持，如同明确陈述那样，并且反之亦然。
如果有的话，说明书中和权利要求书中的术语“第一”、“第二”、“第三”、“第四”等等被用于区分类似的元件，并且不一定用于描述特定的顺序的或按时间顺序的次序。要理解的是，如此使用的术语在适当的情境下是可互换的，使得例如本文中描述的实施例能够以除了本文中图示或以其它方式描述的那些之外的顺序进行操作。类似地，如果方法在本文中被描述为包括一系列步骤，则如本文中呈现的这样的步骤的次序不一定是其中可以实行这样的步骤的仅有次序，并且所陈述的步骤中的某些可能也许被省略和/或本文中未描述的某些其它步骤可能也许被添加到该方法。
说明书中和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“在......上方”、“在......下方”等等（如果有的话）被用于描述性目的，并且不一定用于描述永久的相对方位。要理解的是，如此使用的术语在适当情形下可互换，使得例如本文中描述的实施例能够按除本文中图示或以其他方式描述的取向以外的取向进行操作。
如本文中使用的术语“耦合”被定义为以电学或非电学的方式直接或间接地连接。“直接耦合”的对象或物品彼此物理接触并且附接。本文中被描述为“邻近于”彼此的对象可以彼此物理接触、彼此紧密接近、或者处于与彼此相同的一般区或区域中，如对于其中使用短语的上下文而言适当的那样。短语“在一个实施例中”或“在一个方面中”在本文中的出现并不一定全部指代相同的实施例或方面。
如本文种使用的，术语“基本上”指代动作、特性、属性、状态、结构、项目或结果的完全或几乎完全的范围或程度。例如，被“基本上”围住的对象将意味着该对象被完全围住或者被几乎完全围住。与绝对完全性的偏离的精确可允许程度可以在一些情况下取决于具体上下文。然而，一般而言，完全的接近性将使得具有与在获得了绝对和总体完成的情况下相同的总体结果。当以否定内涵使用以指代动作、特性、属性、状态、结构、项目或结果的完全或几乎完全缺失时，“基本上”的使用等同地适用。例如，“基本上没有”颗粒的成分将完全缺少颗粒，或者如此几乎完全缺少颗粒以至于效果将与在其完全缺少颗粒的情况下相同。换言之，“基本上没有”组成部分或元素的成分可能实际上仍然包含这样的项目，只要不存在其可测量的效果即可。
如本文中使用的，术语“大约”被用来通过假定给定值可以是“稍稍高于”或“稍稍低于”端点来对数值范围端点提供灵活性。
如本文中使用的，为了方便，可以在公共列表中呈现多个项目、结构元素、成分元素和/或材料。然而，这些列表应当被理解为如同列表的每一个成员被个体地标识为单独且独特的成员那样。因此，在没有相反指示的情况下，这样的列表的个体成员不应当仅基于其在公共组中的呈现而被理解为相同列表的任何其他成员的实际上的等同物。
本文中可以按范围格式来表达或呈现浓度、量、大小和其他数值数据。要理解的是，这样的范围格式仅为了方便和简洁而使用，并且因而应当被灵活地解释成不仅包括被显式地记载为范围界限的数值，而且包括该范围内涵盖的全部个体数值或子范围，如同每一个数值和子范围被显式地记载一样。作为说明，“大约1至大约5”的数值范围应当被解释成不仅包括大约1至大约5的显式记载的值，而且包括所指示的范围内的个体值和子范围。因此，在该数值范围内包括诸如2、3和4之类的个体值和诸如从1至3、从2至4和从3至5之类的子范围等，以及个体地包括1、2、3、4和5。
该相同原则适用于记载仅一个数值作为最小值或最大值的范围。此外，这样的解释应当适用，而不论所描述的特性或范围的宽度如何。
遍及本说明书对“示例”的引用意味着：结合该示例而描述的特定特征、结构或特性被包括在至少一个实施例中。因此，短语“在示例中”在遍及本说明书中的各种地方的出现不一定全部指代相同的实施例。
此外，可以在一个或多个实施例中以任何适当的方式来组合所描述的特征、结构或特性。在本说明书中，提供了众多具体细节，诸如布局的示例、距离、网络示例等。然而，相关领域的技术人员将认识到，在没有一个或多个具体细节的情况下或利用其他方法、组件、布局、测量等，许多变型是可能的。在其他实例中，未详细示出或描述公知的结构、材料或操作，但是它们被认为是充分处于本公开的范围内。
具体实施方式
下面提供技术实施例的初始概述，并且然后进一步详细描述具体技术实施例。该初始概要意图帮助读者更快地理解本技术，但不意图标识关键或必要技术特征，也不意图限制要求保护的主题的范围。
垂直地堆叠集成电路（IC）或电路以创建所谓的3D芯片已经成为用于满足电子器件要求的可行解决方案，该电子器件要求诸如更高的性能、增加的功能、更低的功耗和更小的占用空间。这样的努力可以涉及在一个大的底部有源管芯上的一个或多个顶部有源管芯。因为管芯可以具有不同的大小，所以如果顶部管芯与底部管芯的形状和大小不匹配，则可能存在仍然开放的相对大的空间。通常，该空间由被用来对封装进行密封的模塑化合物来填充。然而，与封装中的相邻管芯和其他组件相比，在开放空间中具有如此大量的模塑化合物可能由于其物理和热属性而产生许多问题。
因此，公开了电子封装组装件和相关方法，即利用具有比大量纯模塑化合物更合期望的属性的结构或对象来填充底部管芯的顶部上的开放（即，未使用的）空间。这样的结构或对象在本文中通常被称为“加强件”。在一个方面，通过包括加强件极大地改善了3D芯片结构的翘曲和应力状况。此外，加强件的使用可以显著地改善从底部有源管芯到被放置在3D芯片顶部上的散热片的热传导。
参照图1，在100处示出了垂直堆叠的电子封装。该封装可以包括第一或底部有源管芯12，该有源管芯12具有耦合或附接到底部有源管芯的上表面的第二或顶部有源管芯14、16。第一和第二管芯可以均表示由半导体材料形成的分立产品或器件，在其上可以制造功能电路。可以如本领域中已知的那样使用半导体制造技术来形成管芯，该半导体制造技术诸如结合各种各样的电子器件使用的薄膜沉积、光刻、蚀刻等等。每个管芯可以包括处理器、计算机存储器、平台控制器中枢等，或者是它们的一部分。在一个实施例中，管芯12、14、16中的每一个可以表示分立芯片。管芯可以是、包括处理器、存储器、片上系统（SoC）或专用集成电路（ASIC），或者是它们的一部分。
一个或多个管芯可以根据各种各样合适的配置（包括倒装芯片配置、引线接合等等）附接到基板18。管芯可以使用各种各样已知的方法来电耦合到基板18，这些方法包括被配置成在管芯与基板之间路由电信号的互连结构（未示出）。在一些实施例中，互连结构可以被配置成路由电信号，诸如例如与管芯12、14、16的操作相关联的I/O信号和/或功率或接地信号。
基板18可以采用各种各样已知的形式，并且可以包括：导电元件或电路由特征（未示出），它们被配置成将电信号路由到管芯12、14、16或从管芯12、14、16路由电信号。电路由特征可以在基板18的内部和/或外部。例如，在一些实施例中，基板可以包括诸如焊盘、通孔和/或迹线之类的电路由特征，其被配置成接收互连结构并且将电信号路由到管芯或从管芯路由电信号，以及将电信号路由到基板可以连接到的下面的电路板、主板等或从该下面的电路板、主板等路由电信号。
在图1中所示的示例中，第二或顶部管芯14、16消耗了底部或第一管芯12顶上的几乎全部可用空间。在该示例中，在两个管芯之间、以及在顶部管芯的外侧边缘与底部管芯的侧边缘之间仅保留非常小的空间。一旦顶部管芯附接到底部管芯，整个封装就可以用密封剂来密封，该密封剂诸如聚合物或其他合适的材料。一个这样的示例性密封剂由图2A-5中的22处的示例示出。
图1中图示的布置在其中由第二或顶部管芯14、16占据的总体空间消耗了第一或底部管芯12顶上的几乎全部可用空间的情况下表现良好。然而，有时是下述情况：顶部管芯被定大小或定形状成使得底部管芯顶上的相对大的开放空间保持未被顶部管芯消耗。在图2A中示出了该布置，其中可以看出，顶部管芯14、16a没有消耗底部管芯12上的可用空间。相反地，在管芯12顶上的开放空间（在20处示意性地示出）保持未被顶部管芯结构填充。
当密封剂22被应用在第二或顶部管芯14、16a和底部或第一管芯12上时，开放空间20被大量的或至少相对大量的密封剂材料填充，如从图2B中最佳地领会的那样。密封剂的该大部分可能是有问题的，这是因为其物理和热属性可能与周围环境的物理和热属性没有那么理想地匹配。例如，在该区域中可能产生局部翘曲和应力。这种密封剂块体还会阻碍散热。如下面进一步解释的，使用加强件而不是大量密封剂来填充开放空间可以解决或减轻这样的问题并且改善性能和总体的操作。
如图3A和3B中所示，在该示例中，提供了电子封装组装件120，其可以包括第一或底部有源管芯12，该有源管芯12可以包括底侧32和顶侧34（图3B）。第一有源管芯的底侧可以可安装到封装基板并且可电耦合到封装基板（诸如，在图1中的18处由示例所示的封装基板）。一个或多个第二或顶部有源管芯14、16a可以被设置在第一有源管芯的顶侧上。（一个或多个）第二有源管芯可以可电耦合到第一有源管芯和封装基板中的一个或两个。至少一个开放空间可以在第一有源管芯的顶侧上可用。在该示例中，开放空间基本上由加强件24的至少一部分填充。密封剂22可以密封第一或底部有源管芯12、第二或顶部有源管芯14、16a和加强件24中的每一个的至少一部分。
以这种方式，避免了使用过量（例如，大量）的密封剂22来填充底部或第一有源管芯12顶上以其他方式未使用的空间。可以选择加强件的材料、形状、大小或构造，以根据其将被放置到其中的环境的需要而向其提供期望的物理和/或热属性。例如，加强件可以被配置成在被加强件消耗的区域中提供期望的应力反应、提供期望的导热系数或热膨胀系数（“CTE”）等。如从图3A中可以领会的是，可以选择加强件24的形状和大小，使得加强件的宽度与有源芯片16a的宽度基本相同，并且加强件和有源芯片16a的组合长度与有源芯片14的长度基本相同。如从图3B中将领会的是，可以选择加强件24的高度以基本匹配有源管芯14的高度。以这种方式，密封剂22的应用以及在将密封剂应用到常规的3D芯片之后通常进行的各种精加工、抛光、蚀刻等过程可以在具有附接的加强件的情况下如通常那样地实行。
应当注意的是，虽然在图3A和3B中被描绘为主要是矩形，但是鉴于加强件意图占据的空间的形状或大小，加强件可以采用任何所需的形状或大小。例如，可以使用圆形、三角形、正方形、椭圆形、新月形、六边形、梯形或其他形状。
如图3A中所示，第二或顶部有源管芯14、16a和加强件24的组合可以基本上覆盖第一或底部有源管芯12的全部上表面。在大多数3D芯片应用中，顶部管芯之间以及顶部管芯的侧边缘与底部管芯的侧边缘之间保持有小间隙或空间。在一些实施例中，加强件可以被定形状和定大小成与该实践保持一致。在一个示例中，顶部或第二管芯和加强件的组合覆盖了第一或底部管芯顶上的可用表面区域的大约90％或更多。
可以定制加强件24的物理属性以实现各种各样的设计目标中的任何设计目标。例如，加强件可以被形成为比密封剂的一部分更硬，该密封剂的一部分在形状和大小上对应于至少一个开放空间。通过比较图2A和2B与图3A和3B可以领会的是，图3A和3B的加强件24所消耗的物理空间与图2A和2B的开放空间20所消耗的物理空间基本相同。然而，加强件可以完全或部分地由所选的材料形成，使得加强件的刚度大于密封剂的对应部分的刚度。加强件可以由各种各样材料形成，该材料包括但不限于金属、玻璃、陶瓷、硅等。加强件可以由单个材料的单一部分、或可以被选择以共同提供期望特性的多种材料（例如，复合材料）形成。
加强件24的各种材料选择可以提供各种优点。例如，硅可以是有利的，在于它可以按相对低的成本获得，并且可以提供与（一个或多个）顶部或第二有源管芯14、16a等大致相同的结构属性（CTE、杨氏模量等）。硅还提供良好的热传导，并且还可以容易地包括在其上或在其中形成的附加的材料或组件。陶瓷通常可以按甚至更低的成本来提供，并且可以具有内置电容。金属可以按非常低的成本获得，并且还提供良好的热传导。可以挑选全部这些材料以获得期望的结构属性，该期望的结构属性被调谐成利用总体3D芯片特性和设计来最佳地表现。
在一个示例中，加强件24可以包括或表现出大于密封剂22的导热系数。与如果是密封剂填充的开放空间20的情况相比，这可以允许加强件更好地传导来自组装件的热。在一个示例中，加强件可以具有与第二有源管芯基本相同的热膨胀系数。以这种方式，由于不同的热膨胀率，不会对电子封装组装件引入不合期望的应力。加强件可以包括具有大于密封剂的杨氏模量的材料。
在图4中所示的示例中，加强件24a包括与顶部或第二有源管芯14的高度不同的高度。在所示的示例中，加强件的上表面比有源管芯突出得更高。在其他示例中，加强件的高度可以小于或等于有源管芯。通过改变加强件的高度，可以调整加强件的不同物理属性，而不一定改变加强件的材料。除了改变加强件的高度之外，加强件还可以包括加强特征（未详细示出），该加强特征增加或降低加强件的刚度。这样的特征的示例包括但不限于穿孔或压痕、加强筋等。
如在图4中所示，在实施例中，顶部或第二管芯14可以经由焊料凸起40耦合到第一或底部管芯12。被称为“受控塌陷芯片连接”（或“C4”）的这样的过程可以被用来将顶部或第二管芯附接到底部或第一管芯12。还可以使用相同的过程来附接加强件24a。以这种方式，不需要提供不同或有区别的过程步骤来以专用的方式附接加强件。焊接技术的使用可以允许加强件作为电有源组件而被附接到底部管芯12。然而，其他技术也可以被用来附接加强件，诸如粘合剂的使用。以这种方式，加强件可以作为电无源元件而被包括在封装组装件内。
如图5的实施例中所示，加强件24b可以承载有利于操作电封装组装件的一个或多个特征。在所示的示例中，加强件24b可以承载一个或多个电容器36。电容器可以用各种各样的方式来使用，并且可以与管芯12、14、16等中的一个或多个以及与基板18电连通。
虽然附图图示了在第一或底部管芯12顶上的单个加强件24的使用，但是要理解的是，在需要时，可以在底部芯片的顶上应用多个加强件。而且，可以将多于或少于两个的顶部管芯14、16应用在底部管芯12的顶上。加强件和管芯在大小和/或形状上均可以变化。
图6图示了制造电子封装组装件的示例性方法。在该示例中，在200处获得第一有源管芯。第一有源管芯可以具有底侧和顶侧，第一有源管芯的底侧可安装到封装基板并且可电耦合到封装基板。在210处，第二有源管芯可以定位在第一有源管芯的顶侧上，同时留下在第一有源管芯的顶部上可用的开放空间。在220处，加强件可以定位在第一有源管芯的顶侧上，使得加强件的至少一部分基本上填充第一有源管芯的顶侧上可用的开放空间。在230处，可以将密封剂应用到封装组装件，使得密封剂对第一有源管芯、第二有源管芯和加强件中的每一个的至少一部分进行密封。
图7图示了示例计算系统501。计算系统501可以包括如本文中所公开的耦合到主板550的电子封装组装件500。在一个方面，计算系统501还可以包括处理器551、存储器设备552、无线电设备553、散热器554、端口555、插槽或可以可操作地耦合到主板550的任何其他合适的设备或组件。计算系统501可以包括任何类型的计算系统，诸如台式计算机、膝上型计算机、平板计算机、智能电话、可穿戴设备、服务器、各种MEM设备等。其他实施例不需要包括图7中指定的全部的特征，并且可以包括没有在图7中指定的可替换的特征。
示例
下面的示例涉及另外的实施例。
在一个示例中，提供了一种电子封装组装件，其包括具有底侧和顶侧的第一有源管芯，该第一有源管芯的底侧可安装到封装基板并且可电耦合到该封装基板。第二有源管芯被设置在第一有源管芯的顶侧上，该第二有源管芯可电耦合到第一有源管芯和封装基板中的一个或两个。至少一个开放空间在第一有源管芯的顶侧上可用。加强件的至少一部分基本上填充第一有源管芯的顶侧上可用的至少一个开放空间。
在电子封装组装件的一个示例中，密封剂对第一有源管芯、第二有源管芯和加强件中的每一个的至少一部分进行密封。
在电子封装组装件的一个示例中，加强件比密封剂的一部分更硬，该密封剂的一部分在形状和大小上对应于至少一个开放空间。
在电子封装组装件的一个示例中，加强件是电无源的。
在电子封装组装件的一个示例中，加强件承载一个或多个电容器。
在电子封装组装件的一个示例中，加强件的上表面与第二有源管芯的上表面基本齐平。
在电子封装组装件的一个示例中，加强件的上表面定位在与第二有源管芯的上表面不同的高度处。
在电子封装组装件的一个示例中，加强件通过焊接连接附接到第一有源管芯。
在电子封装组装件的一个示例中，加强件利用粘合剂附接到第一有源管芯。
在电子封装组装件的一个示例中，加强件由从下述各项组成的组中选择的材料形成：聚合物、玻璃、硅、陶瓷和金属。
在电子封装组装件的一个示例中，加强件具有比密封剂更大的导热系数。
在电子封装组装件的一个示例中，加强件具有与第二有源管芯基本相同的热膨胀系数。
在电子封装组装件的一个示例中，加强件包括具有比密封剂更大的杨氏模量的材料。
在电子封装组装件的一个示例中，提供封装基板，第一有源管芯安装到该封装基板并且电耦合到该封装基板。
在电子封装组装件的一个示例中，第二有源管芯和加强件共同覆盖第一有源管芯的上表面的至少约90％。
在电子封装组装件的一个示例中，密封剂基本上完全密封第一有源管芯、第二有源管芯和加强件。
在电子封装组装件的一个示例中，多个加强件填充第一有源管芯的顶侧上的至少一个开放空间。
在电子封装组装件的一个示例中，多个第二有源管芯被布置在第一有源管芯的顶侧上。
在电子封装组装件的一个示例中，多个第二有源管芯中的至少一些在大小和/或形状上不同。
在一个示例中，提供了一种计算系统，其包括主板和电子封装组装件，该封装组装件可操作地耦合到主板。电子封装组装件包括具有底侧和顶侧的第一有源管芯，该第一有源管芯的底侧可安装到封装基板并且可电耦合到封装基板。第二有源管芯被设置在第一有源管芯的顶侧上，该第二有源管芯可电耦合到第一有源管芯和封装基板中的一个或两个。至少一个开放空间在第一有源管芯的顶侧上可用。加强件的至少一部分基本上填充第一有源管芯的顶侧上可用的至少一个开放空间。密封剂对第一有源管芯、第二有源管芯和加强件中的每一个的至少一部分进行密封。
在计算系统的一个示例中，该计算系统包括：台式计算机、膝上型计算机、平板设备、智能电话、可穿戴设备、服务器或其组合。
在计算系统的一个示例中，该系统包括：可操作地耦合到主板的处理器、存储器设备、散热器、无线电设备、插槽、端口或其组合。
在计算系统的一个示例中，多个封装基板可操作地耦合到主板。
在一个示例中，提供了一种制造电子封装组装件的方法，其包括：获得具有底侧和顶侧的第一有源管芯，该第一有源管芯的底侧可安装到封装基板并且可电耦合到该封装基板；将第二有源管芯定位在第一有源管芯的顶侧上，同时留下在第一有源管芯的顶部上可用的开放空间；将加强件定位在第一有源管芯的顶侧上，使得加强件的至少一部分基本上填充第一有源管芯的顶侧上可用的开放空间；以及将密封剂应用到封装组装件，使得密封剂对第一有源管芯、第二有源管芯和加强件中的每一个的至少部分进行封装。
在制造电子封装组装件的方法的一个示例中，加强件比密封剂的一部分更硬，该密封剂的一部分在形状和大小上对应于至少一个开放空间。
在制造电子封装组装件的方法的一个示例中，加强件是电无源的。
在制造电子封装组装件的方法的一个示例中，加强件承载一个或多个电容器。
在制造电子封装组装件的方法的一个示例中，定位加强件包括：将加强件的上表面定位成与第二有源管芯的上表面基本齐平。
在制造电子封装组装件的方法的一个示例中，进一步包括：通过焊接连接将加强件附接到第一有源管芯。
在制造电子封装组装件的方法的一个示例中，进一步包括：利用粘合剂将加强件附接到第一有源管芯。
在制造电子封装组装件的方法的一个示例中，加强件由从下述各项组成的组中选择的材料形成：聚合物、玻璃、硅、陶瓷和金属。
在制造电子封装组装件的方法的一个示例中，加强件具有比密封剂更大的导热系数。
在制造电子封装组装件的方法的一个示例中，加强件具有与第二有源管芯基本相同的热膨胀系数。
在制造电子封装组装件的方法的一个示例中，加强件包括具有比密封剂更大的杨氏模量的材料。
在制造电子封装组装件的方法的一个示例中，进一步包括：将第一有源管芯安装到封装基板，并且将第一有源管芯电耦合到该基板。
在制造电子封装组装件的方法的一个示例中，第二有源管芯和加强件共同覆盖封装基板的上表面的至少约90％。
在制造电子封装组装件的方法的一个示例中，应用密封剂进一步包括：利用密封剂来基本上完全密封第一有源管芯、第二有源管芯和加强件。
在制造电子封装组装件的方法的一个示例中，定位加强件进一步包括：定位多个加强件以填充第一有源管芯的顶侧上的所述至少一个开放空间。
在制造电子封装组装件的方法的一个示例中，定位第二有源管芯进一步包括：将多个第二有源管芯定位在第一有源管芯的顶侧上。
在制造电子封装组装件的方法的一个示例中，多个第二有源管芯中的至少一些在大小和/或形状上不同。
用于电子封装组装件的电子组件或器件（例如，管芯）的电路可以包括硬件、固件、程序代码、可执行代码、计算机指令和/或软件。电子组件和器件可以包括：非暂时性计算机可读存储介质，其可以是不包括信号的计算机可读存储介质。在可编程计算机上执行程序代码的情况下，本文中记载的计算设备可以包括处理器、可由处理器读取的存储介质（包括易失性和非易失性存储器和/或存储元件）、至少一个输入设备、以及至少一个输出设备。易失性和非易失性存储器和/或存储元件可以是RAM、EPROM、闪存驱动器、光驱、磁硬盘驱动器、固态驱动器或者用于存储电子数据的其它介质。节点和无线设备还可以包括收发器模块、计数器模块、处理模块和/或时钟模块或定时器模块。可以实现或利用本文中描述的任何技术的一个或多个程序可以使用应用编程接口（API）、可重用控件等等。可以用高级过程编程语言或面向对象编程语言来实现这样的程序以与计算机系统通信。然而，如果期望的话，（一个或多个）程序可以是以汇编或机器语言实现的。在任何情况下，语言可以是经编译或解释的语言，并且可以与硬件实现方式进行组合。
尽管以上示例在一个或多个特定应用中说明了具体实施例，但对本领域普通技术人员来说将显而易见的是，可以在不偏离本文中阐述的原理和概念的情况下做出实现方式的形式、使用和细节方面的众多修改。

Claims (40)

1.一种电子封装组装件，其包括：
具有底侧和顶侧的第一有源管芯，所述第一有源管芯的底侧可安装到所述封装基板并且可电耦合到所述封装基板；
第二有源管芯，其被设置在所述第一有源管芯的顶侧上，所述第二有源管芯可电耦合到所述第一有源管芯和所述封装基板中的一个或两个；以及
在所述第一有源芯片的顶侧上可用的至少一个开放空间；
加强件，所述加强件的至少一部分基本上填充所述第一有源管芯的顶侧上可用的至少一个开放空间。
2.根据权利要求1所述的组装件，其进一步包括：密封剂，所述密封剂对所述第一有源管芯、所述第二有源管芯和所述加强件中的每一个的至少一部分进行密封。
3.根据权利要求1所述的组装件，其中所述加强件比所述密封剂的一部分更硬，所述密封剂的一部分在形状和大小上对应于所述至少一个开放空间。
4.根据权利要求1所述的组装件，其中所述加强件是电无源的。
5.根据权利要求1所述的组装件，进一步包括由所述加强件承载的一个或多个电容器。
6.根据权利要求1所述的组装件，其中所述加强件的上表面与所述第二有源管芯的上表面基本齐平。
7.根据权利要求1所述的组装件，其中所述加强件的上表面定位在与所述第二有源管芯的上表面不同的高度处。
8.根据权利要求1所述的组装件，其中所述加强件通过焊接连接附接到所述第一有源管芯。
9.根据权利要求1所述的组装件，其中所述加强件利用粘合剂附接到所述第一有源管芯。
10.根据权利要求1所述的组装件，其中所述加强件由从由下述各项组成的组中选择的材料形成：聚合物、玻璃、硅、陶瓷和金属。
11.根据权利要求1所述的组装件，其中所述加强件具有比所述密封剂更大的导热系数。
12.根据权利要求1所述的组装件，其中所述加强件具有与所述第二有源管芯基本相同的热膨胀系数。
13.根据权利要求1所述的组装件，其中所述加强件包括具有比所述密封剂更大的杨氏模量的材料。
14.根据权利要求1所述的组装件，进一步包括封装基板，并且其中所述第一有源管芯安装到所述封装基板并且电耦合到所述封装基板。
15.根据权利要求1所述的组装件，其中所述第二有源管芯和所述加强件共同覆盖所述第一有源管芯的上表面的至少约90％。
16.根据权利要求1所述的组装件，其中所述密封剂基本上完全密封所述第一有源管芯、所述第二有源管芯和所述加强件。
17.根据权利要求1所述的组装件，进一步包括：多个加强件，其填充所述第一有源管芯的顶侧上的至少一个开放空间。
18.根据权利要求1所述的组装件，进一步包括被布置在所述第一有源管芯的顶侧上的多个第二有源管芯。
19.根据权利要求18所述的组装件，其中所述多个第二有源管芯中的至少一些在大小和/或形状上不同。
20.一种计算系统，其包括：
主板；以及
如权利要求1-20中任一项所述的电子封装组装件，所述封装组装件可操作地耦合到所述主板。
21.根据权利要求20所述的系统，其中所述计算系统包括：台式计算机、膝上型计算机、平板设备、智能电话、可穿戴设备、服务器或其组合。
22.根据权利要求20所述的系统，进一步包括：可操作地耦合到所述主板的处理器、存储器设备、散热器、无线电设备、插槽、端口或其组合。
23.根据权利要求20所述的系统，进一步包括：可操作地耦合到所述主板的多个电子封装组装件。
24.一种制造电子封装组装件的方法，其包括：
获得具有底侧和顶侧的第一有源管芯，所述第一有源管芯的底侧可安装到封装基板并且可电耦合到所述封装基板；
将第二有源管芯定位在所述第一有源管芯的顶侧上，同时留下在所述第一有源管芯的顶部上可用的开放空间；
将加强件定位在所述第一有源管芯的顶侧上，使得所述加强件的至少一部分基本上填充所述第一有源管芯的顶侧上可用的开放空间；以及
将密封剂应用到所述封装组装件，使得所述密封剂对所述第一有源管芯、所述第二有源管芯和所述加强件中的每一个的至少一部分进行密封。
25.根据权利要求24所述的方法，其中所述加强件比所述密封剂的一部分更硬，所述密封剂的一部分在形状和大小上对应于所述至少一个开放空间。
26.根据权利要求24所述的方法，其中所述加强件是电无源的。
27.根据权利要求24所述的方法，进一步包括一个或多个电容器由所述加强件承载。
28.根据权利要求24所述的方法，其中定位所述加强件包括：将所述加强件的上表面定位成与所述第二有源管芯的上表面基本齐平。
29.根据权利要求24所述的方法，进一步包括：通过焊接连接将所述加强件附接到所述第一有源管芯。
30.根据权利要求24所述的方法，进一步包括：利用粘合剂将所述加强件附接到所述第一有源管芯。
31.根据权利要求24所述的方法，其中所述加强件由从下述各项组成的组中选择的材料形成：聚合物、玻璃、硅、陶瓷和金属。
32.根据权利要求24所述的方法，其中所述加强件具有比所述密封剂更大的导热系数。
33.根据权利要求24所述的方法，其中所述加强件具有与所述第二有源管芯基本相同的热膨胀系数。
34.根据权利要求24所述的方法，其中所述加强件包括具有比所述密封剂更大的杨氏模量的材料。
35.根据权利要求24所述的方法，进一步包括：将所述第一有源管芯安装到封装基板，并且将所述第一有源管芯电耦合到所述基板。
36.根据权利要求35所述的方法，其中所述第二有源管芯和所述加强件共同覆盖所述封装基板的上表面的至少约90％。
37.根据权利要求24所述的方法，其中应用所述密封剂进一步包括：利用所述密封剂基本上完全密封所述第一有源管芯、所述第二有源管芯和所述加强件。
38.根据权利要求24所述的方法，其中定位所述加强件进一步包括：定位多个加强件以填充所述第一有源管芯的顶侧上的至少一个开放空间。
39.根据权利要求24所述的方法，其中定位所述第二有源管芯进一步包括：将多个第二有源管芯定位在所述第一有源管芯的顶侧上。
40.根据权利要求39所述的方法，其中所述多个第二有源管芯中的至少一些在大小和/或形状上不同。
CN201680091265.4A 2016-12-31 2016-12-31 具有加强件的电子封装组装件 Pending CN110024108A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310340650.XA CN116137266A (zh) 2016-12-31 2016-12-31 具有加强件的电子封装组装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/069641 WO2018125251A1 (en) 2016-12-31 2016-12-31 Electronic package assembly with stiffener

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310340650.XA Division CN116137266A (zh) 2016-12-31 2016-12-31 具有加强件的电子封装组装件

Publications (1)

Publication Number Publication Date
CN110024108A true CN110024108A (zh) 2019-07-16

Family

ID=57868369

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310340650.XA Pending CN116137266A (zh) 2016-12-31 2016-12-31 具有加强件的电子封装组装件
CN201680091265.4A Pending CN110024108A (zh) 2016-12-31 2016-12-31 具有加强件的电子封装组装件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310340650.XA Pending CN116137266A (zh) 2016-12-31 2016-12-31 具有加强件的电子封装组装件

Country Status (5)

Country Link
US (2) US20200083180A1 (zh)
KR (1) KR102653763B1 (zh)
CN (2) CN116137266A (zh)
DE (1) DE112016007572T5 (zh)
WO (1) WO2018125251A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756031B1 (en) 2019-05-10 2020-08-25 International Business Machines Corporation Decoupling capacitor stiffener

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223315A (ja) * 1999-12-01 2001-08-17 Ibiden Co Ltd パッケージ基板
US6659512B1 (en) * 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
US20100109169A1 (en) * 2008-04-29 2010-05-06 United Test And Assembly Center Ltd Semiconductor package and method of making the same
CN102034718A (zh) * 2009-09-23 2011-04-27 新科金朋有限公司 半导体器件和在tsv转接板中形成开口腔以在wlcsmp中容纳半导体裸片的方法
CN102110660A (zh) * 2009-12-29 2011-06-29 台湾积体电路制造股份有限公司 半导体倒装芯片封装及半导体倒装芯片封装的形成方法
US20130119560A1 (en) * 2008-07-18 2013-05-16 United Test And Assembly Center Ltd. Packaging structural member
US20150262972A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
CN105378920A (zh) * 2013-02-13 2016-03-02 高通股份有限公司 具有堆叠式存储器元件的半导体器件以及用于将存储器元件堆叠在半导体器件上的方法
CN106030795A (zh) * 2014-12-16 2016-10-12 英特尔公司 包括层叠电子器件的电子组装件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042587A1 (en) * 2001-08-31 2003-03-06 Tsung-Jen Lee IC packaging and manufacturing methods
TWI297941B (en) * 2005-10-13 2008-06-11 Phoenix Prec Technology Corp Semiconductor device with electroless plating metal connecting layer and method for fabricating the same
US20080099910A1 (en) * 2006-08-31 2008-05-01 Ati Technologies Inc. Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US8964403B2 (en) * 2010-11-17 2015-02-24 Ngk Spark Plug Co., Ltd. Wiring board having a reinforcing member with capacitors incorporated therein
US9831195B1 (en) * 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223315A (ja) * 1999-12-01 2001-08-17 Ibiden Co Ltd パッケージ基板
US6659512B1 (en) * 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
US20100109169A1 (en) * 2008-04-29 2010-05-06 United Test And Assembly Center Ltd Semiconductor package and method of making the same
US20130119560A1 (en) * 2008-07-18 2013-05-16 United Test And Assembly Center Ltd. Packaging structural member
CN102034718A (zh) * 2009-09-23 2011-04-27 新科金朋有限公司 半导体器件和在tsv转接板中形成开口腔以在wlcsmp中容纳半导体裸片的方法
CN102110660A (zh) * 2009-12-29 2011-06-29 台湾积体电路制造股份有限公司 半导体倒装芯片封装及半导体倒装芯片封装的形成方法
CN105378920A (zh) * 2013-02-13 2016-03-02 高通股份有限公司 具有堆叠式存储器元件的半导体器件以及用于将存储器元件堆叠在半导体器件上的方法
US20150262972A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
CN106030795A (zh) * 2014-12-16 2016-10-12 英特尔公司 包括层叠电子器件的电子组装件

Also Published As

Publication number Publication date
CN116137266A (zh) 2023-05-19
KR102653763B1 (ko) 2024-04-03
US20200083180A1 (en) 2020-03-12
WO2018125251A1 (en) 2018-07-05
DE112016007572T5 (de) 2019-10-31
KR20190093567A (ko) 2019-08-09
US20230197636A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
CN104733436B (zh) 具有嵌入式桥的集成电路封装
CN104253116B (zh) 用于嵌入式管芯的封装组件及相关联的技术和配置
TWI556374B (zh) 封裝結構及其形成方法
TWI620292B (zh) 帶有背側導電板的射頻晶粒封裝技術
US8710634B2 (en) Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
CN104716112B (zh) 用于多芯片封装的三维(3d)集成散热器
CN108766942A (zh) 热增强型堆叠封装（PoP）
CN104952855B (zh) 包括叠置的电子部件的电子组件
TW201622081A (zh) 可撓性包裝結構
US10373888B2 (en) Electronic package assembly with compact die placement
JP6650213B2 (ja) 数値流体力学を適用した解析方法
CN108292653A (zh) 用来使封装集成电路管芯互连的方法、设备和系统
CN104124223A (zh) 电子系统及其核心模块
CN109643699A (zh) 电子器件封装
TW202026232A (zh) 感測器及其封裝組件
CN110024108A (zh) 具有加强件的电子封装组装件
KR102647213B1 (ko) 전자 디바이스 패키지
CN108074884A (zh) 半导体器件封装结构
CN109920787A (zh) 互连结构的设计方法、装置及制造方法
CN109643702A (zh) 电子器件封装
US11552051B2 (en) Electronic device package
KR20110074138A (ko) 내장 회로기판 및 그 제조 방법
CN105280574B (zh) 元件嵌入式封装结构及其制造方法
JP7056892B2 (ja) 電子パッケージ、端末、及び電子パッケージの処理方法
Chang et al. Package warpage and stress evaluation for a plastic electronic package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination