CN110022201B - 基于fpga的旁路攻击功耗曲线采集同步时钟系统 - Google Patents

基于fpga的旁路攻击功耗曲线采集同步时钟系统 Download PDF

Info

Publication number
CN110022201B
CN110022201B CN201910389833.4A CN201910389833A CN110022201B CN 110022201 B CN110022201 B CN 110022201B CN 201910389833 A CN201910389833 A CN 201910389833A CN 110022201 B CN110022201 B CN 110022201B
Authority
CN
China
Prior art keywords
clock
module
output
equipment
square wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910389833.4A
Other languages
English (en)
Other versions
CN110022201A (zh
Inventor
陆海宁
宋安
王伟嘉
王凌云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Guanyuan Information Technology Co ltd
Original Assignee
Shanghai Guanyuan Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Guanyuan Information Technology Co ltd filed Critical Shanghai Guanyuan Information Technology Co ltd
Priority to CN201910389833.4A priority Critical patent/CN110022201B/zh
Publication of CN110022201A publication Critical patent/CN110022201A/zh
Application granted granted Critical
Publication of CN110022201B publication Critical patent/CN110022201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种基于FPGA的旁路攻击功耗曲线采集同步时钟系统，包括：同步时钟设备、工作时钟信号线通路、采集时钟信号线通路和采集信号线通路，其中：工作时钟信号线通路与待测设备相连并接收待测设备在旁路攻击的采集阶段输出的时钟信号，经过分压处理后将时钟信号输出至同步时钟设备；采集时钟信号线通路与同步时钟设备相连并接收同步时钟设备的时钟信号，经过分压处理后输出至采集设备；采集信号线通路与待测设备相连，将运行中的待测设备的功耗信息输出至采集设备通过对时钟信号的倍频处理和同步处理，使得功耗信息实现精确同步，用于旁路攻击精确检测。本发明通过本装置使待测设备的时钟与采集设备的时钟相位一致，从而显著提高旁路攻击过程中功耗曲线的采集质量，增强旁路攻击效果。

Description

基于FPGA的旁路攻击功耗曲线采集同步时钟系统
技术领域
本发明涉及的是一种信息安全领域的技术，具体是一种基于FPGA的旁路攻击功耗曲线采集同步时钟系统。
背景技术
在信息安全领域，旁路攻击(side-channel attack)方法是验证电路或者芯片安全性的一种重要手段，这是一种利用电路功耗信息对密码算法进行分析和攻击的方法。我们使用一些采集设备(如示波器)来采集曲线的功耗。目前主流的功耗曲线采集方法是直接使用采集设备内部时钟来作为旁路信号采集时钟。由于采集设备和待测设备时钟相位不一致，以上方法采集得到的功耗曲线信躁比低，旁路攻击效果一般。
发明内容
本发明针对现有技术存在的上述不足，提出一种基于FPGA的旁路攻击功耗曲线采集同步时钟系统，通过本装置使待测设备的时钟与采集设备的时钟相位一致，从而显著提高旁路攻击过程中功耗曲线的采集质量，增强旁路攻击效果。该系统包含的同步时钟设备能把待测设备的工作时钟经过倍频，作为采集设备的工作时钟。这样就可以达到设备之间时钟同步的效果。
本发明是通过以下技术方案实现的：
本发明包括：同步时钟设备、工作时钟信号线通路、采集时钟信号线通路和采集信号线通路，其中：工作时钟信号线通路与待测设备相连并接收待测设备在旁路攻击的采集阶段输出的时钟信号，经过分压处理后将时钟信号输出至同步时钟设备；采集时钟信号线通路与同步时钟设备相连并接收同步时钟设备的时钟信号，经过分压处理后输出至采集设备；采集信号线通路与待测设备相连，将运行中的待测设备的功耗信息输出至采集设备通过对时钟信号的倍频处理和同步处理，使得功耗信息实现精确同步，用于旁路攻击精确检测。
所述的待测设备采用但不限于能够输出工作时钟信号的密码电路。
所述的同步时钟设备将分压处理后的待测设备的工作时钟经过倍频处理。
所述的同步时钟设备包括：用于对时钟信号缓冲的第一缓冲模块、用于对输入时钟产生多个频率的输出的倍频模块、用于多个频率的输出时钟的多路选择模块、用于对时钟信号缓冲的第二缓冲模块、用于产生输出时钟的输出模块和时钟源，其中：第一缓冲模块与时钟源相连并接收时钟源的时钟信号，经过缓冲处理后将时钟信号输出至倍频模块；倍频模块与第一缓冲模块相连并接收缓冲后的时钟信号，经过倍频处理后生成多个频率的时钟信号并输出至多路选择模块；多路选择模块与倍频模块相连并接收多个时钟信号，经过对多个频率的时钟信号选择后生成倍频时钟信号输出至第二缓冲模块；第二缓冲模块与多路选择模块相连并接收经过选择的时钟信号，经过缓冲处理后将倍频时钟信号输出至输出模块；输出模块与同步时钟设备引脚相连并通过引脚将时钟信号引出。
所述的多路选择模块，通过硬件描述语言实现，以控制输出的时钟频率，该多路选择模块包括：多路输入单元、中间寄存单元、控制信号单元以及输出单元，其中：多路输入单元与倍频模块相连并接收多个频率不同的时钟信号，中间寄存单元存放时钟信号并等待控制信号，控制信号单元将产生控制信号传给中间寄存单元并选择多个频率的其中一个时钟信号传输至输出单元，最后由输出单元输出给下一模块。
所述的第一缓冲模块在不改变方波信号的频率的情况下提高方波信号在FPGA芯片中的驱动能力，该缓冲模块通过Virtex单片机中的全局时钟IBUFG电路和BUFG电路实现。
所述的第二缓冲模块通过Virtex单片机中的BUFG电路实现。
所述的工作时钟信号线通路包括：接收模块、分压模块、输出模块，其中：接收模块与待测设备相连，仅用于传输时钟信号；分压模块与接收模块相连并对时钟信号进行分压处理，将新的信号输出至输出模块；输出模块与分压模块相连，未经处理地将时钟信号输出。
所述的采集时钟信号线通路包括：接收模块、分压模块、输出模块，其中：接收模块与同步时钟设备相连，仅用于传输时钟信号；分压模块与接收模块相连并对时钟信号进行分压处理，将新的信号输出至输出模块；输出模块与分压模块相连，将时钟信号输出至采集设备外部时钟组件。
所述的采集信号线通路包括：接收模块、放大模块以及输出模块，其中：接收模块与待测设备相连，仅用于传输待测设备的功耗信号；放大模块与接收模块相连，将功耗信号放大，并输出至输出模块；输出模块将功耗信号进行整形与滤波处理后输出至采集设备。
所述的放大模块采用非反向闭环放大电路连接，输出电压其中：r5为放大器负端连接到地之间的电阻，r6为放大器负端连接到输出端之间的电阻。
所述的采集设备是指：能够接收外部时钟作为采样时钟的示波器或信号采样设备。
所述的采集设备外部时钟组件是采集设备自带的配件，用于提供采集设备采样时钟源，使得采集设备将外部时钟源作为自身采样时钟，以对功耗信号进行采集。
本发明涉及上述系统的控制方法，具体包括
步骤①工作时钟信号线通路接收来自待测设备的方波信号，选择合适的电阻r1和r2组成分压电路，对方波信号的电压v进行分压并输出至同步时钟设备。
步骤②同步时钟设备接收分压后的方波信号作为时钟源并输出至第一缓冲模块进行缓冲并输出至倍频模块，倍频模块根据产生频率为fout,i的方波信号并输出至多路选择模块，其中M为倍频数，Di为分频数，i为的方波信号数；通过多路选择模块选择任意频率的方波信号fout＝LUT{fout,i}i＝1,2……,a输出至第二缓冲模块，其中a为方波信号的数目；第二缓冲模块不改变方波信号频率fout的情况下提高其驱动能力，将方波信号输出至输出模块；输出模块电路通过双数据速率输出寄存器(ODDR)把两路单端D1、D2的信号合并到一路上输出，方波上沿输出D1路，下沿输出D2路，则产生一个与方波信号频率fout完全相同，电压为v”的方波，配置D1为高电平，D2为低电平。
步骤③采集时钟信号线通路接收同步时钟设备输出的方波信号v″，选择合适的电阻r3和r4组成分压电路，对方波信号的电压并输出至采集设备外部时钟组件，最后输出至采集设备。
步骤④采集信号线通路将待测设备中的任一信号的电压vin进行放大放大： 并输出至采集设备。
上述选择合适的电阻，一般由设备的管脚电压决定。经过工作时钟信号线通路分压后的方波信号的电压，不能大于同步时钟设备的管脚电压。
技术效果
与现有技术相比，本发明由于对功耗曲线进行了新型同步采集处理，与现有采集技术相比，旁路攻击的成功率最高提升了37％，总体的旁路攻击速度提高了1.6倍。
附图说明
图1为实施例1、2示意图；
图1中：CLKOUT1～4为实施例1、2中倍频模块的输出时钟；
图2为同步时钟设备示意图；
图3为第一缓冲模块电路图；
图4为第二缓冲模块电路图；
图5为倍频模块电路示意图；
图6为输出模块电路结构图；
图7为采集信号线通路示意图；
图8为实施例1、2的采集时钟信号线通路和工作时钟信号线通路连接方式示意图；
图9为采集时钟信号线通路示意图；
图10为工作时钟信号线通路示意图；
图11为同步时钟设备结构图。
具体实施方式
实施例1
如图1所示，本实施例中包含：同步时钟设备、工作时钟信号线通路、采集时钟信号线通路、采集信号线通路、示波器和待测设备，搭建并配置同步时钟系统如下：
选择待测设备的工作时钟频率为fin＝5MHz，工作时钟信号线通路与待测设备相连并接收待测设备的时钟信号，其中工作时钟信号线通路的分压模块选择的r1和r2分别为1kΩ和2kΩ。经过分压处理后时钟信号电压降为的将时钟信号输出至同步时钟设备，配置同步时钟设备的倍频数M/分频数Di＝5，经过同步时钟设备输出的时钟信号的频率由fin变为fout＝5fin＝25MHz；采集时钟信号线通路与同步时钟设备相连并接收同步时钟设备输出的时钟信号，其中采集时钟信号线通路的分压模块选择的r3和r4分别为1kΩ和2kΩ。经过分压处理后时钟信号电压降为/>时钟信号频率仍为fout＝5fin＝25MHz，最后将此时钟信号输出至示波器，作为示波器的采样时钟，因此采集时示波器的采样频率为25M/s；采集信号线通路与待测设备相连，将运行中的待测设备的功耗信息输出至采集设备。将电压为vin的待测设备芯片功耗信号经过放大模块，配置r5和r6分别为40Ω和360Ω，计算输出电压/> 将此功耗信号输出至示波器并记录。
图2所述的同步时钟设备包括：用于对输入时钟产生多个频率的输出的倍频模块、用于多个频率的输出时钟的多路选择模块、第一缓冲模块、第二缓冲模块、输出模块，配置同步时钟设备步骤如下：
由同步时钟设备接收频率fin＝5MHz、电压为v的方波信号作为时钟源并输出至第一缓冲模块。当接收第一缓冲模块缓冲后的方波信号，配置倍频模块的倍频数M＝60，分频数Di＝3,6,12,24，计算并产生频率为fout,i的方波信号并输出至多路选择模块，其中M为倍频数，D为分频数，i为新产生的方波信号数。通过多路选择模块，选择5倍频率的方波信号fout＝LUT{fout,i}i＝1,2……,4＝fout,3＝25MHz，输出至第二缓冲模块。将经过第二缓冲模块缓冲后的方波信号输出至输出模块。配置输出模块的ODDR双数据速率输出寄存器，将D1置为高电平1b’1，D2置为低电平1’b0。最后同步时钟设备将输出频率fout＝25MHz的时钟信号。
本实施例中的同步时钟设备基于Xilinx Airtex-7FPGA的Basys3开发板。利用了开发板FPGA芯片和芯片外围的外部时钟管脚、按键等。
本实施例中的待测设备为Xilinx Sparten6FPGA的SAKURA-G开发板。
本实施方式包括以下步骤：
a、将无防护的AES(Advanced Encryption Standard)密码算法下载至待测设备。
b、打开待测设备，将待测设备的5MHz的工作时钟通过管脚引出，经过工作时钟通路信号线后，进入同步时钟设备。
c、同步时钟设备通过管脚接收待测电路的工作时钟作为外部时钟。打开同步时钟设备，配置倍频数和分频数生成的时钟经过采集时钟同路信号线后，作为示波器的采样时钟。
d、打开示波器，示波器通过采集通路信号线与待测设备的功耗口进行连接，对无防护AES算法的待测设备进行功耗采集，记录20,000条功耗曲线。
e、重复c～d步骤，将同步时钟设备倍频数和分频数的比值依次配置成5、10、20，分别采集示波器采样时钟为25M/s、50M/s、100M/s下的待测设备功耗曲线。
f、以异步采集方式(即现有采集技术)对待测设备进行功耗采集，严格控制环境变量，分别采集示波器采样时钟为25M/s、50M/s、100M/s下的待测设备功耗曲线，记录20000条功耗曲线。
g、选择相关性攻击作为旁路攻击的方法，对采集到的功耗曲线进行旁路攻击，记录攻击结果。
本方法的步骤c同步时钟设备的运用，成功将待测设备的工作时钟与示波器的采样时钟同步，对功耗曲线进行了新型的同步采集处理，与现有采集技术相比，旁路攻击的成功率最高提升了37％，总体的旁路攻击速度提高了1.60倍。实验数据如表1所示。
表1
实施例2
本实施方式包括以下步骤：
a、将有防护的DES(Data Encryption Standard)密码算法下载至待测设备。
b、打开待测设备，将待测设备的5MHz的工作时钟通过管脚引出，经过工作时钟通路信号线后，进入同步时钟设备。
c、同步时钟设备通过管脚接收待测电路的工作时钟作为外部时钟。打开同步时钟设备，配置倍频数和分频数生成的时钟经过采集时钟同路信号线后，作为示波器的采样时钟。
d、打开示波器，示波器通过采集通路信号线与待测设备的功耗口进行连接，对有防护DES算法的待测设备进行功耗采集，记录300,000条功耗曲线。
e、重复c～d步骤，将同步时钟设备倍频数和分频数的比值依次配置成5、10、20，分别采集示波器采样时钟为25M/s、50M/s、100M/s下的待测设备功耗曲线。
f、以异步采集方式(即现有采集技术)对待测设备进行功耗采集，严格控制环境变量，分别采集示波器采样时钟为25M/s、50M/s、100M/s下的待测设备功耗曲线，记录300,000条功耗曲线。
g、选择相关性攻击作为旁路攻击的方法，对采集到的功耗曲线进行旁路攻击，记录攻击结果。
本方法的步骤c同步时钟设备的运用，成功将待测设备的工作时钟与示波器的采样时钟同步，对功耗曲线进行了新型的同步采集处理，与现有采集技术相比，旁路攻击的成功率最高提升了35％，总体的旁路攻击速度提高了1.54倍。实验数据见表格2。
表2
注：采样率为示波器的采样时钟频率。表中异步时钟采集/同步时钟采集下的数据表示旁路攻击分析出待测设备的正确密钥所需要的功耗曲线数，其中：异步时钟采样为现有技术；同步时钟采样为本方法中同步时钟系统进行的采集方式。提升率表示此方法相比现有技术的提升率，计算公式为：提升率＝(异步时钟采集的功耗曲线数-同步时钟采集的功耗曲线数)/异步时钟采集的功耗曲线数。
上述具体实施可由本领域技术人员在不背离本发明原理和宗旨的前提下以不同的方式对其进行局部调整，本发明的保护范围以权利要求书为准且不由上述具体实施所限，在其范围内的各个实现方案均受本发明之约束。

Claims (8)

1.一种基于FPGA的旁路攻击功耗曲线采集同步时钟系统，其特征在于，包括：同步时钟设备、工作时钟信号线通路、采集时钟信号线通路和采集信号线通路，其中：工作时钟信号线通路与待测设备相连并接收待测设备在旁路攻击的采集阶段输出的时钟信号，经过分压处理后将时钟信号输出至同步时钟设备；采集时钟信号线通路与同步时钟设备相连并接收同步时钟设备的时钟信号，经过分压处理后输出至采集设备；采集信号线通路与待测设备相连，将运行中的待测设备的功耗信息输出至采集设备；通过对时钟信号的倍频处理和同步处理，使得功耗信息实现精确同步，用于旁路攻击精确检测，其中待测设备为能够输出工作时钟信号的密码电路；
所述的同步时钟设备将分压处理后的待测设备的工作时钟经过倍频处理，该同步时钟设备包括：用于对时钟信号缓冲的第一缓冲模块、用于对输入时钟产生多个频率的输出的倍频模块、用于多个频率的输出时钟的多路选择模块、用于对时钟信号缓冲的第二缓冲模块、用于产生输出时钟的输出模块和时钟源，其中：第一缓冲模块与时钟源相连并接收时钟源的时钟信号，经过缓冲处理后将时钟信号输出至倍频模块；倍频模块与第一缓冲模块相连并接收缓冲后的时钟信号，经过倍频处理后生成多个频率的时钟信号并输出至多路选择模块；多路选择模块与倍频模块相连并接收多个时钟信号，经过对多个频率的时钟信号选择后生成倍频时钟信号输出至第二缓冲模块；第二缓冲模块与多路选择模块相连并接收经过选择的时钟信号，经过缓冲处理后将倍频时钟信号输出至输出模块；输出模块与同步时钟设备引脚相连并通过引脚将时钟信号引出；
所述的第一缓冲模块对分压后的方波信号作为时钟源进行缓冲并输出至倍频模块，倍频模块产生方波信号并输出至多路选择模块，通过多路选择模块选择任意频率的方波信号输出至第二缓冲模块；第二缓冲模块不改变方波信号频率的情况将方波信号输出至输出模块；输出模块电路通过双数据速率输出寄存器把两路单端信号合并到一路上输出，产生一个与方波信号频率完全相同的方波；采集时钟信号线通路接收同步时钟设备的方波信号的电压进行分压后输出至采集设备外部时钟组件，最后输出至采集设备；采集信号线通路将待测设备中的任一信号的电压放大后输出至采集设备。
2.根据权利要求1所述的系统，其特征是，所述的多路选择模块包括：多路输入单元、中间寄存单元、控制信号单元以及输出单元，其中：多路输入单元与倍频模块相连并接收多个频率不同的时钟信号，中间寄存单元存放时钟信号并等待控制信号，控制信号单元将产生控制信号传给中间寄存单元并选择多个频率的其中一个时钟信号传输至输出单元，最后由输出单元输出给下一模块。
3.根据权利要求1所述的系统，其特征是，所述的第一缓冲模块在不改变方波信号的频率的情况下提高方波信号在FPGA芯片中的驱动能力，该缓冲模块通过Virtex单片机中的全局时钟IBUFG电路和BUFG电路实现；所述的第二缓冲模块通过Virtex单片机中的BUFG电路实现。
4.根据权利要求1所述的系统，其特征是，所述的工作时钟信号线通路包括：接收模块、分压模块、输出模块，其中：接收模块与待测设备相连，仅用于传输时钟信号；分压模块与接收模块相连并对时钟信号进行分压处理，将新的信号输出至输出模块；输出模块与分压模块相连，未经处理地将时钟信号输出。
5.根据权利要求1所述的系统，其特征是，所述的采集时钟信号线通路包括：接收模块、分压模块、输出模块，其中：接收模块与同步时钟设备相连，仅用于传输时钟信号；分压模块与接收模块相连并对时钟信号进行分压处理，将新的信号输出至输出模块；输出模块与分压模块相连，将时钟信号输出至采集设备外部时钟组件。
6.根据权利要求1所述的系统，其特征是，所述的采集信号线通路包括：接收模块、放大模块以及输出模块，其中：接收模块与待测设备相连，仅用于传输待测设备的功耗信号；放大模块与接收模块相连，将功耗信号放大，并输出至输出模块；输出模块将功耗信号进行整形与滤波处理后输出至采集设备。
7.根据权利要求6所述的系统，其特征是，所述的放大模块采用非反向闭环放大电路连接，输出电压其中：r5为放大器负端连接到地之间的电阻，r6为放大器负端连接到输出端之间的电阻。
8.一种根据权利要求1-7中任一所述系统的控制方法，其特征在于，具体包括：
步骤①工作时钟信号线通路接收来自待测设备的方波信号，对方波信号的电压v进行分压并输出至同步时钟设备，r1和r2分别为工作时钟信号线通路的分压模块的分压电阻；
步骤②同步时钟设备接收分压后的方波信号作为时钟源并输出至第一缓冲模块进行缓冲并输出至倍频模块，倍频模块根据产生频率为fout，i的方波信号并输出至多路选择模块，其中M为倍频数，Di为分频数，i为的方波信号数；通过多路选择模块选择任意频率的方波信号fout＝LUT{fout，i}i＝1，2......，a输出至第二缓冲模块，其中a为方波信号的数目；第二缓冲模块不改变方波信号频率fout的情况下提高其驱动能力，将方波信号输出至输出模块；输出模块电路通过双数据速率输出寄存器把两路单端D1、D2的信号合并到一路上输出，方波上沿输出D1路，下沿输出D2路，则产生一个与方波信号频率fout完全相同，电压为v″的方波，配置D1为高电平，D2为低电平；
步骤③采集时钟信号线通路接收同步时钟设备输出的方波信号v″，对方波信号的电压并输出至采集设备外部时钟组件，最后输出至采集设备，r3和r4为采集时钟信号线通路的分压模块的分压电阻；
步骤④采集信号线通路将待测设备中的任一信号的电压vin进行放大：并输出至采集设备。
CN201910389833.4A 2019-05-10 2019-05-10 基于fpga的旁路攻击功耗曲线采集同步时钟系统 Active CN110022201B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910389833.4A CN110022201B (zh) 2019-05-10 2019-05-10 基于fpga的旁路攻击功耗曲线采集同步时钟系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910389833.4A CN110022201B (zh) 2019-05-10 2019-05-10 基于fpga的旁路攻击功耗曲线采集同步时钟系统

Publications (2)

Publication Number Publication Date
CN110022201A CN110022201A (zh) 2019-07-16
CN110022201B true CN110022201B (zh) 2023-12-01

Family

ID=67193444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910389833.4A Active CN110022201B (zh) 2019-05-10 2019-05-10 基于fpga的旁路攻击功耗曲线采集同步时钟系统

Country Status (1)

Country Link
CN (1) CN110022201B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110704366A (zh) * 2019-09-11 2020-01-17 无锡江南计算技术研究所 一种基于fpga内部iddr和oddr电路的管脚复用装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108521325A (zh) * 2018-03-27 2018-09-11 林喆昊 一种适用于系统数据全生命周期的防侧信道攻击算法
CN109254617A (zh) * 2017-07-14 2019-01-22 华为技术有限公司 时钟信号产生方法以及装置
US10263767B1 (en) * 2018-07-03 2019-04-16 Rajant Corporation System and method for power analysis resistant clock
CN209526729U (zh) * 2019-05-10 2019-10-22 上海观源信息科技有限公司 基于fpga的旁路攻击功耗曲线采集同步时钟系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5781924B2 (ja) * 2009-09-04 2015-09-24 エヌ・ティ・ティ・アドバンステクノロジ株式会社 情報漏洩防止装置および方法
US8427194B2 (en) * 2010-05-24 2013-04-23 Alexander Roger Deas Logic system with resistance to side-channel attack by exhibiting a closed clock-data eye diagram

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109254617A (zh) * 2017-07-14 2019-01-22 华为技术有限公司 时钟信号产生方法以及装置
CN108521325A (zh) * 2018-03-27 2018-09-11 林喆昊 一种适用于系统数据全生命周期的防侧信道攻击算法
US10263767B1 (en) * 2018-07-03 2019-04-16 Rajant Corporation System and method for power analysis resistant clock
CN209526729U (zh) * 2019-05-10 2019-10-22 上海观源信息科技有限公司 基于fpga的旁路攻击功耗曲线采集同步时钟系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
O'FLYNN 等.Synchronous sampling and clock recovery of internal oscillators for side channel analysis and fault injection.Journal of Cryptographic Engineering.2015,全文. *
Synchronization method for SCA and fault attacks;SKOROBOCATOV S;Journal of Cryptographic Engineering;全文 *
一种抗相关功耗攻击DES算法及FPGA电路实现;李杰;单伟伟;吕宇翔;孙华芳;;东南大学学报(自然科学版)(第06期);全文 *
基于旁路攻击的AES算法中间变量脆弱点;方明;徐开勇;杨天池;孟繁蔚;禹聪;;计算机应用研究(第05期);全文 *

Also Published As

Publication number Publication date
CN110022201A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
CN106406174B (zh) 一种多模块多通道采集同步系统及工作方法
Goller et al. Side channel attacks on smartphones and embedded devices using standard radio equipment
CN102103195A (zh) 一种宽频带数字磁共振射频接收实现装置及方法
Meynard et al. Enhancement of simple electro-magnetic attacks by pre-characterization in frequency domain and demodulation techniques
CN110022201B (zh) 基于fpga的旁路攻击功耗曲线采集同步时钟系统
O’Flynn et al. A case study of side-channel analysis using decoupling capacitor power measurement with the OpenADC
Abdulgadir et al. An open-source platform for evaluation of hardware implementations of lightweight authenticated ciphers
CN103516509A (zh) 面向密码设备的侧信息泄露分段采集方法及系统
CN108810431A (zh) 多通道低频cmos串行图像数据的训练方法
CN102435842A (zh) 双模式频标比对与频率稳定度测量装置
Barenghi et al. Information leakage discovery techniques to enhance secure chip design
CN106556780A (zh) 一种局部放电类型确定方法及系统
CN103529286A (zh) 通用式加密设备功耗捕获系统及方法
US20030058970A1 (en) Method and apparatus for measuring a waveform
EP2183608B1 (en) Instrument and a method for detecting partial electrical discharges occurring in an electric apparatus
CN209526729U (zh) 基于fpga的旁路攻击功耗曲线采集同步时钟系统
JP2010133940A (ja) 複数のセンサにわたる複数の入力の測定を効率的に同期化する方法
CN111044213A (zh) Lms采集系统及其水击压力参数校准方法与处理方法
CN109100556B (zh) 一种基于pci接口的多通道通用示波卡及系统
KR101957660B1 (ko) 채널별 트리거 설정모드를 지원하는 다채널 오실로스코프 및 그 제어방법
CN104391329B (zh) 一种用于电法勘探系统中的接收装置
CN107888301B (zh) 一种实车调频收音干扰的测试系统和方法
CN109948223A (zh) 一种基于拉格朗日插值的脉冲幅度获取方法
EP3264108A1 (en) Multi timebase oscilloscope
CN114050957B (zh) 一种无线通信测试系统的符号同步装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant