CN110011525A - 一种降压调节芯片的保护电路及电子设备 - Google Patents

Abstract

本发明公开了一种降压调节芯片的保护电路及电子设备，包括：后端电路检测电路，用于检测与降压调节芯片的Vout端连接的后端电路是否短路，若是，则生成电路短路信号；若否，则生成电路正常信号；使能信号检测电路，用于在降压调节芯片的输入电压就位后，判断为降压调节芯片的Enable端准备的使能信号是否大于预设电压阈值，若是，则生成使能有效信号；若否，则生成使能无效信号；使能信号输出电路，用于在同时接收到电路正常信号和使能有效信号时生成高电平信号，否则生成低电平信号，并将生成的电平信号作为输入至降压调节芯片的使能信号。可见，本申请的保护电路避免了降压调节芯片出现大电流，提高了降压调节芯片的安全性和可靠性。

Description

一种降压调节芯片的保护电路及电子设备

技术领域

本发明涉及降压调节领域，特别是涉及一种降压调节芯片的保护电路及电子设备。

背景技术

目前，降压调节芯片的主要作用是：根据降压需求将输入电压降低一定值后输出。请参照图1，图1为现有技术中的一种降压调节芯片的引脚示意图。通常情况下，降压调节芯片在VCC端上电后，芯片的各引脚会转为受控状态，在芯片的Enable端接收到使能信号(即高电平信号)后，芯片会立即开始进行降压调节操作，以为芯片的后端电路(即与芯片的Vout端连接的电路)提供其所需的电压。

但是，如果芯片的后端电路出现短路，芯片仍会继续工作，直到芯片的工作电流到达其内部过流保护设置阈值，芯片才会停止工作，但芯片的后端电路一旦出现短路现象，芯片的工作电流会迅速增大，此过程极易导致芯片与后端电路的传输线路损坏，甚至导致芯片损坏。可见，现有技术中的过流保护方式是在传输线路和芯片造成一定损坏后才触发的保护措施，从而降低了降压调节芯片的安全性和可靠性。

因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种降压调节芯片的保护电路及电子设备，在降压调节芯片的后端电路不出现短路且降压调节芯片的使能信号有效时，才允许降压调节芯片工作，否则不允许降压调节芯片工作，从而避免了降压调节芯片出现大电流，进而提高了降压调节芯片的安全性和可靠性。

为解决上述技术问题，本发明提供了一种降压调节芯片的保护电路，包括：

后端电路检测电路，用于检测与降压调节芯片的Vout端连接的后端电路是否短路，若是，则生成电路短路信号；若否，则生成电路正常信号；

使能信号检测电路，用于在所述降压调节芯片的输入电压就位后，判断为所述降压调节芯片的Enable端准备的使能信号是否大于预设电压阈值，若是，则生成使能有效信号；若否，则生成使能无效信号；

使能信号输出电路，用于在同时接收到所述电路正常信号和所述使能有效信号时生成高电平信号，否则生成低电平信号，并将生成的电平信号作为输入至所述降压调节芯片的Enable端的使能信号。

优选地，所述后端电路检测电路包括第一开关管、第一电阻、第二电阻及第一比较器；其中：

所述第一开关管的第一端与所述降压调节芯片的Vout端连接，所述第一开关管的第二端分别与所述第一电阻的第一端、所述第二电阻的第一端及所述第一比较器的输入正端连接，所述第一电阻的第二端和所述第一比较器的电源端均接入所述降压调节芯片的输入电压，所述第二电阻的第二端、所述第一比较器的接地端及所述第一比较器的输入负端均接地，所述第一比较器的输出端与所述第一开关管的控制端连接；其中，所述第一开关管具体为低电平导通、高电平截止的开关管；

则所述后端电路检测电路具体用于检测与降压调节芯片的Vout端连接的后端电路是否短路，若是，则生成低电平信号；若否，则生成高电平信号。

优选地，所述第一开关管具体为PMOS管；其中：

所述PMOS管的栅极作为所述第一开关管的控制端，所述PMOS管的漏极作为所述第一开关管的第一端，所述PMOS管的源极作为所述第一开关管的第二端。

优选地，所述使能信号检测电路包括第二开关管和比较电路；其中：

所述第二开关管的控制端接入所述降压调节芯片的输入电压，所述第二开关管的第一端接入为所述降压调节芯片的Enable端准备的使能信号，所述第二开关管的第二端与所述比较电路的输入端连接；其中，所述第二开关管具体为高电平导通、低电平截止的开关管；

所述比较电路用于判断为所述降压调节芯片的Enable端准备的使能信号是否大于预设电压阈值，若是，则生成高电平信号；若否，则生成低电平信号。

优选地，所述比较电路包括第二比较器、第三电阻及第四电阻；其中：

所述第二比较器的输入正端作为所述比较电路的输入端，所述第二比较器的输入负端与所述第三电阻的第一端和所述第四电阻的第一端连接，所述第三电阻的第二端和所述第二比较器的电源端均接入所述降压调节芯片的输入电压，所述第四电阻的第二端和所述第二比较器的接地端均接地，所述第二比较器的输出端作为所述比较电路的输出端。

优选地，所述第二开关管具体为NMOS管；其中：

所述NMOS管的栅极作为所述第二开关管的控制端，所述NMOS管的漏极作为所述第二开关管的第一端，所述NMOS管的源极作为所述第二开关管的第二端。

优选地，所述使能信号输出电路具体为与门；其中：

所述与门的第一输入端与所述第一比较器的输出端连接，所述与门的第二输入端与所述比较电路的输出端连接，所述与门的输出端与所述降压调节芯片的Enable端连接。

为解决上述技术问题，本发明还提供了一种电子设备，包括降压调节芯片，还包括上述任一种降压调节芯片的保护电路。

本发明提供了一种降压调节芯片的保护电路，包括：后端电路检测电路，用于检测与降压调节芯片的Vout端连接的后端电路是否短路，若是，则生成电路短路信号；若否，则生成电路正常信号；使能信号检测电路，用于在降压调节芯片的输入电压就位后，判断为降压调节芯片的Enable端准备的使能信号是否大于预设电压阈值，若是，则生成使能有效信号；若否，则生成使能无效信号；使能信号输出电路，用于在同时接收到电路正常信号和使能有效信号时生成高电平信号，否则生成低电平信号，并将生成的电平信号作为输入至降压调节芯片的Enable端的使能信号。

可见，本申请的保护电路在降压调节芯片的后端电路不出现短路且降压调节芯片的使能信号有效时，才允许降压调节芯片工作，否则不允许降压调节芯片工作，也就是说，降压调节芯片的后端电路在出现短路现象时，降压调节芯片不工作，从而避免了降压调节芯片出现大电流，进而提高了降压调节芯片的安全性和可靠性。

本发明还提供了一种电子设备，与上述保护电路具有相同的有益效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种降压调节芯片的引脚示意图；

图2为本发明实施例提供的一种降压调节芯片的保护电路的结构示意图；

图3为本发明实施例提供的一种降压调节芯片的保护电路的具体结构示意图。

具体实施方式

本发明的核心是提供一种降压调节芯片的保护电路及电子设备，在降压调节芯片的后端电路不出现短路且降压调节芯片的使能信号有效时，才允许降压调节芯片工作，否则不允许降压调节芯片工作，从而避免了降压调节芯片出现大电流，进而提高了降压调节芯片的安全性和可靠性。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图2，图2为本发明实施例提供的一种降压调节芯片的保护电路的结构示意图。

该降压调节芯片的保护电路包括：

后端电路检测电路1，用于检测与降压调节芯片的Vout端连接的后端电路是否短路，若是，则生成电路短路信号；若否，则生成电路正常信号；

使能信号检测电路2，用于在降压调节芯片的输入电压就位后，判断为降压调节芯片的Enable端准备的使能信号是否大于预设电压阈值，若是，则生成使能有效信号；若否，则生成使能无效信号；

使能信号输出电路3，用于在同时接收到电路正常信号和使能有效信号时生成高电平信号，否则生成低电平信号，并将生成的电平信号作为输入至降压调节芯片的Enable端的使能信号。

需要说明的是，本申请的预设是提前设置好的，只需要设置一次，除非根据实际情况需要修改，否则不需要重新设置。

具体地，本申请的降压调节芯片的保护电路包括后端电路检测电路1、使能信号检测电路2及使能信号输出电路3，其工作原理为：

考虑到与降压调节芯片的Vout端连接的后端电路可能会发生短路风险，导致进入工作的降压调节芯片的工作电流会迅速增大，进而导致降压调节芯片与后端电路的传输线路及降压调节芯片本身的损坏，所以本申请设置后端电路检测电路1，用来检测后端电路是否短路，如果后端电路存在短路现象，后端电路检测电路1会生成电路短路信号，并将电路短路信号发送至使能信号输出电路3，以便于使能信号输出电路3在接收到电路短路信号后确定后端电路存在短路现象；如果后端电路不存在短路现象，后端电路检测电路1会生成电路正常信号，并将电路正常信号发送至使能信号输出电路3，以便于使能信号输出电路3在接收到电路正常信号后确定后端电路不存在短路现象。

本申请的保护电路的目的是在后端电路不存在短路现象且降压调节芯片的使能信号有效时才允许降压调节芯片工作，所以本申请还设置使能信号检测电路2，用于检测为降压调节芯片的Enable端准备的使能信号是否有效。具体地，考虑到降压调节芯片只有在Vin端输入一定电压信号的情况下，才允许Enable端输入，以确保时序正确；同时考虑到输入至降压调节芯片的使能信号为高电平信号，所以本申请的使能信号检测电路2在降压调节芯片的输入电压就位后，再判断为降压调节芯片的Enable端准备的使能信号是否大于预设电压阈值(电压阈值的设置原理为：使能信号大于预设电压阈值，认为使能信号有效；使能信号不大于预设电压阈值，认为使能信号无效)。如果使能信号大于预设电压阈值，使能信号检测电路2会生成使能有效信号，并将使能有效信号发送至使能信号输出电路3，以便于使能信号输出电路3在接收到使能有效信号后确定为降压调节芯片的Enable端准备的使能信号有效；如果使能信号不大于预设电压阈值，使能信号检测电路2会生成使能无效信号，并将使能无效信号发送至使能信号输出电路3，以便于使能信号输出电路3在接收到使能无效信号后确定为降压调节芯片的Enable端准备的使能信号无效。

基于本申请的保护电路的目的，本申请的使能信号输出电路3在同时接收到电路正常信号和使能有效信号时才生成高电平信号，并将高电平信号输入至降压调节芯片的Enable端，使降压调节芯片进入工作；否则，使能信号输出电路3生成低电平信号，并将低电平信号输入至降压调节芯片的Enable端，此时降压调节芯片不工作。

可见，本申请的保护电路在降压调节芯片工作之前，预先判断其后端电路是否短路，只有在后端电路不短路且降压调节芯片的使能信号有效的情况下才允许降压调节芯片开始工作，从而避免了降压调节芯片出现大电流。

本发明提供了一种降压调节芯片的保护电路，包括：后端电路检测电路，用于检测与降压调节芯片的Vout端连接的后端电路是否短路，若是，则生成电路短路信号；若否，则生成电路正常信号；使能信号检测电路，用于在降压调节芯片的输入电压就位后，判断为降压调节芯片的Enable端准备的使能信号是否大于预设电压阈值，若是，则生成使能有效信号；若否，则生成使能无效信号；使能信号输出电路，用于在同时接收到电路正常信号和使能有效信号时生成高电平信号，否则生成低电平信号，并将生成的电平信号作为输入至降压调节芯片的Enable端的使能信号。

可见，本申请的保护电路在降压调节芯片的后端电路不出现短路且降压调节芯片的使能信号有效时，才允许降压调节芯片工作，否则不允许降压调节芯片工作，也就是说，降压调节芯片的后端电路在出现短路现象时，降压调节芯片不工作，从而避免了降压调节芯片出现大电流，进而提高了降压调节芯片的安全性和可靠性。

请参照图3，图3为本发明实施例提供的一种降压调节芯片的保护电路的具体结构示意图。该降压调节芯片的保护电路在上述实施例的基础上：

作为一种可选地实施例，后端电路检测电路1包括第一开关管Q1、第一电阻R1、第二电阻R2及第一比较器M1；其中：

第一开关管Q1的第一端与降压调节芯片的Vout端连接，第一开关管Q1的第二端分别与第一电阻R1的第一端、第二电阻R2的第一端及第一比较器M1的输入正端连接，第一电阻R1的第二端和第一比较器M1的电源端均接入降压调节芯片的输入电压，第二电阻R2的第二端、第一比较器M1的接地端及第一比较器M1的输入负端均接地，第一比较器M1的输出端与第一开关管Q1的控制端连接；其中，第一开关管Q1具体为低电平导通、高电平截止的开关管；

则后端电路检测电路1具体用于检测与降压调节芯片的Vout端连接的后端电路是否短路，若是，则生成低电平信号；若否，则生成高电平信号。

具体地，本申请的后端电路检测电路1包括第一开关管Q1、第一电阻R1、第二电阻R2及第一比较器M1，其工作原理为：

当降压调节芯片不工作时，降压调节芯片的Vin端不输入电压信号，此时第一开关管Q1处于导通状态，降压调节芯片的Vout端接入第一比较器M1的输入正端。当降压调节芯片准备开始工作时，降压调节芯片的Vin端开始输入电压信号，如果与降压调节芯片的Vout端连接的后端电路不存在短路现象，则第一比较器M1的输入正端输入的是大于0的电压信号，第一比较器M1会输出高电平信号，第一开关管Q1截止，从而切断降压调节芯片的Vout端与第一比较器M1的输入正端的连接；如果与降压调节芯片的Vout端连接的后端电路存在短路现象，则第一比较器M1的输入正端接地，第一比较器M1会输出低电平信号，第一开关管Q1仍导通。

作为一种可选地实施例，第一开关管Q1具体为PMOS管；其中：

PMOS管的栅极作为第一开关管Q1的控制端，PMOS管的漏极作为第一开关管Q1的第一端，PMOS管的源极作为第一开关管Q1的第二端。

进一步地，本申请的第一开关管Q1可以选用但不仅限于PMOS管，本申请在此不做特别的限定，只要符合低电平导通、高电平截止均可。

作为一种可选地实施例，使能信号检测电路2包括第二开关管Q2和比较电路；其中：

第二开关管Q2的控制端接入降压调节芯片的输入电压，第二开关管Q2的第一端接入为降压调节芯片的Enable端准备的使能信号，第二开关管Q2的第二端与比较电路的输入端连接；其中，第二开关管Q2具体为高电平导通、低电平截止的开关管；

比较电路用于判断为降压调节芯片的Enable端准备的使能信号是否大于预设电压阈值，若是，则生成高电平信号；若否，则生成低电平信号。

具体地，本申请的使能信号检测电路2包括第二开关管Q2和比较电路，其工作原理为：

当降压调节芯片的Vin端输入一定值的电压信号(高电平信号)时，第二第二开关管Q2导通，为降压调节芯片的Enable端准备的使能信号才能够输入至比较电路。比较电路在输入使能信号后，将使能信号与预设电压阈值作比较，当使能信号大于预设电压阈值时，比较电路会生成高电平信号；当使能信号不大于预设电压阈值时，比较电路会生成低电平信号。

作为一种可选地实施例，比较电路包括第二比较器M2、第三电阻R3及第四电阻R4；其中：

第二比较器M2的输入正端作为比较电路的输入端，第二比较器M2的输入负端与第三电阻R3的第一端和第四电阻R4的第一端连接，第三电阻R3的第二端和第二比较器M2的电源端均接入降压调节芯片的输入电压，第四电阻R4的第二端和第二比较器M2的接地端均接地，第二比较器M2的输出端作为比较电路的输出端。

具体地，本申请的比较电路包括第二比较器M2、第三电阻R3及第四电阻R4，其工作原理为：

第二比较器M2的输入正端输入的电压信号为：为降压调节芯片的Enable端准备的使能信号；第二比较器M2的输入负端输入的电压信号为：第三电阻R3和第四电阻R4对降压调节芯片的输入电压的分压(第四电阻R4两端的电压)；当使能信号大于第四电阻R4两端的电压时，第二比较器M2会输出高电平信号，否则，第二比较器M2会输出低电平信号。

需要说明的是，比较电路用于比较为降压调节芯片的Enable端准备的使能信号和预设电压阈值，所以在选择第三电阻R3和第四电阻R4的阻值时，应满足第四电阻R4两端的电压等于预设电压阈值。

作为一种可选地实施例，第二开关管Q2具体为NMOS管；其中：

NMOS管的栅极作为第二开关管Q2的控制端，NMOS管的漏极作为第二开关管Q2的第一端，NMOS管的源极作为第二开关管Q2的第二端。

进一步地，本申请的第二开关管Q2可以选用但不仅限于NMOS管，本申请在此不做特别的限定，只要符合高电平导通、低电平截止均可。

作为一种可选地实施例，使能信号输出电路3具体为与门U1；其中：

与门U1的第一输入端与第一比较器M1的输出端连接，与门U1的第二输入端与比较电路的输出端连接，与门U1的输出端与降压调节芯片的Enable端连接。

具体地，本申请的使能信号输出电路3选用与门U1，与门U1的工作原理为：当第一比较器M1输出高电平信号且比较电路输出高电平信号时，与门U1输出高电平信号至降压调节芯片的Enable端；否则，与门U1输出低电平信号至降压调节芯片的Enable端，从而实现在降压调节芯片的后端电路不出现短路且降压调节芯片的使能信号有效时，允许降压调节芯片进入工作，否则不允许降压调节芯片进入工作。

本发明还提供了一种电子设备，包括降压调节芯片，还包括上述任一种降压调节芯片的保护电路。

本发明提供的电子设备的介绍请参考上述保护电路的实施例，本发明在此不再赘述。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种降压调节芯片的保护电路，其特征在于，包括：

后端电路检测电路，用于检测与降压调节芯片的Vout端连接的后端电路是否短路，若是，则生成电路短路信号；若否，则生成电路正常信号；

使能信号检测电路，用于在所述降压调节芯片的输入电压就位后，判断为所述降压调节芯片的Enable端准备的使能信号是否大于预设电压阈值，若是，则生成使能有效信号；若否，则生成使能无效信号；

使能信号输出电路，用于在同时接收到所述电路正常信号和所述使能有效信号时生成高电平信号，否则生成低电平信号，并将生成的电平信号作为输入至所述降压调节芯片的Enable端的使能信号。

2.如权利要求1所述的降压调节芯片的保护电路，其特征在于，所述后端电路检测电路包括第一开关管、第一电阻、第二电阻及第一比较器；其中：

所述第一开关管的第一端与所述降压调节芯片的Vout端连接，所述第一开关管的第二端分别与所述第一电阻的第一端、所述第二电阻的第一端及所述第一比较器的输入正端连接，所述第一电阻的第二端和所述第一比较器的电源端均接入所述降压调节芯片的输入电压，所述第二电阻的第二端、所述第一比较器的接地端及所述第一比较器的输入负端均接地，所述第一比较器的输出端与所述第一开关管的控制端连接；其中，所述第一开关管具体为低电平导通、高电平截止的开关管；

则所述后端电路检测电路具体用于检测与降压调节芯片的Vout端连接的后端电路是否短路，若是，则生成低电平信号；若否，则生成高电平信号。

3.如权利要求2所述的降压调节芯片的保护电路，其特征在于，所述第一开关管具体为PMOS管；其中：

所述PMOS管的栅极作为所述第一开关管的控制端，所述PMOS管的漏极作为所述第一开关管的第一端，所述PMOS管的源极作为所述第一开关管的第二端。

4.如权利要求2所述的降压调节芯片的保护电路，其特征在于，所述使能信号检测电路包括第二开关管和比较电路；其中：

所述第二开关管的控制端接入所述降压调节芯片的输入电压，所述第二开关管的第一端接入为所述降压调节芯片的Enable端准备的使能信号，所述第二开关管的第二端与所述比较电路的输入端连接；其中，所述第二开关管具体为高电平导通、低电平截止的开关管；

所述比较电路用于判断为所述降压调节芯片的Enable端准备的使能信号是否大于预设电压阈值，若是，则生成高电平信号；若否，则生成低电平信号。

5.如权利要求4所述的降压调节芯片的保护电路，其特征在于，所述比较电路包括第二比较器、第三电阻及第四电阻；其中：

所述第二比较器的输入正端作为所述比较电路的输入端，所述第二比较器的输入负端与所述第三电阻的第一端和所述第四电阻的第一端连接，所述第三电阻的第二端和所述第二比较器的电源端均接入所述降压调节芯片的输入电压，所述第四电阻的第二端和所述第二比较器的接地端均接地，所述第二比较器的输出端作为所述比较电路的输出端。

6.如权利要求5所述的降压调节芯片的保护电路，其特征在于，所述第二开关管具体为NMOS管；其中：

所述NMOS管的栅极作为所述第二开关管的控制端，所述NMOS管的漏极作为所述第二开关管的第一端，所述NMOS管的源极作为所述第二开关管的第二端。

7.如权利要求4-6任一项所述的降压调节芯片的保护电路，其特征在于，所述使能信号输出电路具体为与门；其中：

所述与门的第一输入端与所述第一比较器的输出端连接，所述与门的第二输入端与所述比较电路的输出端连接，所述与门的输出端与所述降压调节芯片的Enable端连接。

8.一种电子设备，其特征在于，包括降压调节芯片，还包括如权利要求1-7任一项所述的降压调节芯片的保护电路。