CN116316493A - 短路电流抑制电路、服务器设备及过流抑制电路 - Google Patents

短路电流抑制电路、服务器设备及过流抑制电路 Download PDF

Info

Publication number
CN116316493A
CN116316493A CN202310143214.3A CN202310143214A CN116316493A CN 116316493 A CN116316493 A CN 116316493A CN 202310143214 A CN202310143214 A CN 202310143214A CN 116316493 A CN116316493 A CN 116316493A
Authority
CN
China
Prior art keywords
circuit
current
series
switching device
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310143214.3A
Other languages
English (en)
Inventor
郇伟伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202310143214.3A priority Critical patent/CN116316493A/zh
Publication of CN116316493A publication Critical patent/CN116316493A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0061—Details of emergency protective circuit arrangements concerning transmission of signals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本申请涉及一种短路电流抑制电路、服务器设备及过流抑制电路，包括电流检测器件、逻辑控制组件、阻抗器件和线路切换器件；电流检测器件串联在eFuse芯片的输出链路中，eFuse芯片的输入端连接服务器的正极；电流检测器件的信号输出端连接逻辑控制组件的输入端，逻辑控制组件的输出端连接线路切换器件的受控端；阻抗器件和线路切换器件串联后连接在eFuse芯片的输出端和电压输出端之间；逻辑控制组件用于接收电流检测器件的输出信号，并判断输出链路是否短路，若是，控制线路切换器件导通阻抗器件所在的支路。本申请实施例能够在eFuse芯片的输出链路短路时降低输出链路的电流值，确保eFuse芯片及其输出链路正常运行。

Description

短路电流抑制电路、服务器设备及过流抑制电路
技术领域
本发明实施例涉及过流保护技术领域，尤其涉及一种短路电流抑制电路、服务器及过流抑制电路。
背景技术
目前，单节点服务器是最为普遍的服务器应用形式，整机柜服务器是一种应用越来越普遍的服务器应用形式。整机柜服务器是一种将电源、散热、交换等非计算机IT体系结构模块集成在一个整机柜内的服务器。目前，单个整机柜内可部署多达80个服务器节点，由一组结合了电源负载动态调整技术的冗余型PSU(PowerSupplyUnit，电源单元)供电，该冗余型PSU电源转换效率高达94％以上。与传统服务器相比，整机柜服务器可将服务器节点的部署密度提高1至2倍，大幅提高空间利用率。同时，集中供电和散热的设计使电源负载率可提高至40％～50％，电源效率较传统机架式服务器提高10％。随着新能源、低碳科技等概念的崛起，整机柜服务器越来越受欢迎。
单节点服务器一般采用1+1PSU冗余的方式供电，为了提高系统可靠性，其供电链路中通常会放置eFuse(一次性可编程存储)芯片以实现短路保护或其他异常保护。如图1所示，当eFuse芯片的输出端(Vout所在的一端的链路)发生短路时，电流值会瞬间上升，eFuse芯片会启动SCP(Shortcircuitprotection，短路保护)功能，关断输出端的电路。然而，此时由于eFuse芯片的输出端的电流变化太大，会使得eFuse芯片的输入端电压上冲，当得eFuse芯片的输入端电压过高时，会导致eFuse芯片及其配套的MOS管被击穿。
在现有的技术中，为了避免eFuse芯片因输出端电流过大而被击穿，往往会在eFuse芯片的输入端(Vin所在的一端的链路)放置TVS(TransientVoltageSuppressor，瞬态抑制二极管)。当eFuse芯片的输出端电流变化较大时，TVS可以将eFuse芯片的输入端电压钳制在安全范围内，确保eFuse芯片正常工作。
然而，发明人意识到，现有技术存在较大安全隐患，例如：将上述方案应用于单节点服务器的情况下，若TVS失效或烧毁，会导致PSU对地短路，导致单节点服务器掉电。若将该方案应用于整机柜服务器中，如图2所示，TVS失效或烧毁会导致整机柜正极铜排直接对地短路，其内部的所有服务器节点均掉电，造成重大事故。
发明内容
本申请针对上述不足或缺点，提供了一种短路电流抑制电路、服务器及过流抑制电路。本申请实施例能够在eFuse芯片的输出链路短路时降低输出链路的电流值，确保eFuse芯片及其输出链路正常运行。
本申请根据第一方面提供了一种服务器的短路电流抑制电路，包括电流检测器件、逻辑控制组件、阻抗器件和线路切换器件；
上述电流检测器件串联在eFuse芯片的输出链路中，该eFuse芯片的输入端连接服务器的正极；电流检测器件的信号输出端连接逻辑控制组件的输入端，逻辑控制组件的输出端连接线路切换器件的受控端；阻抗器件和线路切换器件串联后连接在eFuse芯片的输出端和电压输出端之间；
逻辑控制组件用于接收电流检测器件的输出信号，并判断输出链路是否短路，若是，控制线路切换器件导通阻抗器件所在的支路。
在一些实施例中，服务器的地线接地，该服务器为整机柜服务器或单节点服务器。
在一些实施例中，输出信号包括电流检测器件检测到的输出链路的电流值；逻辑控制组件包括电流比较器和计时器；电流比较器的输入端与电流检测器件的信号输出端连接；电流比较器的输出端连接计时器的输入端，计时器的输出端连接线路切换器件的受控端；
电流比较器用于接收来自电流检测器件输出的电流值，比较电流值与预设电流阈值的大小，并在电流值大于预设电流阈值时向计时器发送目标电平；
计时器用于对目标电平的持续时长进行计时，当计时时长大于预设时间阈值时，控制线路切换器件导通所述阻抗器件所在的支路。
在一些实施例中，上述短路电流抑制电路中的阻抗器件为纯电阻电路、RL电路、RC电路以及RLC电路中的一种；
纯电阻电路包括单个电阻的电路或者由多个电阻通过串联、并联或者串并联混合的方式连接组成的电路；
RL电路包括由至少一个电阻和至少一个电感通过串联、并联或者串并联混合的方式连接组成的电路；
RC电路包括由至少一个电阻和至少一个电容通过串联、并联或者串并联混合的方式连接组成的电路；
RLC电路包括至少一个电阻、至少一个电感和至少一个电容通过串联、并联或者串并联混合的方式连接组成的电路。
在一些实施例中，上述短路电流抑制电路中的线路切换器件为MOS管；
该MOS管的栅极为线路切换器件的受控端，MOS管的漏极与阻抗器件的一端连接，MOS管的源极连接电压输出端，阻抗器件的另一端连接eFuse芯片的输出端；
或者，MOS管的栅极为线路切换器件的受控端，MOS管的源极与阻抗器件的一端连接，MOS管的漏极连接eFuse芯片的输出端，阻抗器件的另一端连接电压输出端。
本申请根据另一方面提供了一种服务器设备，包括上述实施例中涉及的服务器、eFuse芯片以及服务器的短路电流抑制电路。
本申请根据另一方面还提供了一种过流抑制电路，过流抑制电路包括检测控制模块、阻抗器件和线路切换器件；
检测控制模块串联在保护芯片的输出链路中，检测控制模块的信号输出端连接线路切换器件的受控端；保护芯片的输入端连接目标保护设备的正极；
阻抗器件和线路切换器件串联后连接在保护芯片的输出端和电压输出端之间；
检测控制模块用于检测保护芯片的输出链路是否过流，若是，控制线路切换器件导通阻抗器件所在的支路。
在一些实施例中，检测控制模块包括电流检测器件、电流比较器以及计时器；电流检测器件串联在保护芯片的输出链路中，电流检测器件的信号输出端与电流比较器的输入端连接；电流比较器的输出端连接计时器的输入端，计时器的输出端连接线路切换器件的受控端；
电流检测器件用于检测保护芯片的输出链路的电流值，并将电流值输出至电流比较器；
电流比较器用于比较电流值与预设电流阈值的大小，并在电流值大于预设电流阈值时向计时器发送目标电平；
计时器用于对目标电平的持续时长进行计时，当计时时长大于预设时间阈值时，表明保护芯片的输出链路过流，控制线路切换器件导通所述阻抗器件所在的支路。
在一些实施例中，过流抑制电路中的阻抗器件为纯电阻电路、RL电路、RC电路以及RLC电路中的一种；
纯电阻电路包括单个电阻的电路或者由多个电阻通过串联、并联或者串并联混合的方式连接组成的电路；
RL电路包括由至少一个电阻和至少一个电感通过串联、并联或者串并联混合的方式连接组成的电路；
RC电路包括由至少一个电阻和至少一个电容通过串联、并联或者串并联混合的方式连接组成的电路；
RLC电路包括至少一个电阻、至少一个电感和至少一个电容通过串联、并联或者串并联混合的方式连接组成的电路。
在一些实施例中，过流抑制电路中的线路切换器件为MOS管；
MOS管的栅极为线路切换器件的受控端，MOS管的漏极与阻抗器件的一端连接，MOS管的源极连接电压输出端，阻抗器件的另一端连接eFuse芯片的输出端；
或者，MOS管的栅极为线路切换器件的受控端，MOS管的源极与阻抗器件的一端连接，MOS管的漏极连接eFuse芯片的输出端，阻抗器件的另一端连接电压输出端。
在一些实施例中，保护芯片为eFuse芯片；目标保护设备为整机柜服务器或单节点服务器，eFuse芯片的地线接地。
通过上述服务器的短路电流抑制电路能够确保eFuse芯片及其输出链路正常运行。如图3所示，电流检测器件串联在eFuse芯片的输出链路中。eFuse芯片的输入端连接服务器的正极，电流检测器件的信号输出端连接逻辑控制组件的输入端，逻辑控制组件的输出端连接线路切换器件的受控端，阻抗器件和线路切换器件串联后连接在eFuse芯片的输出端和电压输出端之间。。逻辑控制组件用于接收电流检测器件的输出信号，并判断输出链路是否短路，若是，控制线路切换器件导通阻抗器件所在的支路，从而该阻抗器件能抑制eFuse芯片的输出链路的短路电流，确保eFuse芯片及其输出链路正常运行。
通过上述的过流抑制电路同样能够确保eFuse芯片及其输出链路正常运行。如图6所示，将eFuse芯片作为保护芯片，检测控制模块串联在保护芯片的输出链路中。检测控制模块的信号输出端连接线路切换器件的受控端，保护芯片的输入端连接外部的目标保护设备的正极，阻抗器件和线路切换器件串联后连接在保护芯片的输出端和电压输出端之间。。检测控制模块用于检测保护芯片的输出链路是否过流，若是，控制线路切换器件导通阻抗器件所在的支路，抑制保护芯片的输出链路的过流，确保保护芯片及其输出链路正常运行。
附图说明
图1为一种现有的单节点服务器eFuse的TVS型保护电路的示意图；
图2为一种现有的整机柜服务器的TVS型保护电路的示意图；
图3为本申请一个或多个实施例中一种服务器的短路电流抑制电路的结构示意图；
图4为本申请一个或多个实施例中一种逻辑控制组件的结构示意图；
图5为本申请一个或多个实施例中一种服务器设备的结构示意图；
图6为本申请一个或多个实施例中一种过流抑制电路的结构示意图；
图7为本申请一个或多个实施例中一种检测控制模块的结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅用以解释本申请，并不用于限定本申请。
本申请根据第一方面提供了一种服务器的短路电流抑制电路，包括电流检测器件、逻辑控制组件、阻抗器件和线路切换器件。电流检测器件串联在eFuse芯片的输出链路中，该eFuse芯片的输入端连接服务器的正极。其中，eFuse芯片为封装了一次性可编程存储器(eFuse)的芯片，该一次性可编程存储器每次仅有一根熔丝被编程，其功能类似于TVS。因此，eFuse芯片具备快速响应并抑制浪涌(过流或过压)的能力，可以快速削弱因短路造成的电流上冲。一般eFuse芯片会有多个引脚，Vin和Vout分别作为eFuse芯片的输入和输出端，引脚GND接地，Vcc连接外部的供电端；eFuse芯片的其余引脚，例如EN、FB、OC、SC、PG以及SENSE将会根据使用需求连接芯片外部的器件。电流检测器件的信号输出端连接逻辑控制组件的输入端，逻辑控制组件的输出端连接线路切换器件的受控端。阻抗器件和线路切换器件串联后连接在eFuse芯片的输出端和电压输出端之间。逻辑控制组件用于接收电流检测器件的输出信号，并判断输出链路是否短路，若是，控制线路切换器件导通阻抗器件所在的支路。
示例性地，如图3所示，上述服务器的短路电流抑制电路包括电流检测器件、逻辑控制组件、阻抗器件和线路切换器件。其中，Vout为稳压后电压输出端，连接eFuse芯片的输出端和线路切换器的输出端。Vcc为电路供电端，连接eFuse芯片的供电端，eFuse芯片的GND(地线接地端)接地。电流检测器件串联在eFuse芯片的输出链路中，用于检测eFuse芯片的输出链路中的电流值，该eFuse芯片的输入端连接服务器的正极，服务器的负级接地。电流检测器件的信号输出端连接逻辑控制组件的输入端，逻辑控制组件的输出端连接线路切换器件的受控端。阻抗器件和线路切换器件串联后连接在eFuse芯片的输出端和电压输出端之间。当eFuse芯片的输出链路发生短路，输出链路中的电流值上升，电流检测器件先将该电流值发送至逻辑控制组件，然后逻辑控制组件在根据电流检测器件的输出信号确定输出链路出现短路之后，控制线路切换器件导通阻抗器件所在的支路，使得阻抗器件串联至eFuse芯片的输出链路中，降低eFuse芯片的输出链路的电流值。
在一些实施例中，服务器的负级作为地线接地，该服务器为整机柜服务器或单节点服务器。
示例性地，上述整机柜服务器可以为54V整机柜服务器、浪潮ORS6000S、浪潮ORS3000S、浪潮SDATA以及其他种类的整机柜服务器之中的一种。
示例性地，将54V整机柜服务器作为上述服务器，采用LM5066I(一种特定型号的eFuse芯片)作为上述eFuse芯片，应用于图3所示的短路电流抑制电路中。其中，LM5066I正常输出电流范围为40A—60A，逻辑控制组件的预设电流阈值为140A，预设时间阈值为1ms。机箱铁屑掉落至LM5066I的输出链路中，导致LM5066I的输出链路发生短路，输出链路中的电流值上升。此时，电流检测器件检测到输出链路的电流值为150A，发送高电平至逻辑控制组件，该逻辑控制组件开始计时。当电流值大于140A的时间大于1ms时，逻辑控制组件输出高电平至线路切换器件，控制线路切换器件导通阻抗器件所在的支路，使得阻抗器件串联至eFuse芯片的输出链路中。最后，LM5066I的输出链路中的电流值减小，由短路导致的输入电流上冲也有所降低，LM5066I芯片得以正常启动SCP(Shortcircuitprotection，短路保护)功能，将54V整机柜服务器的正极输入链路切断。示例性地，如图3所示，该正极输入链路可以为eFuse芯片右侧的整个链路，eFuse芯片可以自行切断服务器与其正极输入链路的连接。
在一些实施例中，逻辑控制组件包括电流比较器和计时器。输出信号包括电流检测器件检测到的输出链路的电流值。电流比较器的输入端与电流检测器件的输出端连接。电流比较器的输出端连接计时器的输入端，计时器的输出端连接线路切换器件的受控端。电流比较器用于接收来自电流检测器件输出的电流值。然后，电流比较器比较电流值与预设电流阈值的大小，并在电流值大于预设电流阈值时向计时器发送目标电平。计时器用于对目标电平的持续时长进行计时，当计时时长大于预设时间阈值时，控制线路切换器件导通阻抗器件所在的支路。
示例性地，如图4所示电路，逻辑控制组件连接在电流检测器件与线路切换器件之间，电流检测器件串联在eFuse芯片的输出链路上，阻抗器件连接在线路切换器件和eFuse芯片的输出端之间。逻辑控制组件包括电流比较器和计时器。电流比较器的输出端连接计时器的输入端，计时器的输出端连接线路切换器件的受控端。计时器可以向线路切换器发送高电平来控制线路切换器件导通阻抗器件所在的支路，也可以发送包括但不限于低电平、高速信号、正弦交流等输出信号来控制线路切换器。电流比较器用于接收来自电流检测器件输出的电流值，判断电流值与预设电流阈值的大小，并在电流值大于预设电流阈值时向计时器发送目标电平。计时器用于对目标电平(高电平或者低电平)的持续时长进行计时，当计时时长大于预设时间阈值时，控制线路切换器件导通阻抗器件所在的支路。其中，计时器对线路切换器的控制方式包括但不限于通过发送低电平、高速信号、正弦交流等信号来实现。
具体地，如图4所示电路中的电流比较器的预设电流阈值(即图4中的Iref)为140A，预设时间阈值为1ms。当eFuse芯片的输出链路发生短路或过载时，输出链路中的电流值上升。假设在某一时刻，电流检测器件检测到输出链路的电流值为150A，发送高电平至电流比较器。然后，电流比较器将接收到的电流值(150A)与预设电流阈值(140A)进行比较后，由于电流值大于预设电流阈值，因此计时器开始计时。当电流值大于140A的时间大于预设时间阈值1ms时，计时器输出高电平至线路切换器件，控制线路切换器件导通阻抗器件所在的支路，使得阻抗器件串联至eFuse芯片的输出链路中。最后，eFuse芯片的输出链路中的电流值减小，由短路或过载导致的输入电流上冲也有所降低，eFuse芯片的正常功能得到保障。
在一些实施例中，如图3或4中所示电路中的阻抗器件，该阻抗器件为纯电阻电路、RL电路、RC电路以及RLC电路中的一种。其中，上述纯电阻电路包括单个电阻的电路或者由多个电阻通过串联、并联或者串并联混合的方式连接组成的电路。RL电路包括由至少一个电阻和至少一个电感通过串联、并联或者串并联混合的方式连接组成的电路。RC电路包括由至少一个电阻和至少一个电容通过串联、并联或者串并联混合的方式连接组成的电路。RLC电路包括至少一个电阻、至少一个电感和至少一个电容通过串联、并联或者串并联混合的方式连接组成的电路。
在一些实施例中，如图3或4中所示电路中的线路切换器件为MOS管或其他的开关器件。该MOS管的栅极为线路切换器件的受控端，MOS管的漏极与阻抗器件的一端连接，MOS管的源极连接电压输出端，阻抗器件的另一端连接eFuse芯片的输出端。或者，MOS管的栅极为线路切换器件的受控端，MOS管的源极与阻抗器件的一端连接，MOS管的漏极连接eFuse芯片的输出端，阻抗器件的另一端连接电压输出端。其中，MOS管的导通与截止是由其栅极电压(又称栅源电压)来控制的，一般MOS管分为增强型和耗尽型两种MOS管。若采用增强型MOS管来作为线路切换器件，那么计时器需要向该MOS管发送高电平(施加大于栅极阈值的电压)来使其导通，增强型MOS管在其栅极电压小于阈值时为截止状态。若采用耗尽型MOS管来作为线路切换器件，由于该MOS管在其栅极电压小于阈值时为导通状态，因此计时器需要持续地对该MOS管发送高电平使其截止；当需要耗尽型MOS管导通时，计时器停止向该MOS管发送高电平来使其导通。
上述作为线路切换器的开关器件至少包括受控端、输入和输出端。开关器件的受控端连接逻辑控制组件，输入和输出端串联于阻抗器件所在的支路中。
本申请根据另一方面提供了一种服务器设备，如图5所示，包括上述实施例中涉及的服务器、eFuse芯片以及服务器的短路电流抑制电路。
本申请根据另一方面还提供了一种过流抑制电路，过流抑制电路包括检测控制模块、阻抗器件和线路切换器件。检测控制模块串联在保护芯片的输出链路中，检测控制模块的信号输出端连接线路切换器件的受控端。其中，保护芯片应具备快速响应并抑制浪涌(过流或过压)的能力，可以快速抑制因短路或过载造成的过流。而且，该保护芯片应有多个引脚，至少包括：Vin和Vout分别作为保护芯片的输入和输出端，引脚GND接地，Vcc连接外部的供电端。保护芯片的输入端连接目标保护设备的正极。阻抗器件和线路切换器件串联后连接在保护芯片的输出端和电压输出端之间。检测控制模块用于检测保护芯片的输出链路是否过流，若是，控制线路切换器件导通阻抗器件所在的支路。
示例性地，如图6所示，上述过流抑制电路包括检测控制模块、阻抗器件和线路切换器件。其中，Vout为稳压后电压输出端，连接保护芯片的输出端和线路切换器的输出端。Vcc为电路供电端，连接保护芯片的供电端，保护芯片的GND(地线接地端)接地。检测控制模块串联在保护芯片的输出链路中，用于检测保护芯片的输出链路中的电流值，该保护芯片的输入端连接外部的目标保护设备。检测控制模块的信号输出端连接线路切换器件的受控端。阻抗器件和线路切换器件串联后连接在保护芯片的输出端和线路切换器(或保护芯片)输出端(Vout)之间。当保护芯片的输出链路短路或过载，导致输出链路产生过流，检测控制模块在经过对该过流的电流值大小比较以及计时后，控制线路切换器件导通阻抗器件所在的支路，使得阻抗器件串联至保护芯片的输出链路中以抑制输出链路的过流。
具体地，采用eFuse芯片作为上述保护芯片，应用于图6所示的过流抑制电路中。其中，eFuse芯片正常输出电流范围为40A—60A，检测控制模块的预设电流阈值为140A，预设时间阈值为1ms。当eFuse芯片的输出链路发生短路时，会导致输出链路过流，假设在某一时刻，检测控制模块检测到输出链路的电流值为150A，由于该电流值大于预设电流阈值140A，因此开始计时。当计时时长大于预设时间阈值1ms时，检测控制模块控制线路切换器件导通阻抗器件所在的支路，使得阻抗器件串联至eFuse芯片的输出链路中。最后，eFuse芯片的输出链路中的电流值减小，由短路或过载导致的输出链路的过流有所降低，eFuse芯片得以正常执行相应的保护功能。
在一些实施例中，保护芯片为eFuse芯片。目标保护设备为整机柜服务器或单节点服务器，eFuse芯片的地线接地。
示例性地，保护芯片可以采用型号为LM5066I的eFuse芯片，LM5066I的地线接地。上述整机柜服务器可以为54V整机柜服务器、浪潮ORS6000S、浪潮ORS3000S、浪潮SDATA以及其他种类的整机柜服务器之中的一种。而且，上述目标保护设备包括但不限于上述的整机柜服务器以及单节点服务器。
在一些实施例中，检测控制模块包括电流检测器件、电流比较器以及计时器。电流检测器件串联在保护芯片的输出链路中，电流检测器件的信号输出端与电流比较器的输入端连接。电流比较器的输出端连接计时器的输入端，计时器的输出端连接线路切换器件的受控端。电流检测器件用于检测保护芯片的输出链路的电流值，并将电流值输出至电流比较器。电流比较器用于判断电流值与预设电流阈值的大小，并在电流值大于预设电流阈值时向计时器发送目标电平。计时器用于对目标电平的持续时长进行计时，当计时时长大于预设时间阈值时，表明保护芯片的输出链路过流，控制线路切换器件导通阻抗器件所在的支路。
示例性地，如图7所示电路，保护芯片为eFuse芯片，检测控制模块连接在eFuse芯片的输出端与线路切换器件之间，且串联在eFuse芯片的输出链路上，阻抗器件连接在线路切换器件和eFuse芯片的输出端之间。检测控制模块包括电流检测器件、电流比较器和计时器。电流比较器的输出端连接计时器的输入端，计时器的输出端连接线路切换器件的受控端。计时器可以向线路切换器发送高电平来控制线路切换器件导通阻抗器件所在的支路，也可以发送包括但不限于低电平、高速信号、正弦交流等输出信号来控制线路切换器。电流比较器用于接收来自电流检测器件输出的电流值，判断电流值与预设电流阈值的大小，并在电流值大于预设电流阈值时向计时器发送目标电平。计时器用于对目标电平(可以是高电平或者低电平)的持续时长进行计时，当计时时长大于预设时间阈值时，控制线路切换器件导通阻抗器件所在的支路。其中，计时器对线路切换器的控制方式包括但不限于通过发送低电平、高速信号、正弦交流等信号来实现。
具体地，如图7所示电路中的电流比较器的预设电流阈值(即图7中的Iref)为140A，预设时间阈值为1ms。当eFuse芯片的输出链路发生短路或过载，导致输出链路产生过流时。此时，电流检测器件检测到输出电流值为150A，发送高电平至电流比较器。然后，电流比较器将接收到的电流值(150A)与预设电流阈值(140A)进行比较后，由于电流值大于预设电流阈值，因此计时器开始计时。当电流大于140A的时间大于1ms时，计时器输出高电平至线路切换器件，控制线路切换器件导通阻抗器件所在的支路，使得阻抗器件串联至eFuse芯片的输出链路中。最后，eFuse芯片的输出链路中的电流值减小，由短路或过载导致过流有所降低，eFuse芯片的正常功能得到保障。
在一些实施例中，如图6和图7中所示的过流抑制电路中的阻抗器件包括阻抗器件。阻抗器件为纯电阻电路、RL电路、RC电路以及RLC电路中的一种。纯电阻电路包括单个电阻的电路或者由多个电阻通过串联、并联或者串并联混合的方式连接组成的电路。RL电路包括由至少一个电阻和至少一个电感通过串联、并联或者串并联混合的方式连接组成的电路。RC电路包括由至少一个电阻和至少一个电容通过串联、并联或者串并联混合的方式连接组成的电路。RLC电路包括至少一个电阻、至少一个电感和至少一个电容通过串联、并联或者串并联混合的方式连接组成的电路。
在一些实施例中，如图6和图7中所示的过流抑制电路中的线路切换器件为MOS管或其他开关器件。MOS管的栅极为线路切换器件的受控端，MOS管的漏极与阻抗器件的一端连接，MOS管的源极连接电压输出端，阻抗器件的另一端连接eFuse芯片的输出端。或者，MOS管的栅极为线路切换器件的受控端，MOS管的源极与阻抗器件的一端连接，MOS管的漏极连接eFuse芯片的输出端，阻抗器件的另一端连接电压输出端。
若采用增强型MOS管来作为线路切换器件，那么计时器需要向该MOS管发送高电平(施加大于栅极阈值的电压)来使其导通，增强型MOS管在其栅极电压小于阈值时为截止状态。若采用耗尽型MOS管来作为线路切换器件，由于该MOS管在其栅极电压小于阈值时为导通状态，因此计时器需要持续地对该MOS管发送高电平使其截止；当需要耗尽型MOS管导通时，计时器停止向该MOS管发送高电平来使其导通。
上述作为线路切换器的开关器件至少包括受控端、输入和输出端。开关器件的受控端连接逻辑控制组件，输入和输出端串联于阻抗器件所在的支路中。

Claims (11)

1.一种服务器的短路电流抑制电路，其特征在于，包括电流检测器件、逻辑控制组件、阻抗器件和线路切换器件；
所述电流检测器件串联在eFuse芯片的输出链路中，所述eFuse芯片的输入端连接服务器的正极；所述电流检测器件的信号输出端连接所述逻辑控制组件的输入端，所述逻辑控制组件的输出端连接所述线路切换器件的受控端；所述阻抗器件和所述线路切换器件串联后连接在所述eFuse芯片的输出端和电压输出端之间；
所述逻辑控制组件用于接收所述电流检测器件的输出信号，并判断所述输出链路是否短路，若是，控制所述线路切换器件导通所述阻抗器件所在的支路。
2.根据权利要求1所述的服务器的短路电流抑制电路，其特征在于，所述服务器的地线接地；所述服务器为整机柜服务器或单节点服务器。
3.根据权利要求1所述的服务器的短路电流抑制电路，其特征在于，所述输出信号包括所述电流检测器件检测到的所述输出链路的电流值；所述逻辑控制组件包括电流比较器和计时器；所述电流比较器的输入端与所述电流检测器件的信号输出端连接；所述电流比较器的输出端连接所述计时器的输入端，所述计时器的输出端连接所述线路切换器件的受控端；
所述电流比较器用于接收所述电流检测器件输出的电流值，比较所述电流值与预设电流阈值的大小，并在所述电流值大于预设电流阈值时向所述计时器发送目标电平；
所述计时器用于对所述目标电平的持续时长进行计时，当计时时长大于预设时间阈值时，控制所述线路切换器件导通所述阻抗器件所在的支路。
4.根据权利要求1所述的服务器的短路电流抑制电路，其特征在于，所述阻抗器件为纯电阻电路、RL电路、RC电路以及RLC电路中的一种；
所述纯电阻电路包括单个电阻的电路或者由多个电阻通过串联、并联或者串并联混合的方式连接组成的电路；
所述RL电路包括由至少一个电阻和至少一个电感通过串联、并联或者串并联混合的方式连接组成的电路；
所述RC电路包括由至少一个电阻和至少一个电容通过串联、并联或者串并联混合的方式连接组成的电路；
所述RLC电路包括至少一个电阻、至少一个电感和至少一个电容通过串联、并联或者串并联混合的方式连接组成的电路。
5.根据权利要求1所述的电流抑制电路，其特征在于，所述线路切换器件为MOS管；
所述MOS管的栅极为所述线路切换器件的受控端，所述MOS管的漏极与所述阻抗器件的一端连接，所述MOS管的源极连接电压输出端，所述阻抗器件的另一端连接所述eFuse芯片的输出端；
或者，所述MOS管的栅极为所述线路切换器件的受控端，所述MOS管的源极与所述阻抗器件的一端连接，所述MOS管的漏极连接所述eFuse芯片的输出端，所述阻抗器件的另一端连接电压输出端。
6.一种服务器设备，其特征在于，包括如权利要求1至5任意一项所述的服务器、所述的eFuse芯片以及所述的服务器的短路电流抑制电路。
7.一种过流抑制电路，其特征在于，所述过流抑制电路包括检测控制模块、阻抗器件和线路切换器件；
所述检测控制模块串联在保护芯片的输出链路中，所述检测控制模块的信号输出端连接所述线路切换器件的受控端；所述保护芯片的输入端连接目标保护设备的正极；
所述阻抗器件和所述线路切换器件串联后连接在所述保护芯片的输出端和电压输出端之间；
所述检测控制模块用于检测所述保护芯片的输出链路是否过流，若是，控制所述线路切换器件导通所述阻抗器件所在的支路。
8.根据权利要求7所述的过流抑制电路，其特征在于，所述检测控制模块包括电流检测器件、电流比较器以及计时器；所述电流检测器件串联在保护芯片的输出链路中，所述电流检测器件的信号输出端与所述电流比较器的输入端连接；所述电流比较器的输出端连接所述计时器的输入端，所述计时器的输出端连接所述线路切换器件的受控端；所述电流检测器件用于检测所述保护芯片的输出链路的电流值，并将所述电流值输出至所述电流比较器；
所述电流比较器用于比较所述电流值与预设电流阈值的大小，并在所述电流值大于预设电流阈值时向所述计时器发送目标电平；
所述计时器用于对目标电平的持续时长进行计时，当计时时长大于预设时间阈值时，表明所述保护芯片的输出链路过流，控制所述线路切换器件导通所述阻抗器件所在的支路。
9.根据权利要求7所述的过流抑制电路，其特征在于，所述阻抗器件为纯电阻电路、RL电路、RC电路以及RLC电路中的一种；
所述纯电阻电路包括单个电阻的电路或者由多个电阻通过串联、并联或者串并联混合的方式连接组成的电路；
所述RL电路包括由至少一个电阻和至少一个电感通过串联、并联或者串并联混合的方式连接组成的电路；
所述RC电路包括由至少一个电阻和至少一个电容通过串联、并联或者串并联混合的方式连接组成的电路；
所述RLC电路包括至少一个电阻、至少一个电感和至少一个电容通过串联、并联或者串并联混合的方式连接组成的电路。
10.根据权利要求7所述的过流抑制电路，其特征在于，所述线路切换器件为MOS管；
所述MOS管的栅极为所述线路切换器件的受控端，所述MOS管的漏极与所述阻抗器件的一端连接，所述MOS管的源极连接电压输出端，所述阻抗器件的另一端连接所述eFuse芯片的输出端；
或者，所述MOS管的栅极为所述线路切换器件的受控端，所述MOS管的源极与所述阻抗器件的一端连接，所述MOS管的漏极连接所述eFuse芯片的输出端，所述阻抗器件的另一端连接电压输出端。
11.根据权利要求7所述的过流抑制电路，其特征在于，所述保护芯片为eFuse芯片；所述目标保护设备为整机柜服务器或单节点服务器，所述eFuse芯片的地线接地。
CN202310143214.3A 2023-02-21 2023-02-21 短路电流抑制电路、服务器设备及过流抑制电路 Pending CN116316493A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310143214.3A CN116316493A (zh) 2023-02-21 2023-02-21 短路电流抑制电路、服务器设备及过流抑制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310143214.3A CN116316493A (zh) 2023-02-21 2023-02-21 短路电流抑制电路、服务器设备及过流抑制电路

Publications (1)

Publication Number Publication Date
CN116316493A true CN116316493A (zh) 2023-06-23

Family

ID=86814207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310143214.3A Pending CN116316493A (zh) 2023-02-21 2023-02-21 短路电流抑制电路、服务器设备及过流抑制电路

Country Status (1)

Country Link
CN (1) CN116316493A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117674020A (zh) * 2024-01-31 2024-03-08 苏州元脑智能科技有限公司 一种服务器过流保护电路、方法及一种服务器和存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117674020A (zh) * 2024-01-31 2024-03-08 苏州元脑智能科技有限公司 一种服务器过流保护电路、方法及一种服务器和存储介质
CN117674020B (zh) * 2024-01-31 2024-04-26 苏州元脑智能科技有限公司 一种服务器过流保护电路、方法及一种服务器和存储介质

Similar Documents

Publication Publication Date Title
EP3872944A1 (en) Direct current energy dissipation apparatus and control method therefor
US6816350B1 (en) AC voltage protection circuit
US9461466B2 (en) Overvoltage protection device
CN105099145A (zh) 用于电力开关的短路保护的门极驱动单元和方法
CN106160624B (zh) 用于多相位缓冲电路的系统和方法
US11962143B2 (en) Battery protection circuit, battery protection board, battery, and terminal device
US5164874A (en) Apparatus for protecting against overvoltage
US10263611B2 (en) DC switching device and method of control
US20100321849A1 (en) Overstress protection apparatus and method
CN116316493A (zh) 短路电流抑制电路、服务器设备及过流抑制电路
US9018931B2 (en) Control system for providing circuit protection to a power supply
CN104659770A (zh) 故障电流限制器
CN201345530Y (zh) 过流保护电路
JP2021526784A (ja) 電気エネルギーの過電流および過電圧保護された移送のための多段保護装置
CN117396367A (zh) 车载供电电路及车辆
RU2208290C2 (ru) Способ и контур защиты от перенапряжений, вызванных переходными процессами
US8058700B1 (en) Surge overcurrent protection for solid state, smart, highside, high current, power switch
CN113396539A (zh) 安全电开关
US20170054285A1 (en) Protection apparatus for an electrical load, voltage converter comprising a protection apparatus, and method for protecting an electrical load
CN114128067A (zh) 直流配电盘
CN211351693U (zh) 电机馈电控制电路和用电设备
EP3742568A1 (en) Overvoltage protection circuit, power converter, electric drive device and vehicle
TW201711357A (zh) 直流對直流轉換器輸入節點短路保護
CN114552528B (zh) 一种列车lcu保护电路及其故障检测方法
CN211908341U (zh) 一种用于加载控制装置的过流保护系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination