CN110010590B - 方形盒状三维探测器及其制备方法 - Google Patents

方形盒状三维探测器及其制备方法 Download PDF

Info

Publication number
CN110010590B
CN110010590B CN201910255450.8A CN201910255450A CN110010590B CN 110010590 B CN110010590 B CN 110010590B CN 201910255450 A CN201910255450 A CN 201910255450A CN 110010590 B CN110010590 B CN 110010590B
Authority
CN
China
Prior art keywords
shell
electrode
shaped
detection
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910255450.8A
Other languages
English (en)
Other versions
CN110010590A (zh
Inventor
李正
张亚
廖川
路顺茂
刘美萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Maitanxin Semiconductor Technology Co ltd
Original Assignee
Hunan Maitanxin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Maitanxin Semiconductor Technology Co ltd filed Critical Hunan Maitanxin Semiconductor Technology Co ltd
Priority to CN201910255450.8A priority Critical patent/CN110010590B/zh
Publication of CN110010590A publication Critical patent/CN110010590A/zh
Application granted granted Critical
Publication of CN110010590B publication Critical patent/CN110010590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Measurement Of Radiation (AREA)

Abstract

本发明公开了一种方形盒状三维探测器及其制备方法,探测器由数个探测单元排列而成,探测单元包括底部的芯片基底,芯片基底上固定有壳形电极,壳形电极包括底面和侧壁,壳形电极内部填充有探测基体,探测基体顶部中间镶嵌有中央收集电极,中央收集电极与壳形电极顶部附有金属层,探测基体顶部附有氧化层;探测器的制备包括以下步骤:清洗、氧化、刻蚀芯片基底,离子注入壳形电极底面,生长硅探测基体,刻蚀沟槽,扩散形成壳形电极侧壁,离子注入中央收集电极,附着金属层和氧化层,退火和封装;探测器的位置分辨率、能量分辨率和电荷收集效率提高,探测器的全耗尽电压低,能够使用电池进行驱动,携带方便,且能够双面检测入射粒子,工作效率高。

Description

方形盒状三维探测器及其制备方法
技术领域
本发明属于高能物理、天体物理、航空航天、军事、医学技术领域,涉及一种方形盒状三维探测器及其制备方法。
背景技术
探测器广泛应用于高能物理、天体物理、航空航天、军事、医学技术领域,传统的三维沟槽硅探测器中壳形电极没有贯穿硅体,探测单元底部有一层厚度为10%的硅衬底,硅衬底具有支撑硅体的作用,使得探测器死区比例大,粒子在硅衬底中受弱电场的影响,漂移速度很小,被强辐射造成的深能级缺陷俘获的粒子很多,使得三维壳形电极的电荷收集效率不好;探测单元排成阵列后,各个探测器单元之间的读出电流信号相互干扰,造成能量分辨率降低。中央柱形电极尺寸较大,导致探测器电容大,信号噪声大,且光子、粒子不可以双面入射。
发明内容
为了达到上述目的,本发明提供一种方形盒状三维探测器,解决了现有探测器死区比例较大,电荷收集效率低,各探测单元之间读出电流信号相互干扰,探测器电容大,信号噪音大,位置分辨率低的问题,且粒子和光子能双面入射,工作效率高。
本发明还提供了一种方形盒状三维探测器的制备方法,利用刻蚀工艺和离子注入工艺制备的探测器,内部死区比例减小,漏电流和结电容降低,噪音减小,探测器的位置分辨率提高。
本发明所采用的技术方案是,方形盒状三维探测器,由数个探测单元排列组成,所述探测单元的外形呈四棱柱状,探测单元包括芯片基底,芯片基底上固定有离子注入层,所述离子注入层上附着有探测基体,探测基体四周从上到下刻蚀出沟槽,沟槽内掺杂扩散形成电极,沟槽电极与离子注入层共同构成壳形电极,探测基体顶部中间镶嵌有中央收集电极,中央收集电极和壳形电极顶部固定有金属层,探测基体顶部附着有氧化层。
进一步的,中央收集电极是半径为1~2μm的半球形,或者边长为1~2μm的正方体。
进一步的,壳形电极的高度为探测单元整体高度的90%。
进一步的,中央收集电极与壳形电极的电极间距为20~500μm。
进一步的,探测基体为P型半导体材料,中央收集电极为N型重掺杂半导体,壳形电极为P型重掺杂半导体。
进一步的,探测基体为P型半导体材料,中央收集电极为P型重掺杂半导体,壳形电极为N型重掺杂半导体。
进一步的,探测基体的掺杂浓度为1×1012cm-3,中央收集电极与壳形电极的掺杂浓度为1×1018cm-3~5×1019cm-3
本发明所采用的技术方案是,方形盒状三维探测器的制备方法,具体包括以下步骤:
步骤1,清洗和氧化:使用去离子水将芯片基底重复清洗3次,然后在1000℃下,使用高纯氮气和氧气对芯片基底进行氧化;
步骤2,用BOE刻蚀液刻蚀芯片基底顶部的氧化保护层,保留氧化保护层的厚度为900埃米;保留芯片基底底部的氧化保护层;
步骤3,在顶部有900埃米厚氧化保护层的芯片基底上,离子注入形成离子注入层,充当壳形电极的底面,离子注入操作完成后,使用BOE刻蚀液将芯片基底上的氧化保护层刻蚀穿;
步骤4,在离子注入层上继续生长硅形成探测基体;
步骤5,用深刻蚀机在探测基体周围刻蚀出中空的沟槽,在沟槽内化学沉积混合气体,生成多晶硅在沟槽内扩散,制成壳形电极的侧壁;
步骤6,在探测基体顶部中间,离子注入形成中央收集电极;
步骤7,在中央收集电极和壳形电极顶部附着金属层,在探测基体顶部附着氧化层,形成探测单元;
步骤8,退火;放于快速退火炉中,在真空环境或氮气与氩气的混合气体中,500s内升温到850℃,保持4~8min,然后在40~60s之间急速降温至室温,得到退火后的探测单元;
步骤9,封装:将探测单元电极上的金属管脚引出,与外部器件相连。
进一步的,步骤8的退火工艺整体保持在13min~18min内。
本发明的有益效果是:1、本发明壳形电极具有屏蔽作用,使探测器工作时,内部电场分布均匀,低电场区域很少,电荷收集效率提高;探测单元间的读出电流信号不会相互干扰,能量分辨率提高;2、本发明的中央收集电极尺寸很小,具有低电容、噪音小的优点,探测器的位置分辨率提高;3、本发明的全耗尽电压小,能使用电池进行驱动,方便携带;4、本发明能对入射粒子实现双面检测,提高工作效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明的结构图。
图2是本发明的俯视图、仰视图。
图3是本发明的主视图。
图4是本发明的排列图。
图中,1.中央收集电极,2.探测基体,3.壳形电极,4.芯片基底,5.氧化层,6.金属层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
方形盒状三维探测器由数个探测单元按照图4所示排列组成,探测单元外形如图1所示,具体结构参照图2和图3,探测单元的外形呈正四棱柱状,探测单元包括芯片基底4,芯片基底4上离子注入形成离子注入层,离子注入层上附着有探测基体2,探测基体2四周从上到下刻蚀出沟槽,沟槽内掺杂扩散形成电极,沟槽电极与离子注入层共同构成壳形电极3,探测基体2顶部中间镶嵌有中央收集电极1,中央收集电极1和壳形电极3顶部固定有金属层6,探测基体2顶部固定有氧化层5。
中央收集电极1是通过离子注入生成的,半径为1~2μm的半球体或边长为1~2μm的正方体,电容、噪音都很小,使得探测器的位置分辨率有所提高;壳形电极3的高度为探测单元总长的90%;中央收集电极1与壳形电极3的电极间距为20~500μm,电极间距取20~150μm时,探测器的耐辐射性能较优;在电极间距取150~500μm时,探测器可以用作光子探测;电极间距减小,粒子的漂移路径缩短,降低了粒子被缺陷俘获的概率,提高探测器的电荷收集效率,中央收集电极1与壳形电极3的侧壁、底部间距相同,使得方形盒状三维探测器工作时,电场分布更加均匀,低电场区域少,强辐射造成的深能级缺陷俘获的粒子变少,探测器的电荷收集效率提高;本发明的正四棱柱结构使得探测单元易于拼接成探测器,探测单元拼接后中间无空隙,探测器结构规整有利于划片,掩模版等图纸方便设计。
探测基体2是P型半导体材料,探测基体2的掺杂浓度为1×1012cm-3,中央收集电极1与壳形电极3的掺杂浓度相同、掺杂类型相反,壳形电极3和中央收集电极1的掺杂浓度为1×1018cm-3~5×1019cm-3,中央收集电极1、壳形电极3与探测基体2的掺杂浓度差,使中央收集电极1与探测基体2、壳形电极3与探测基体2间形成单边突变结,PN结两边的耗尽区宽度不同,探测基体2能够全耗尽,减少了探测器的死区,且耗尽后探测基体2的电场高,提高了入射粒子在探测基体2中的漂移速度,进而提高探测器的电荷收集效率。
当中央收集电极1为N型重掺杂半导体,沟槽电极3为P型重掺杂半导体时,探测器的耐辐射性能提高,内部电场分布不均匀;当中央收集电极1为P型重掺杂半导体,沟槽电极3为N型重掺杂半导体时,探测器中电场分布均匀,探测器内部的粒子漂移速度提高,探测器的电荷收集效率提高;探测单元中的壳形电极3具有屏蔽作用,使壳形电极3、探测基体2和中央收集电极1形成密闭空间,芯片基底4中的空穴无法被中央收集电极1收集,因此具有低电场芯片基底4不充当死区,探测单元间的读出电流信号不会相互干扰,探测器的能量分辨率提高。
本发明能够双面检测入射粒子,入射粒子从氧化层5入射时,入射粒子在探测基体2中漂移,被中央收集电极1收集后读出电流信号,进而判断入射粒子的位置与能量情况;当入射粒子从芯片基底4入射时,入射粒子在芯片基底4和壳形电极3底面内产生电子空穴对,由于壳形电极3的屏蔽作用,使得芯片基底4中的电子空穴对不会被收集,而壳形电极3底面的电子空穴对被收集,能有效判断入射粒子的位置与能量情况,提高探测器的工作效率。
组成方形盒状三维探测器的探测单元制备工艺为:
步骤1,清洗和氧化:使用去离子水将芯片基底4清洗至少3次,以保证芯片基底4清洁、无浮尘;
在1000℃下,使用高纯氮气和氧气混合气体对芯片基底4氧化,生成的氧化硅干燥均匀,能够保护芯片基底4,氧原子能与芯片基底4中的缺陷(空位)结合,提高芯片基底4的抗辐射性能,降低漏电流,吸附杂质,降低芯片基底4的杂质含量,提高芯片基底4的少子寿命;
步骤2,用BOE刻蚀液刻蚀芯片基底4顶部的氧化保护层,保留氧化保护层的厚度为900埃米,由于不同离子进入芯片基底4所需的能量不同,氧化保护层的存在能保证离子注入时,部分离子(如硼离子和磷离子等)进入芯片基底4,同时能隔绝外界环境中的杂质,保证芯片基底4的纯净;
保留芯片基底4底部的氧化保护层,以保护芯片基底4的洁净;
BOE刻蚀液能在不损伤硅的情况下,对二氧化硅进行刻蚀,且能调节刻蚀速率;
步骤3,在顶部有900埃米厚氧化保护层的芯片基底4上,离子注入形成离子注入层,充当壳形电极3的底面,离子注入操作完成后,使用BOE刻蚀液将芯片基底4上的氧化保护层刻蚀穿;
步骤4,在离子注入层上继续生长硅形成探测基体2,由于芯片基底4上的氧化保护层已经刻蚀完全,使得后续的硅直接生长在硅上,提高先生长硅与后生长硅的晶格匹配度,使生长过程顺利,且结合强度高;
步骤5,用深刻蚀机在探测基体2周围刻蚀出中空的沟槽,混合气体在沟槽内化学沉积生成多晶硅,在沟槽内扩散,制成壳形电极3的侧壁;
步骤6,在探测基体2顶部中间,离子注入形成中央收集电极1;
步骤7,在中央收集电极1和壳形电极3顶部附着金属层6,方便引出引线与外部器件相连,在探测基体2顶部附着氧化层5,隔绝壳形电极3与中央收集电极1,防止短路;
步骤8,退火:将探测单元放于退火炉中,在真空环境或氮气与氩气的混合气体中,在500s内升温到850℃,保持4~8min,然后在40~60s之间急速降温至室温,得到退火后的探测单元,整个退火工艺维持在13min~18min内;
采用真空环境或是氮气与氩气的混合气体,使探测单元能保持之前的工序成果,不易被氧化,退火工艺能够减少探测单元内部的损伤,使得内部的损伤分解为简单缺陷,使少子寿命部分恢复,降低探测单元的漏电流和耗尽电压;
步骤9,封装:将探测单元电极上的金属管脚引出,与外部器件相连。
实施例1
探测基体2为P型半导体材料,中央收集电极1为P型重掺杂半导体材料,壳形电极3为N型重掺杂半导体材料,其中探测基体2的掺杂浓度为1×1012cm-3,中央收集电极1的掺杂浓度为1×1018cm-3,壳形电极3的掺杂浓度为5×1019cm-3
实施例2
在实施例1掺杂类型不变的情况下,使探测基体2的掺杂浓度为1×1012cm-3,中央收集电极1的掺杂浓度为5×1019cm-3,壳形电极3的掺杂浓度为1×1018cm-3
实施例3
在实施例1掺杂类型不变的情况下,使探测基体2的掺杂浓度为1×1012cm-3,中央收集电极1的掺杂浓度为2.45×1019cm-3,壳形电极3的掺杂浓度为2.45×1019cm-3
实施例1~3中所述该探测器的边界条件为:泊松方程为:可得:
其中,|V|≤Vfd,r1≥rc,全耗尽时,
为探测单元中PN结耗尽层边缘的电势,/>为探测单元内任一点的电势,为探测单元壳形电极3外侧边缘处的电势,|V|外加电压差的绝对值,r1为探测单元内任一点与中央收集电极1中心的间距,R为中央收集电极1中心与壳形电极3的间距,e为基本电荷,Neff为探测基体2的有效掺杂浓度,Vfd是耗尽电压,rC为中央收集电极1半径,/>为中央收集电极1的电势,E(r1)为电场强度,εr是硅的相对介电常数为11.9,εo是探测基体2的真空介电常数8.854×10-14F/cm,则探测器的耗尽电压Vfd和电场强度E(r1):
由公式(1)可知,方形盒状三维探测器的耗尽电压,仅与中央收集电极1与壳形电极3的间距,以及离子在探测单元中所处位置与中央收集电极1的距离有关,在本发明所述的探测单元尺寸下,探测器的耗尽电压很低,可以使用电池驱动,方便移动、携带;
由公式(2)可知,在探测器的尺寸和耗尽电压很低时,探测单元内部的电场变化平滑,没有慢区,收集的信号没有长尾,电流信号间不会相互干扰,使得探测器的位置分辨率和能量分辨率都有所提高,并且电场相差不大,探测器不会因为电场局部很高而被击穿。
实施例4
探测基体2为P型半导体材料,中央收集电极1为N型重掺杂半导体材料,壳形电极3为P型重掺杂半导体材料,其中探测基体2的掺杂浓度为1×1012cm-3,中央收集电极1的掺杂浓度为1×1018cm-3,壳形电极3的掺杂浓度为5×1019cm-3
实施例5
在实施例4掺杂类型不变的情况下,使探测基体2的掺杂浓度为1×1012cm-3,中央收集电极1的掺杂浓度为5×1019cm-3,壳形电极3的掺杂浓度为1×1018cm-3
实施例6
在实施例4掺杂类型不变的情况下,使探测基体2的掺杂浓度为1×1012cm-3,中央收集电极1的掺杂浓度为2.45×1019cm-3,壳形电极3的掺杂浓度为2.45×1019cm-3
实施例1和实施例4、实施例2和实施例5中,中央收集电极1、壳形电极3与探测基体2之间的掺杂浓度差相同,中央收集电极1与探测基体2、壳形电极3与探测基体2之间形成单边突变结,PN结两边的耗尽宽度不同,使得探测基体2能够完全耗尽,提高了入射粒子在探测基体2中的漂移速度,进而使得探测器的电荷收集效率提高;而实施例3和实施例6中,中央收集电极1、壳形电极3与探测基体2之间的掺杂浓度差减小,使得探测基体2在表面积远大于壳形电极3于中央收集电极1面积的情况下,不能完全耗尽,入射粒子在探测基体2中的漂移速度降低,进而导致探测器的电荷收集效率降低;中央收集电极1、壳形电极3与探测基体2的掺杂浓度过大,会在掺杂过程中形成损伤,且该损伤不能简单去除,使得探测单元内的杂质增多,被能级缺陷俘获的粒子变多,探测单元内部的漏电流增大,探测器的抗辐射性能和电荷收集效率降低,同时促使电流信号有长尾,彼此之间相互干扰,降低了探测器的位置分辨率和能量分辨率;中央收集电极1、壳形电极3与探测基体2的掺杂浓度过小,则不能形成单边突变结,探测基体2的耗尽宽度等于中央收集电极1与壳形电极3的耗尽宽度,在探测基体2面积远大于中央收集电极1与壳形电极3面积的情况下,探测基体2不能完全耗尽,使得耗尽电压增大,粒子漂移速度降低,探测器的电荷收集效率降低。
实施例1~3中,中央收集电极1均是P型重掺杂半导体,壳形电极3均为N型重掺杂半导体,此时PN结位于壳形电极3附近,探测单元内部电场平滑、变化小,工作时不易被局部击穿,且探测单元内部无慢区,探测器收集的电流信号没有长尾,电流信号间不会相互干扰,使得探测器的位置分辨率和能量分辨率都有所提高;实施例4~6中,中央收集电极1均是N型重掺杂半导体,壳形电极3均为P型重掺杂半导体,探测器的抗辐射性能提高,但探测单元内部电场分布不均匀,电场局部偏高,易被局部击穿。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。
以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等,均包含在本发明的保护范围内。

Claims (8)

1.方形盒状三维探测器的制备方法,其特征在于,
所述方形盒状三维探测器,由数个探测单元排列组成,所述探测单元的外形呈四棱柱状,探测单元包括芯片基底(4),芯片基底(4)上固定有离子注入层,所述离子注入层上附着有探测基体(2),探测基体(2)四周从上到下刻蚀出沟槽,沟槽内掺杂扩散形成电极,沟槽电极与离子注入层共同构成壳形电极(3),探测基体(2)顶部中间镶嵌有中央收集电极(1),中央收集电极(1)和壳形电极(3)顶部固定有金属层(6),探测基体(2)顶部附着有氧化层(5);
具体包括以下步骤:
步骤1,清洗和氧化:使用去离子水将芯片基底(4)重复清洗3次,然后在1000℃下,使用高纯氮气和氧气对芯片基底(4)进行氧化;
步骤2,用BOE刻蚀液刻蚀芯片基底(4)顶部的氧化保护层,保留氧化保护层的厚度为900埃米;保留芯片基底(4)底部的氧化保护层;
步骤3,在顶部有900埃米厚氧化保护层的芯片基底(4)上,离子注入形成离子注入层,充当壳形电极(3)的底面,离子注入操作完成后,使用BOE刻蚀液将芯片基底(4)上的氧化保护层刻蚀穿;
步骤4,在离子注入层上继续生长硅形成探测基体(2);
步骤5,用深刻蚀机在探测基体(2)周围刻蚀出中空的沟槽,在沟槽内化学沉积混合气体,生成多晶硅在沟槽内扩散,制成壳形电极(3)的侧壁;
步骤6,在探测基体(2)顶部中间,离子注入形成中央收集电极(1);
步骤7,在中央收集电极(1)和壳形电极(3)顶部附着金属层(6),在探测基体(2)顶部附着氧化层(5),形成探测单元;
步骤8,退火;放于快速退火炉中,在真空环境或氮气与氩气的混合气体中,500s内升温到850℃,保持4~8min,然后在40~60s之间急速降温至室温,得到退火后的探测单元;
步骤9,封装:将探测单元电极上的金属管脚引出,与外部器件相连。
2.根据权利要求1所述的方形盒状三维探测器的制备方法,其特征在于,所述步骤8的退火工艺整体保持在13min~18min内。
3.根据权利要求1所述的方形盒状三维探测器的制备方法,其特征在于,所述中央收集电极(1)是半径为1~2µm的半球形,或者边长为1~2µm的正方体。
4.根据权利要求1所述的方形盒状三维探测器的制备方法,其特征在于,所述壳形电极(3)的高度为探测单元整体高度的90%。
5.根据权利要求1所述的方形盒状三维探测器的制备方法,其特征在于,所述中央收集电极(1)与壳形电极(3)的电极间距为20~500µm。
6.根据权利要求1所述的方形盒状三维探测器的制备方法,其特征在于,所述探测基体(2)为P型半导体材料,中央收集电极(1)为N型重掺杂半导体,壳形电极(3)为P型重掺杂半导体。
7.根据权利要求1所述的方形盒状三维探测器的制备方法,其特征在于,所述探测基体(2)为P型半导体材料,中央收集电极(1)为P型重掺杂半导体,壳形电极(3)为N型重掺杂半导体。
8.根据权利要求1所述的方形盒状三维探测器的制备方法,其特征在于,所述探测基体(2)的掺杂浓度为1×1012cm-3,所述中央收集电极(1)与壳形电极(3)的掺杂浓度为1×1018cm-3~5×1019cm-3
CN201910255450.8A 2019-04-01 2019-04-01 方形盒状三维探测器及其制备方法 Active CN110010590B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910255450.8A CN110010590B (zh) 2019-04-01 2019-04-01 方形盒状三维探测器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910255450.8A CN110010590B (zh) 2019-04-01 2019-04-01 方形盒状三维探测器及其制备方法

Publications (2)

Publication Number Publication Date
CN110010590A CN110010590A (zh) 2019-07-12
CN110010590B true CN110010590B (zh) 2024-02-02

Family

ID=67169173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910255450.8A Active CN110010590B (zh) 2019-04-01 2019-04-01 方形盒状三维探测器及其制备方法

Country Status (1)

Country Link
CN (1) CN110010590B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102695967A (zh) * 2009-10-19 2012-09-26 布鲁克哈文科学协会有限责任公司 3d沟槽电极检测器
CN205643730U (zh) * 2016-04-29 2016-10-12 湘潭大学 一种开阖式盒型电极半导体探测器
CN107221570A (zh) * 2017-07-21 2017-09-29 湘潭大学 一种新型方形开阖式壳型电极半导体探测器
CN209544344U (zh) * 2019-04-01 2019-10-25 湖南正芯微电子探测器有限公司 方形盒状三维探测器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102695967A (zh) * 2009-10-19 2012-09-26 布鲁克哈文科学协会有限责任公司 3d沟槽电极检测器
CN205643730U (zh) * 2016-04-29 2016-10-12 湘潭大学 一种开阖式盒型电极半导体探测器
CN107221570A (zh) * 2017-07-21 2017-09-29 湘潭大学 一种新型方形开阖式壳型电极半导体探测器
CN209544344U (zh) * 2019-04-01 2019-10-25 湖南正芯微电子探测器有限公司 方形盒状三维探测器

Also Published As

Publication number Publication date
CN110010590A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
TWI474494B (zh) 多晶矽發射極太陽能電池所用的圖案化摻雜
US5719414A (en) Photoelectric conversion semiconductor device with insulation film
KR101655249B1 (ko) 후방 접촉 슬리버 셀
KR20130109992A (ko) 태양 전지의 이미터 영역을 제조하는 방법
JP6538009B2 (ja) 太陽電池及びその製造方法
JP6363335B2 (ja) 光電素子及び光電素子の製造方法
CN110010591B (zh) 三维双面硅微条探测器及其制备方法
CN109994454B (zh) 六边形盒状三维探测器及其制备方法
CN110010590B (zh) 方形盒状三维探测器及其制备方法
KR102018650B1 (ko) 태양 전지 및 이의 제조 방법
CN105448375B (zh) 采用α放射源的碳化硅PIN型同位素电池及其制造方法
CN209675279U (zh) 六边形盒状三维探测器
CN216563149U (zh) 一种三维外延注入六边形电极硅探测器
KR101936193B1 (ko) 수평형 실리콘 광증배소자 및 그 제조방법
CN209544344U (zh) 方形盒状三维探测器
CN114784122B (zh) 双面漂浮环的三维沟槽电极探测器及其制备方法
CN113990547B (zh) 一种具有栅电极表面场的平面PiN型β辐照电池及制备方法
CN114005893A (zh) 一种三维外延注入六边形电极硅探测器
CN209675281U (zh) 一维排列双面错嵌式三维探测器及其阵列
CN109950333B (zh) 球形盒状三维探测器及其制备方法
CN110164990B (zh) 拉斜式柱状三维探测器
CN109994455B (zh) 一维排列双面错嵌式三维探测器及其制备方法、阵列
Yoon et al. Parametric study of micropillar array solar cells
US7612344B1 (en) Radiation detector and method
CN209675300U (zh) 球形盒状三维探测器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220118

Address after: 410205 office 310, third floor, 101, complex building, 1689 Yuelu West Avenue, high tech Development Zone, Changsha, Hunan

Applicant after: Hunan maitanxin Semiconductor Technology Co.,Ltd.

Address before: 411105 floor 4, building 10, Zone C, innovation and entrepreneurship Park, No. 9, Shuangyong Road, high tech Zone, Xiangtan City, Hunan Province

Applicant before: HUNAN ZHENGXIN MICROELECTRONIC DETECTOR Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant