CN110010551A - 形成硅锗外延层的方法 - Google Patents

形成硅锗外延层的方法 Download PDF

Info

Publication number
CN110010551A
CN110010551A CN201910174278.3A CN201910174278A CN110010551A CN 110010551 A CN110010551 A CN 110010551A CN 201910174278 A CN201910174278 A CN 201910174278A CN 110010551 A CN110010551 A CN 110010551A
Authority
CN
China
Prior art keywords
silicon
extension layer
silicon germanium
germanium extension
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910174278.3A
Other languages
English (en)
Inventor
谭俊
黄秋铭
颜强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910174278.3A priority Critical patent/CN110010551A/zh
Publication of CN110010551A publication Critical patent/CN110010551A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及形成硅锗外延层的方法，涉及半导体芯片制造技术，通过采用包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，代替硅氢化物或氯硅化物中的一种的硅源进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，有效提高了衬底上不同图形区域的硅锗外延层生长的均匀性，改善micro‑loading效应。

Description

形成硅锗外延层的方法
技术领域
本发明涉及半导体制造技术，尤其涉及一种形成硅锗外延层的方法。
背景技术
在半导体制造技术领域，随着半导体技术的发展，各种半导体器件的特征尺寸不断减小，且对半导体器件性能的要求越来越高。对于PMOS器件，目前通常通过嵌入式锗硅外延工艺形成硅锗外延层来提高PMOS器件的空穴沟道迁移率，从而提高PMOS器件性能。然而在晶圆的制造过程中，晶圆上通常包括不同的图形区域，如孤立图形区(ISO)和密集图形区(Dense)，进行嵌入式锗硅外延工艺时，通常都存在不同图形区域生长不均匀而引起的微加载效应(micro-loading)。因锗硅不易去除，存在的micro-loading效应可能会对后续的工艺加工造成影响，同时会影响到不同图形区域间器件电学性能参数能否同时达标的问题。
因此，如何有效地降低不同区域的micro-loading，为后续工艺提供良好的工艺环境，促进不同图形区域的性能同时达标，提高半导体器件良率成为业界研究的重点。
发明内容
本发明的目的在于提供一种形成硅锗外延层的方法，以有效提高衬底上不同图形区域的硅锗外延层生长的均匀性，改善micro-loading效应。
本发明提供的形成硅锗外延层的方法，包括：S1：提供一半导体衬底，半导体衬底上包括密集图形区和孤立图形区，其中密集图形区和孤立图形区均包括PMOS器件；S2：在PMOS器件的漏源区形成凹槽；以及S3：以包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，其中硅氢化物为包括硅元素和氢元素组成的一种气体硅化物，氯硅化物为包括硅元素和氯元素组成的一种气体硅化物。
更进一步的，所述密集图形区为逻辑区域，所述孤立图形区为SRAM区域。
更进一步的，所述PMOS器件包括栅极结构，以及位于栅极结构两侧的有源区和漏区。
更进一步的，所述凹槽形成在所述有源区和漏区。
更进一步的，通过干法或湿法刻蚀工艺形成所述凹槽。
更进一步的，所述硅氢化物为硅烷。
更进一步的，所述硅烷为SiH4或Si2H6。
更进一步的，所述氯硅化物为卤代硅烷。
更进一步的，所述卤代硅烷为SiH2Cl2、SiH3Cl、SiHCl3或SiCl4。
更进一步的，所述混合性气体中硅氢化物与氯硅化物的比例在1:1至1:20之间。
更进一步的，所述混合性气体中还包括选择性刻蚀气体HCl、锗烷GeH4、掺杂气体B2H6和载气H2。
更进一步的，所述硅锗外延层包括种晶层、过渡层、体锗硅层和盖帽层。
更进一步的，还包括降低嵌入式硅锗外延工艺的压力压强、增加HCl选择性气体流量和降低整体沉积速率中的一种或多种。
本发明提供的形成硅锗外延层的方法，通过采用包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，代替硅氢化物或氯硅化物中的一种的硅源进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，有效提高了衬底上不同图形区域的硅锗外延层生长的均匀性，改善micro-loading效应。
附图说明
图1为一半导体器件示意图。
图2为现有技术中半导体器件锗硅外延工艺后示意图。
图3为本发明一实施例的形成硅锗外延层的方法的流程图。
图4为现有嵌入式锗硅外延工艺在不同通程间距(through pitch)处形成的外延层的示例图。
图5为采用本发明的嵌入式锗硅外延工艺在不同通程间距(through pitch)处形成的外延层的示例图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
具体的，可参阅图1，图1为一半导体器件示意图。如图1所示，通常在半导体衬底上包括孤立图形区和密集图形区，如图1中虚线AA左侧的区域为孤立图形区域，虚线AA右侧的区域为密集图形区域，其中孤立图形区域与密集图形区域均包括PMOS器件。现有的嵌入式锗硅外延层为在半导体衬底上形成的凹槽内，通过一种硅源，如SiH4、Si2H6等硅氢化物或DCS(SiH2Cl2)、SiH3Cl、SiHCl3、SiCl4等氯硅化物中的一种与其它必需气体组成的混合气体通过沉积成膜工艺形成，所述凹槽位于PMOS晶体管的两侧。
请再参阅图1，若使用DCS氯硅化物单独作为硅源，在孤立图形区和密集图形区域的micro-loading很大。另请参阅图2，图2为现有技术中半导体器件锗硅外延工艺后示意图，如图2所示，若使用SiH4硅氢化物单独作为硅源，micro-loading相对较小，但容易发生堆垛层错(stacking fault)的缺陷，因此即能改善生长均匀性，又能同时避免stackingfault的缺陷的方法非常急需。
现有技术中，主要集中在对嵌入式硅锗外延工艺的研究，如降低嵌入式硅锗外延工艺的压力压强、增加HCl选择性气体流量，也有少部分人采用降低整体沉积速率的方式来提高生长均匀性，改善micro-loading效应。
本发明另辟蹊径，从硅源出发来提高生长均匀性，改善micro-loading效应。具体的，本发明一实施例中，提供一种形成硅锗外延层的方法，具体的，请参阅图3，图3为本发明一实施例的形成硅锗外延层的方法的流程图，如图3所示，一实施例的形成硅锗外延层的方法，包括：S1：提供一半导体衬底，半导体衬底上包括密集图形区和孤立图形区，其中密集图形区和孤立图形区均包括PMOS器件；S2：在PMOS器件的漏源区形成凹槽；以及S3：以包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，其中硅氢化物为包括硅元素和氢元素组成的一种气体硅化物，氯硅化物为包括硅元素和氯元素组成的一种气体硅化物。具体的：
S1：提供一半导体衬底，半导体衬底上包括密集图形区和孤立图形区，其中密集图形区和孤立图形区均包括PMOS器件。
在本发明一实施例中，密集图形区为逻辑区域(Logic)，孤立图形区为SRAM区域。密集图形区和孤立图形区间存在较大的micro-loading。其中密集图形区和孤立图形区均包括PMOS器件，PMOS器件包括栅极结构，以及位于栅极结构两侧的有源区和漏区。为提高PMOS器件的性能通常在栅极结构两侧的有源区和漏区进行嵌入式硅锗外延工艺以形成硅锗外延层。现有的形成硅锗外延层的方法，由于密集图形区和孤立图形区间存在较大的micro-loading导致硅锗外延层不均匀或有缺陷，也即硅锗外延层性能较差。
S2：在PMOS器件的漏源区形成凹槽。
在PMOS器件的栅极结构的两侧的有源区和漏区形成所述凹槽。具体的，在本发明一实施例中，通过干法或湿法刻蚀工艺形成所述凹槽。本发明对凹槽的形状不做限定。
S3：以包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，其中硅氢化物为包括硅元素和氢元素组成的一种气体硅化物，氯硅化物为包括硅元素和氯元素组成的一种气体硅化物。
更具体的，在本发明一实施例中，硅氢化物为硅烷，如SiH4、Si2H6等；氯硅化物为卤代硅烷，如SiH2Cl2、SiH3Cl、SiHCl3、SiCl4等。具体的，混合性气体中包括一种硅氢化物和一种氯硅化物，如包括SiH4和SiH2Cl2。也即以SiH4和SiH2Cl2形成的混合硅源代替现有技术中的SiH4形成的硅源或SiH2Cl2形成的硅源。或混合性气体中包括多种硅氢化物和多种氯硅化物的混合硅源，如包括SiH4、Si2H6、SiH3Cl和SiH2Cl2。也即以SiH4、Si2H6、SiH3Cl和SiH2Cl2形成的混合硅源代替现有技术中的SiH4形成的硅源或SiH2Cl2形成的硅源。
更具体的，在本发明一实施例中，混合性气体中硅氢化物与氯硅化物的比例在1:1至1:20之间。
更具体的，在本发明一实施例中，混合性气体中还包括选择性刻蚀气体HCl、锗烷GeH4、掺杂气体B2H6和载气H2。
在本发明一实施例中，硅锗外延层包括种晶层、过渡层、体锗硅层和盖帽层，本发明的形成硅锗外延层的方法对于种晶层、过渡层、体锗硅层和盖帽层均适用。
更进一步的，本发明的形成硅锗外延层的方法还可以配合其它任何改善micro-loading效应的方法，如降低嵌入式硅锗外延工艺的压力压强、增加HCl选择性气体流量，或降低整体沉积速率等。
综上所述，通过采用包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，代替硅氢化物或氯硅化物中的一种的硅源进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，有效提高了衬底上不同图形区域的硅锗外延层生长的均匀性，改善micro-loading效应。也即在反应源处通过不同硅源的沉积行为进行选择多种硅源以进行外延层生长工艺，相对于现有的改善外延层生长工艺的方法更有效，且不改变现有工艺。具体的，可参阅图4，图4为现有嵌入式锗硅外延工艺在不同通程间距(through pitch)处形成的外延层的示例图，如图4所示，throughpitch 1与through pitch 2处形成的外延层之间差别较大。请再参阅图5，图5为采用本发明的嵌入式锗硅外延工艺在不同通程间距(through pitch)处形成的外延层的示例图，如图5所示，through pitch 1与through pitch 2处形成的外延层之间较一致，提高了衬底上不同图形区域的硅锗外延层生长的均匀性，改善micro-loading效应。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种形成硅锗外延层的方法，其特征在于，包括：
S1：提供一半导体衬底，半导体衬底上包括密集图形区和孤立图形区，其中密集图形区和孤立图形区均包括PMOS器件；
S2：在PMOS器件的漏源区形成凹槽；以及
S3：以包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，其中硅氢化物为包括硅元素和氢元素组成的一种气体硅化物，氯硅化物为包括硅元素和氯元素组成的一种气体硅化物。
2.根据权利要求1所述的形成硅锗外延层的方法，其特征在于，所述密集图形区为逻辑区域，所述孤立图形区为SRAM区域。
3.根据权利要求1所述的形成硅锗外延层的方法，其特征在于，所述PMOS器件包括栅极结构，以及位于栅极结构两侧的有源区和漏区。
4.根据权利要求3所述的形成硅锗外延层的方法，其特征在于，所述凹槽形成在所述有源区和漏区。
5.根据权利要求4所述的形成硅锗外延层的方法，其特征在于，通过干法或湿法刻蚀工艺形成所述凹槽。
6.根据权利要求1所述的形成硅锗外延层的方法，其特征在于，所述硅氢化物为硅烷。
7.根据权利要求6所述的形成硅锗外延层的方法，其特征在于，所述硅烷为SiH4或Si2H6。
8.根据权利要求1所述的形成硅锗外延层的方法，其特征在于，所述氯硅化物为卤代硅烷。
9.根据权利要求8所述的形成硅锗外延层的方法，其特征在于，所述卤代硅烷为SiH2Cl2、SiH3Cl、SiHCl3或SiCl4。
10.根据权利要求1所述的形成硅锗外延层的方法，其特征在于，所述混合性气体中硅氢化物与氯硅化物的比例在1:1至1:20之间。
11.根据权利要求1或10任一项所述的形成硅锗外延层的方法，其特征在于，所述混合性气体中还包括选择性刻蚀气体HCl、锗烷GeH4、掺杂气体B2H6和载气H2。
12.根据权利要求1所述的形成硅锗外延层的方法，其特征在于，所述硅锗外延层包括种晶层、过渡层、体锗硅层和盖帽层。
13.根据权利要求1所述的形成硅锗外延层的方法，其特征在于，还包括降低嵌入式硅锗外延工艺的压力压强、增加HCl选择性气体流量和降低整体沉积速率中的一种或多种。
CN201910174278.3A 2019-03-04 2019-03-04 形成硅锗外延层的方法 Pending CN110010551A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910174278.3A CN110010551A (zh) 2019-03-04 2019-03-04 形成硅锗外延层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910174278.3A CN110010551A (zh) 2019-03-04 2019-03-04 形成硅锗外延层的方法

Publications (1)

Publication Number Publication Date
CN110010551A true CN110010551A (zh) 2019-07-12

Family

ID=67166615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910174278.3A Pending CN110010551A (zh) 2019-03-04 2019-03-04 形成硅锗外延层的方法

Country Status (1)

Country Link
CN (1) CN110010551A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254866A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 半导体结构的形成方法
US20140342522A1 (en) * 2010-05-20 2014-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing Variation by Using Combination Epitaxy Growth
CN107527910A (zh) * 2016-06-20 2017-12-29 三星电子株式会社 集成电路器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254866A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 半导体结构的形成方法
US20140342522A1 (en) * 2010-05-20 2014-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing Variation by Using Combination Epitaxy Growth
CN107527910A (zh) * 2016-06-20 2017-12-29 三星电子株式会社 集成电路器件及其制造方法

Similar Documents

Publication Publication Date Title
JP5145672B2 (ja) 半導体装置の製造方法
US20180096844A1 (en) Method of gas-phase deposition by epitaxy
US20070148919A1 (en) Multi-step epitaxial process for depositing Si/SiGe
US20130037858A1 (en) Semiconductor device and manufacturing method thereof
KR20080016988A (ko) Ｃｖｄ를 이용한 치환형 탄소가 높게 도핑된 결정질 실리콘층의 제조 방법
WO2016022260A1 (en) A method of modifying epitaxial growth shape on source drain area of transistor
CN103681338B (zh) 半导体器件及其制造方法
KR100434698B1 (ko) 반도체소자의 선택적 에피성장법
US7776710B2 (en) Manufacturing method of semiconductor wafer having a trench structure and epitaxial layer
CN106783965A (zh) 一种锗硅源漏极及制备方法
CN102104067A (zh) 一种外延生长源/漏区的晶体管及制造方法
JP2010103142A (ja) 半導体装置の製造方法
CN102598276B (zh) 形成半导体器件的方法
US9831251B2 (en) Method of fabricating semiconductor device and semiconductor device fabricated thereby
KR20020092126A (ko) 구조 선택적 에피택시얼 성장 기술 및 선택적 실리콘 식각기술을 사용한 단결정 실리콘 패턴 형성 방법
CN103177971B (zh) Nmos器件及其制备方法
CN103000499A (zh) 一种锗硅硼外延层生长方法
CN110010551A (zh) 形成硅锗外延层的方法
CN105261567B (zh) 嵌入式外延锗硅层的盖帽层的制作方法
US20170110580A1 (en) Coms structure and fabrication method thereof
TWI748021B (zh) 形成應變通道層的方法
CN103377897B (zh) 一种硅锗源/漏结构的形成方法
US20170103887A1 (en) Method for forming epitaxial layer
CN104465346B (zh) 形成栅极的方法
CN104465518A (zh) 栅极制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190712