CN110010460A - 一种低维材料形成方法 - Google Patents

一种低维材料形成方法 Download PDF

Info

Publication number
CN110010460A
CN110010460A CN201910229922.2A CN201910229922A CN110010460A CN 110010460 A CN110010460 A CN 110010460A CN 201910229922 A CN201910229922 A CN 201910229922A CN 110010460 A CN110010460 A CN 110010460A
Authority
CN
China
Prior art keywords
layer
silicon wafer
oxidation
low
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910229922.2A
Other languages
English (en)
Other versions
CN110010460B (zh
Inventor
周章渝
张青竹
徐庆
陈雨青
孙健
王代强
肖寒
王松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guiyang University
Original Assignee
Guiyang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guiyang University filed Critical Guiyang University
Priority to CN201910229922.2A priority Critical patent/CN110010460B/zh
Publication of CN110010460A publication Critical patent/CN110010460A/zh
Application granted granted Critical
Publication of CN110010460B publication Critical patent/CN110010460B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种低维材料形成方法，属于二维半导体材料技术领域。所述低维材料形成方法为：通过化学机械平坦化和自限制氧化对硅片进行表面处理，使硅片的一表面变得平整，片内均匀性<2nm，得处理后的硅片；取一处理后的硅片，在该硅片另一非平整表面形成氧化层；在氧化层顶部生长或转移一层二维材料；取另一处理后的硅片，将其平整面与步骤S3中硅片的二维材料层通过范德华力键合；通过化学机械平坦化和自限制氧化，对所得硅片的非平整面进行处理，得平整表面；通过原子层刻蚀、自限制氧化得到少层平整的硅烯；在氮气或氩气催化下，使其晶格按照Si下表面的晶格重新排列，形城大面积、少层均匀和高纯度的单层或少层结构的二维材料。

Description

一种低维材料形成方法
技术领域
本发明属于二维半导体材料技术领域，具体涉及一种低维材料形成方法。
背景技术
具有单层或少层结构的二维半导体材料(如石墨烯、黑磷、石墨炔、锑化铟、磷化铟、硫化钼、硫化锌与硅烯等)由于具有电子、热、机械、化学及光学等方面的众多奇异特性，在电子信息、催化、储能、生物医学、复合新材料及极端条件下使用等领域具有广泛的应用前景。特别是在电子领域，被认为是后摩尔时代关键材料。除了应用于电子与光电器件之外，二维原子晶体材料还能应用到多种功能化器件中。所以现在和未来对于高纯度、单层或少层结构的二维材料需求日益剧增。但是单层或少层结构的二维材料形成方式对衬底要求很高，通过现有的常规工艺很难得到大面积、少层均匀和高纯度的单层或少层结构的二维材料。
发明内容
本发明的目的是为了解决现有技术的不足，提供一种均匀、高纯度、大面积的二维材料。
本发明采用如下技术方案：
一种低维材料形成方法，步骤如下：
S1：通过化学机械平坦化和自限制氧化对硅片进行表面处理，使硅片的一表面变得平整，片内均匀性<2nm，得处理后的硅片；
S2：取一处理后的硅片，在该硅片平整表面形成氧化层；
S3：在氧化层顶部生长或转移一层二维材料；
S4：取另一处理后的硅片，将其平整面与步骤S3中硅片的二维材料层通过范德华力键合；
S5：通过化学机械平坦化和自限制氧化对所得硅片的非平整面进行处理，得平整表面；
S61：原子层刻蚀；
S62：通过自限制氧化，得到少层平整的硅烯；
S63：在氮气或氩气催化下，使其晶格按照Si下表面的晶格重新排列，形城大面积、少层均匀和高纯度的单层或少层结构的二维材料。
更进一步地，步骤S1所述硅片为不掺杂或低掺杂N型或P型硅片，厚度100-750 微米。
更进一步地，步骤S1所述通过化学机械平坦化和自限制氧化对硅片进行表面处理具体为通过化学机械平坦化去除硅片顶部200nm顶层硅，然后用体积比为3:1的浓硫酸和双氧水的混合溶液，去除硅片表面颗粒。
更进一步地，步骤S2所述的形成氧化层具体为：通过高温炉管氧化或化学气相沉积后，再通过化学机械抛光形成氧化层；所述氧化层的厚度为10-500nm。
更进一步地，步骤S3所述在氧化层顶部生长或转移一层二维材料具体为：通过机械剥离或化学沉积，在氧化层顶部生长或转移一层二维材料；所述二维材料为薄层石墨烯或硫化物，厚度为1-20nm。
更进一步地，步骤S5所述通过化学机械平坦化和自限制氧化对所得硅片的非平整面进行处理具体为：通过化学机械平坦化去除顶部200nm顶层硅，然后用体积比为3:1 的浓硫酸和双氧水的混合溶液，去除表面颗粒，再通过高温炉管氧化或者臭氧氧化形成自限制的氧化。
更进一步地，步骤S61所述原子层刻蚀具体为：对硅层交替通入强氧化的刻蚀气体，形成原子层的氧化物，然后选择合适的F基的气体，刻蚀上述形成的氧化层，然后交替氧化和刻蚀步骤，形成原子层刻蚀。
更进一步地，步骤S62所述自限制氧化具体为：通过高温炉管氧化或臭氧氧化形成自限制的氧化，并去除表面的氧化硅；所述硅烯的上表面覆盖薄的氧化层，便于材料保存与运输。
更进一步地，步骤S63所述氮气或氩气催化时的温度为600℃～1100℃。
本发明与现有技术相比，其有益效果为：
本发明提出的制备低维材料的方法，对材料和衬底要求较低，即不严格依赖于晶体材料本身的结构特性，而是由衬底二维材料诱导催化得到；
本发明的制备低维材料的方法简单，可以制备出均匀、高纯度、大面积的二维材料，满足集成电路的基本需求。
本发明提出制备低维材料的方法，对于多数体材料形成二维材料方法都有效，可以制备出普通二维材料制备方法无法得到的新材料。
具体实施方式
下面结合实施例对本发明作进一步的详细描述。
实施例1
一种低维材料形成方法，步骤如下：
S1：将厚度为500微米的不掺杂N型硅片通过化学机械平坦化去除硅片顶部200nm顶层硅，然后用体积比为3:1的浓硫酸和双氧水的混合溶液，去除硅片表面颗粒，使硅片的一表面变得平整，片内均匀性<2nm，得处理后的硅片；
S2：取一处理后的硅片，通过高温炉管于1050℃氧化后，再通过化学机械抛光在该硅片平整表面形成厚度为200nm的氧化层；
S3：通过化学沉积，在氧化层顶部生长一层厚度为10nm的薄层石墨烯；
S4：取另一处理后的硅片，将其平整面与步骤S3中硅片的二维材料层通过范德华力键合；
S5：对所得硅片的非平整面进行如下处理：通过化学机械平坦化去除顶部200nm顶层硅，然后用体积比为3:1的浓硫酸和双氧水的混合溶液，去除表面颗粒，再通过臭氧氧化形成自限制的氧化，得平整表面；
S61：原子层刻蚀：对硅层交替通入强氧化的刻蚀气体，形成原子层的氧化物，然后选择合适的F基的气体，刻蚀上述形成的氧化层，然后交替氧化和刻蚀步骤，形成原子层刻蚀；
S62：通过臭氧氧化形成自限制的氧化，并去除表面的氧化硅，得到少层平整的硅烯，在所述硅烯的上表面覆盖薄的氧化层，便于材料保存与运输；
S63：在800℃氮气催化下，使其晶格按照Si下表面的晶格重新排列，形城大面积、少层均匀和高纯度的单层或少层结构的二维材料。
实施例2
一种低维材料形成方法，步骤如下：
S1：将厚度为100微米的8-10Ω·cmN型硅片通过化学机械平坦化去除硅片顶部200nm顶层硅，然后用体积比为3:1的浓硫酸和双氧水的混合溶液，去除硅片表面颗粒，使硅片的一表面变得平整，片内均匀性<2nm，得处理后的硅片；
S2：取一处理后的硅片，通过等离子体增强化学气相沉积生成1000nm二氧化硅(SiH4 45sccm，N2 790sccm，压强600mT)后，再通过化学机械抛光在该硅片平整表面形成厚度为10nm的氧化层；
S3：通过机械剥离，在氧化层顶部转移一层厚度为1nm的二硫化钼；
S4：取另一处理后的硅片，将其平整面与步骤S3中硅片的二维材料层通过范德华力键合；
S5：对所得硅片的非平整面进行如下处理：通过化学机械平坦化去除顶部200nm顶层硅，然后用体积比为3:1的浓硫酸和双氧水的混合溶液，去除表面颗粒，再通过高温炉管氧化(1050℃，氧气环境)形成自限制的氧化，得平整表面；
S61：原子层刻蚀：对硅层交替通入强氧化的刻蚀气体，形成原子层的氧化物，然后选择合适的F基的气体，刻蚀上述形成的氧化层，然后交替氧化和刻蚀步骤，形成原子层刻蚀；
S62：通过高温炉管氧化形成自限制的氧化，并去除表面的氧化硅，得到少层平整的硅烯，在所述硅烯的上表面覆盖薄的氧化层，便于材料保存与运输；
S63：在600℃氩气催化下，使其晶格按照Si下表面的晶格重新排列，形城大面积、少层均匀和高纯度的单层或少层结构的二维材料。
实施例3
一种低维材料形成方法，步骤如下：
S1：将厚度为750微米的不掺杂或低掺杂N型或P型硅片通过化学机械平坦化去除硅片顶部200nm顶层硅，然后用体积比为3:1的浓硫酸和双氧水的混合溶液，去除硅片表面颗粒，使硅片的一表面变得平整，片内均匀性<2nm，得处理后的硅片；
S2：取一处理后的硅片，通过高温炉管氧化或化学气相沉积后，再通过化学机械抛光在该硅片平整表面形成厚度为500nm的氧化层；
S3：通过化学沉积，在氧化层顶部生长或转移一层厚度为20nm的薄层石墨烯；
S4：取另一处理后的硅片，将其平整面与步骤S3中硅片的二维材料层通过范德华力键合；
S5：对所得硅片的非平整面进行如下处理：通过化学机械平坦化去除顶部200nm顶层硅，然后用体积比为3:1的浓硫酸和双氧水的混合溶液，去除表面颗粒，再通过臭氧氧化形成自限制的氧化，得平整表面；
S61：原子层刻蚀：对硅层交替通入强氧化的刻蚀气体，形成原子层的氧化物，然后选择合适的F基的气体，刻蚀上述形成的氧化层，然后交替氧化和刻蚀步骤，形成原子层刻蚀；
S62：通过臭氧氧化形成自限制的氧化，并去除表面的氧化硅，得到少层平整的硅烯，在所述硅烯的上表面覆盖薄的氧化层，便于材料保存与运输；
S63：在1100℃氮气催化下，使其晶格按照Si下表面的晶格重新排列，形城大面积、少层均匀和高纯度的单层或少层结构的二维材料。
以上对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (9)

1.一种低维材料形成方法，其特征在于，步骤如下：
S1：通过化学机械平坦化和自限制氧化对硅片进行表面处理，使硅片的一表面变得平整，片内均匀性<2nm，得处理后的硅片；
S2：取一处理后的硅片，在该硅片平整表面形成氧化层；
S3：在氧化层顶部生长或转移一层二维材料；
S4：取另一处理后的硅片，将其平整面与步骤S3中硅片的二维材料层通过范德华力键合；
S5：通过化学机械平坦化和自限制氧化对所得硅片的非平整面进行处理，得平整表面；
S61：原子层刻蚀；
S62：通过自限制氧化，得到少层平整的硅烯；
S63：在氮气或氩气催化下，使其晶格按照Si下表面的晶格重新排列，形城大面积、少层均匀和高纯度的单层或少层结构的二维材料。
2.根据权利要求1所述的低维材料形成方法，其特征在于，步骤S1所述硅片为不掺杂或低掺杂N型或P型硅片，厚度100-750微米。
3.根据权利要求1所述的低维材料形成方法，其特征在于，步骤S1所述通过化学机械平坦化和自限制氧化对硅片进行表面处理具体为通过化学机械平坦化去除硅片顶部200nm顶层硅，然后用体积比为3:1的浓硫酸和双氧水的混合溶液，去除硅片表面颗粒。
4.根据权利要求1所述的低维材料形成方法，其特征在于，步骤S2所述的形成氧化层具体为：通过高温炉管氧化或化学气相沉积后，再通过化学机械抛光形成氧化层；所述氧化层的厚度为10-500nm。
5.根据权利要求1所述的低维材料形成方法，其特征在于，步骤S3所述在氧化层顶部生长或转移一层二维材料具体为：通过机械剥离或化学沉积，在氧化层顶部生长或转移一层二维材料；所述二维材料为薄层石墨烯或硫化物，厚度为1-20nm。
6.根据权利要求1所述的低维材料形成方法，其特征在于，步骤S5所述通过化学机械平坦化和自限制氧化对所得硅片的非平整面进行处理具体为：通过化学机械平坦化去除顶部200nm顶层硅，然后用体积比为3:1的浓硫酸和双氧水的混合溶液，去除表面颗粒，再通过高温炉管氧化或者臭氧氧化形成自限制的氧化。
7.根据权利要求1所述的低维材料形成方法，其特征在于，步骤S61所述原子层刻蚀具体为：对硅层交替通入强氧化的刻蚀气体，形成原子层的氧化物，然后选择合适的F基的气体，刻蚀上述形成的氧化层，然后交替氧化和刻蚀步骤，形成原子层刻蚀。
8.根据权利要求1所述的低维材料形成方法，其特征在于，步骤S62所述自限制氧化具体为：通过高温炉管氧化或臭氧氧化形成自限制的氧化，并去除表面的氧化硅；所述硅烯的上表面覆盖薄的氧化层，便于材料保存与运输。
9.根据权利要求1所述的低维材料形成方法，其特征在于，步骤S63所述氮气或氩气催化时的温度为600℃～1100℃。
CN201910229922.2A 2019-03-26 2019-03-26 一种低维材料形成方法 Expired - Fee Related CN110010460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910229922.2A CN110010460B (zh) 2019-03-26 2019-03-26 一种低维材料形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910229922.2A CN110010460B (zh) 2019-03-26 2019-03-26 一种低维材料形成方法

Publications (2)

Publication Number Publication Date
CN110010460A true CN110010460A (zh) 2019-07-12
CN110010460B CN110010460B (zh) 2021-03-16

Family

ID=67168070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910229922.2A Expired - Fee Related CN110010460B (zh) 2019-03-26 2019-03-26 一种低维材料形成方法

Country Status (1)

Country Link
CN (1) CN110010460B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110668436A (zh) * 2019-11-04 2020-01-10 北京科技大学 一种超薄纳米级石墨炔薄膜的制备方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133476A1 (en) * 2003-12-17 2005-06-23 Islam M. S. Methods of bridging lateral nanowires and device using same
CN102398893A (zh) * 2011-09-30 2012-04-04 中国科学院上海微系统与信息技术研究所 一种在（110）型硅片表面自上而下制备纳米结构的方法
CN102732834A (zh) * 2012-06-18 2012-10-17 徐明生 一种制备二维纳米薄膜的设备
CN102923712A (zh) * 2012-11-20 2013-02-13 中国科学院物理研究所 一种硅烯材料的制备方法
CN103204493A (zh) * 2012-01-12 2013-07-17 中国科学院微电子研究所 石墨烯晶片的制备方法
CN103668453A (zh) * 2012-09-21 2014-03-26 浙江大学 一种二维硅烯薄膜及其制备方法
US20140212668A1 (en) * 2011-04-28 2014-07-31 Cornell University Graphene nanoribbons, methods of making same, and uses thereof
CN204303857U (zh) * 2014-12-24 2015-04-29 北京中科天顺信息技术有限公司 一种使用二维衍生膜的氮化物led外延片结构
US20150328616A1 (en) * 2014-05-13 2015-11-19 California Institute Of Technology Surface mediated synthesis of polynucleotides, polypeptides and polysaccharides and related materials, methods and systems
CN106457159A (zh) * 2014-05-08 2017-02-22 洛克希德马丁公司 堆叠的二维材料以及生产包含该材料的结构的方法
CN107424923A (zh) * 2017-07-06 2017-12-01 鲁汶仪器有限公司（比利时） 一种自限制精确刻蚀硅的方法
US20180233407A1 (en) * 2017-02-14 2018-08-16 Tokyo Electron Limited METHOD OF FORMING A SELF-ALIGNED CONTACT USING SELECTIVE SiO2 DEPOSITION
CN109427594A (zh) * 2017-09-04 2019-03-05 三星电子株式会社 制造包括二维材料的装置的方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133476A1 (en) * 2003-12-17 2005-06-23 Islam M. S. Methods of bridging lateral nanowires and device using same
US20140212668A1 (en) * 2011-04-28 2014-07-31 Cornell University Graphene nanoribbons, methods of making same, and uses thereof
CN102398893A (zh) * 2011-09-30 2012-04-04 中国科学院上海微系统与信息技术研究所 一种在（110）型硅片表面自上而下制备纳米结构的方法
CN103204493A (zh) * 2012-01-12 2013-07-17 中国科学院微电子研究所 石墨烯晶片的制备方法
CN102732834A (zh) * 2012-06-18 2012-10-17 徐明生 一种制备二维纳米薄膜的设备
CN103668453A (zh) * 2012-09-21 2014-03-26 浙江大学 一种二维硅烯薄膜及其制备方法
CN102923712A (zh) * 2012-11-20 2013-02-13 中国科学院物理研究所 一种硅烯材料的制备方法
CN106457159A (zh) * 2014-05-08 2017-02-22 洛克希德马丁公司 堆叠的二维材料以及生产包含该材料的结构的方法
US20150328616A1 (en) * 2014-05-13 2015-11-19 California Institute Of Technology Surface mediated synthesis of polynucleotides, polypeptides and polysaccharides and related materials, methods and systems
CN204303857U (zh) * 2014-12-24 2015-04-29 北京中科天顺信息技术有限公司 一种使用二维衍生膜的氮化物led外延片结构
US20180233407A1 (en) * 2017-02-14 2018-08-16 Tokyo Electron Limited METHOD OF FORMING A SELF-ALIGNED CONTACT USING SELECTIVE SiO2 DEPOSITION
CN107424923A (zh) * 2017-07-06 2017-12-01 鲁汶仪器有限公司（比利时） 一种自限制精确刻蚀硅的方法
CN109427594A (zh) * 2017-09-04 2019-03-05 三星电子株式会社 制造包括二维材料的装置的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
W HAO，ET AL: "Atomic layer deposition of stable 2D materials", 《2D MATERIALS》 *
YANG YANG ET AL: "First-principle studies on electron transport properties in four-terminal MoS2 nanoribbons", 《PHYSICA B: CONDENSED MATTER》 *
章璐茜: "新型石墨烯_MXene基导电材料制备及其光电性能研究", 《杭州电子科技大学硕士学位论文》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110668436A (zh) * 2019-11-04 2020-01-10 北京科技大学 一种超薄纳米级石墨炔薄膜的制备方法
CN110668436B (zh) * 2019-11-04 2021-06-29 北京科技大学 一种超薄纳米级石墨炔薄膜的制备方法

Also Published As

Publication number Publication date
CN110010460B (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
Ben et al. 2D III‐Nitride Materials: Properties, Growth, and Applications
Xu et al. Growth of 2D materials at the wafer scale
Wong et al. Recent progress in chemical vapor deposition growth of two-dimensional transition metal dichalcogenides
Wang et al. Two-dimensional wide band-gap nitride semiconductor GaN and AlN materials: properties, fabrication and applications
Xu et al. Recent progress in black phosphorus and black-phosphorus-analogue materials: properties, synthesis and applications
Shen et al. CVD technology for 2-D materials
Ryu et al. Superlattices based on van der Waals 2D materials
Wang et al. Two-dimensional heterostructures: fabrication, characterization, and application
Wu et al. In situ synthesis of a large area boron nitride/graphene monolayer/boron nitride film by chemical vapor deposition
Zhao et al. Epitaxial growth of two-dimensional SnSe 2/MoS 2 misfit heterostructures
CN107217242B (zh) 一种电子器件介电衬底的表面修饰方法
CN111146079B (zh) 一种二维金属-半导体范德华异质结阵列的合成及其应用
Zheng et al. Direct growth of sb 2 te 3 on graphene by atomic layer deposition
Wrigley et al. Epitaxy of boron nitride monolayers for graphene-based lateral heterostructures
Harrison et al. Ultradeep electron cyclotron resonance plasma etching of GaN
CN106536793A (zh) 碳化硅半导体装置的制造方法以及碳化硅半导体装置
Li et al. Controllable p-type doping of monolayer MoS 2 with tantalum by one-step chemical vapor deposition
Zhang et al. Twist the doorknob to open the electronic properties of graphene-based van der Waals structure
Zhang et al. Subnanometer-thick 2D GaN film with a large bandgap synthesized by plasma enhanced chemical vapor deposition
Han et al. Effect of thermal annealing on the optical and electronic properties of ZnO thin films grown on p-Si substrates
CN110010460A (zh) 一种低维材料形成方法
Park et al. 2D materials-assisted heterogeneous integration of semiconductor membranes toward functional devices
Zhu et al. Energy band alignment of 2D/3D MoS2/4H-SiC heterostructure modulated by multiple interfacial interactions
Pham et al. Layer-by-layer thinning of two-dimensional materials
Ge et al. Effects of carbon-based impurities on graphene growth

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210316

CF01 Termination of patent right due to non-payment of annual fee