CN110010049B - 栅极驱动集成电路及其操作方法 - Google Patents

Abstract

实施例涉及一种栅极驱动集成电路及其操作方法，其以被分为显示时段和触摸时段的时分方法操作。栅极驱动集成电路包括充电电路、栅极控制电路和放电电路。充电电路对存储器元件充电。放电电路使存储器元件放电。在显示时段期间，栅极控制电路基于充电的存储器元件向栅极线输出栅极导通电压。在触摸时段期间，栅极控制电路电将存储器元件从栅极控制电路断开。

Description

栅极驱动集成电路及其操作方法

相关申请的交叉引用

2017年12月21日向韩国知识产权局提交的标题为“Gate Driving IntegratedCircuit and Operating Method Thereof(栅极驱动集成电路及其操作方法)”的韩国专利申请第10-2017-0177162号通过引用整体并入本文。

技术领域

实施例涉及触摸显示设备，更具体地，涉及栅极驱动集成电路及其操作方法。

背景技术

近来，正在开发组合显示设备和触摸面板的内嵌式(in-cell type)触摸显示设备，以提供非常薄且重量轻的设备。这可以通过共同使用触摸面板的电极作为显示面板的电极来实现。然而，显示设备和触摸面板的组合引起与驱动方法有关的各种问题，并且正在开发各种解决问题的驱动方法。

发明内容

根据示例实施例，栅极驱动集成电路以时分方法操作，该时分方法被分成显示时段和触摸时段。栅极驱动集成电路包括充电电路、包括存储器元件的栅极控制电路和放电电路。充电电路在显示时段的充电时间期间对存储器元件充电。在显示时段的控制时间期间，栅极控制电路基于充电的存储器元件向栅极线输出栅极导通电压。放电电路在显示时段的放电时间期间对充电的存储器元件放电。栅极控制电路还被配置为在触摸时段期间电断开存储器元件和栅极控制电路。

根据示例性实施例，栅极驱动集成电路包括移位寄存器，该移位寄存器在显示时段的一部分期间向栅极线输出栅极导通电压，并且在触摸时段期间向栅极线输出触摸栅极电压。移位寄存器包括：栅极电压传输元件，在显示时段的一部分期间向栅极线提供栅极导通电压；存储器元件，在显示时段的一部分期间接通栅极电压传输元件；以及开关元件，在显示时段期间电连接栅极电压传输元件和存储器元件，并在触摸时段期间电断开栅极电压传输元件和存储器元件。

根据示例实施例，栅极驱动集成电路的操作方法包括在显示时段的充电时间期间对栅极驱动集成电路的存储器元件充电，在显示时段的控制时间期间基于充电的存储器元件接通连接到存储器元件的栅极电压传输元件，在显示时段的控制时间期间通过接通的栅极电压传输元件向栅极线提供栅极接通电压，以及在触摸时段期间由开关元件电断开存储器元件和栅极电压传输元件。

附图说明

通过参考附图详细描述示例实施例，特征对于本领域技术人员将变得显而易见，其中：

图1示出了根据实施例的触摸显示设备的框图。

图2示出了图1中所示的触摸显示设备的触摸电极和像素的配置的视图。

图3示出了示出触摸显示设备的显示时段和触摸时段的时序图。

图4示出了图2中所示的栅极驱动集成电路的配置图。

图5示出了图4中所示的移位寄存器的配置的视图。

图6示出了不包括图5中所示的开关元件的移位寄存器的配置的电路图。

图7示出了图6中所示的移位寄存器的操作的时序图。

图8示出了根据实施例的移位寄存器的配置的电路图。

图9示出了图8中所示的移位寄存器的操作的时序图。

图10示出了图8中所示的移位寄存器的操作的时序图。

图11A至图11D示出了用于描述图8中所示的第一至第三开关元件的配置的视图。

图12示出了根据实施例的移位寄存器的配置的电路图。

图13示出了用于描述根据实施例的栅极驱动集成电路的操作的流程图。

具体实施方式

下面，将参考附图清楚并详细地描述实施例，使得本领域普通技术人员实施实施例。

图1是示出根据实施例的触摸显示设备的框图。参考图1，触摸显示设备100包括触摸显示面板110，第一栅极驱动集成电路120，第二栅极驱动集成电路130和触摸显示驱动集成电路140。触摸显示设备100可以是组合显示面板和触摸面板的内嵌式触摸显示设备，但不限于此。

触摸显示设备100可以被安装在提供图像显示功能的电子设备中。电子设备可以是个人计算机(personal computer，PC)或移动设备，但不限于此。移动设备的示例可以包括膝上型计算机、移动电话、智能电话、平板电脑、个人数字助理(personal digitalassistant，PDA)、企业数字助理(enterprise digital assistant，EDA)、数字静态照相机、数字摄像机、便携式多媒体播放器(portable multimedia player，PMP)、个人导航设备、便携式导航设备(portable navigation device，PND)、手持式游戏机、移动互联网设备(mobile internet device，MID)、物联网(internet of things，IoT)、万物互联网(internet of everything，IoE)、无人机、电子书等，但不限于此。

触摸显示面板110可以包括多个像素PIX和多个触摸电极TE。多个像素PIX分别连接到多条第一栅极线GL_odd和多条第二栅极线GL_even。多个像素PIX分别连接到多条数据线DL。多个像素PIX可以使用从第一栅极线GL_odd和第二栅极线GL_even施加的栅极电压和从数据线DL施加的数据电压来显示图像。

多个触摸电极TE可以是用于感测用户的触摸的电极。多个触摸电极TE连接到触摸感测线TSL。多个触摸电极TE可以用作多个像素PIX的公共电极。例如，多个像素PIX中的每一个基于从数据线DL接收的数据电压与公共电压之间的差异来显示图像。当在显示方向上观看时，多个触摸电极TE中的每一个可以与一个或多个像素PIX重叠。一个触摸电极TE可以具有比一个像素PIX更大的区域。一个触摸电极TE可以用作一个或多个像素PIX的公共电极。

触摸显示面板110可以是液晶显示面板。可替换地，触摸显示面板110可以包括各种显示面板，例如，有机发光显示面板、电泳显示面板、电润湿显示面板等。在一个示例中，包括液晶显示面板的触摸显示设备100还可以包括偏振器和背光单元。

第一栅极驱动集成电路120可以通过第一栅极线GL_odd连接到触摸显示面板110中的多个像素PIX中的一些像素，例如，第一组像素。第二栅极驱动集成电路130可以通过第二栅极线GL_even连接到触摸显示面板110中的多个像素PIX的剩余像素，例如第二组像素。第一栅极驱动集成电路120的配置可以与第二栅极驱动集成电路130的配置基本相同。在示例中，尽管触摸显示设备100被示出为包括两个栅极驱动集成电路，但是触摸显示设备100中可以包括各种数量的栅极驱动集成电路。例如，触摸显示设备100可以包括一个栅极驱动集成电路或四个或更多个栅极驱动集成电路。

第一栅极驱动集成电路120可以连接到布置在奇数行中的像素PIX，以将栅极电压施加到布置在奇数行中的像素PIX。第二栅极驱动集成电路130可以连接到布置在偶数行中的像素PIX，以将栅极电压施加到布置在偶数行中的像素PIX。施加第一栅极驱动集成电路120的栅极电压的时钟信号可以与施加第二栅极驱动集成电路130的栅极电压的时钟信号具有1/4时段的相位差。例如，第一栅极驱动集成电路120将栅极电压施加到布置在第一行中的像素PIX。然后，在1/4时段之后，第二栅极驱动集成电路130可以将栅极电压施加到布置在第二行中的像素PIX。然后，在另外1/4时段之后，第一栅极驱动集成电路120可以将栅极电压施加到布置在第三行中的像素PIX。然而，上述第一和第二栅极驱动集成电路120和130将被理解为一个实施例，并且相位差可以根据栅极驱动集成电路的数量或所使用的时钟信号的数量而变化。

第一和第二栅极驱动集成电路120和130可以在触摸显示面板110上。第一和第二栅极驱动集成电路120和130可以在触摸显示面板110的非显示区域或非触摸区域上，并且可以在行方向上与多个像素PIX相邻。

当触摸显示驱动集成电路140包括第一栅极驱动集成电路120和第二栅极驱动集成电路130时，由于第一栅极线GL_odd和第二栅极线GL_even从触摸显示驱动集成电路140延伸至触摸显示面板110的侧面，因此可能难以确保在行方向上邻近触摸显示面板110设置第一栅极线GL_odd和第二栅极线GL_even的空间。在这种情况下，覆盖栅极线的触摸显示设备100的边框的宽度可以增加，这可以减小显示区域。

当第一和第二栅极驱动集成电路120和130在行方向上与多个像素PIX相邻时，可以有效地确保用于设置第一和第二栅极线GL_odd和GL_even的空间。可替换地，第一和第二栅极驱动集成电路120和130可以包括在触摸显示驱动集成电路140中。

触摸显示驱动集成电路140可以通过数据线DL连接到触摸显示面板110的多个像素PIX。触摸显示驱动集成电路140可以通过数据线DL将数据电压施加到多个像素PIX。多个像素PIX可以基于接收的数据电压显示图像。

触摸显示驱动集成电路140可以通过触摸感测线TSL连接到多个触摸电极TE。触摸显示驱动集成电路140可以通过触摸感测线TSL向多个触摸电极TE提供触摸感测电压，并且可以基于在多个触摸电极TE中生成的触摸感测电压的变化来感测用户是否触摸触摸电极TE。例如，当用户触摸多个触摸电极TE中的至少一个触摸电极时，可以由用户和触摸电极之间的电容来改变触摸感测电压。触摸显示驱动集成电路140可以基于触摸感测电压的变化来感测用户的触摸。

触摸显示设备100还可以包括时序控制器，以控制第一和第二栅极驱动集成电路120和130以及触摸显示驱动集成电路140。时序控制器可以基于作为帧区分信号的垂直同步信号和作为行区分信号的水平同步信号来控制第一和第二栅极驱动集成电路120和130以及触摸显示驱动集成电路140。

触摸显示设备100输出一帧图像的时段可以包括至少一个显示时段和至少一个触摸时段。也就是说，一帧(例如，垂直同步信号的一个时段)可以包括多个显示时段和多个触摸时段。触摸显示设备100可以在显示时段期间显示一帧的一部分，并且可以在触摸时段期间感测多个触摸电极TE的一部分上的触摸。

图2是示出图1中所示的触摸显示设备的触摸电极和像素的配置的视图。为了便于解释，图1中所示的一些配置在图2中示出。参考图2，触摸显示设备100可包括第一像素PIX1、触摸电极TE、栅极线GL、数据线DL、触摸感应线TSL、栅极驱动集成电路120以及触摸显示驱动集成电路140。

第一像素PIX1是图1中所示的多个像素PIX中的一个。第一像素PIX1可以包括第一像素电极PE1和像素晶体管TR。例如，像素晶体管TR可以是薄膜晶体管(thin filmtransistor，TFT)。像素晶体管TR的第一端子(例如，源极端子)通过数据线DL连接到触摸显示驱动集成电路140，像素晶体管TR的第二端子(例如，漏极端子)连接到第一像素电极PE1，并且像素晶体管TR的控制端子(例如，栅极端子)通过栅极线GL连接到栅极驱动集成电路120。为了便于说明，在图2中示出了仅示出第一像素电极PE1的第一像素PIX1的配置，但是第一像素PIX1可以包括第二像素电极PE2和第三像素电极PE3。

触摸电极TE可以在第一至第三像素电极PE1至PE3上。液晶层可以位于触摸电极TE和第一像素电极PE1之间。液晶电容器Clc可以由第一像素电极PE1、触摸电极TE和液晶层形成。

在显示时段中将公共电压施加到触摸电极TE。基于施加到触摸电极TE的公共电压和施加到第一像素电极PE1的数据电压之间的差异来确定要提供给液晶电容器Clc的电压。可以基于提供给液晶电容或Clc的电压来确定液晶层的液晶模块的布置，并且入射在液晶层上的光可以被液晶层透射或阻挡。

在触摸时段中，触摸感测电压被施加到触摸电极TE。触摸感测电压可以是AC电压，以感测用户和触摸电极TE之间的电容。当用户触摸触摸电极TE或者邻近触摸电极TE时，可以基于触摸电极TE和用户之间的电容来改变在触摸电极TE上形成的电压。触摸显示驱动集成电路140可以基于触摸电极TE的改变的电压来感测触摸。

栅极驱动集成电路120通过栅极线GL向像素晶体管TR的控制端子提供栅极电压。当第一像素PIX1在显示时段中显示图像时，栅极驱动集成电路120向像素晶体管TR提供栅极导通电压。当第一像素PIX1在显示时段中不显示图像时，栅极驱动集成电路120可以向像素晶体管TR提供栅极截止电压。

栅极驱动集成电路120在触摸时段期间向像素晶体管TR提供触摸栅极电压。触摸栅极电压可以具有与在触摸时段中施加到触摸电极TE的触摸感测电压相同的时段。触摸栅极电压可以具有与触摸感测电压相同的时段和幅度，从而保持存储在像素中的数据电压。在这种情况下，可以使触摸电极TE和栅极线GL之间的电位差最小化，并且可以在触摸时段中最小化寄生电容。类似地，在数据线DL的驱动中，可以使触摸电极TE和数据线DL之间的电位差最小化，并且可以在触摸时段中最小化寄生电容。

图3是示出触摸显示设备的显示时段和触摸时段的时序图。为了便于解释，将参考图1的附图标记描述图3中所示的时序图。参考图3，触摸显示设备100在第一帧时段FP1期间基于图像信号显示第一帧图像。触摸显示设备100在第二帧时段FP2期间基于图像信跟着第一帧图像显示第二帧图像。触摸显示设备100可以基于垂直同步信号来区分第一帧时段FP1和第二帧时段FP2。

第一帧时段FP1可以包括多个显示时段DP1至DPn和多个触摸时段TP1至TPn。触摸显示设备100可以在第一帧时段FP1期间以划分为多个显示时段DP1至DPn和多个触摸时段TP1至TPn的时分方法操作。多个显示时段DP1至DPn可以具有彼此相同的时间，例如，相等的宽度。多个触摸时段TP1至TPn可以具有彼此相同的时间，例如，相等的宽度。

触摸显示设备100可以通过在第一至第n显示时段DP1至DPn中划分为n个像素来驱动多个像素PIX。例如，当触摸显示设备100包括5n行像素时，触摸显示设备100可以在第一显示时段DP1期间驱动第一行至第五行的像素PIX。在这种情况下，第一栅极驱动集成电路120和第二栅极驱动集成电路130可以顺序地将栅极导通电压施加到第一至第五栅极线。此外，触摸显示设备100可以在第二显示时段DP2期间驱动第六行至第十行的像素PIX。触摸显示设备100可以在第n显示时段DPn期间驱动第n-4行到第n行的像素PIX。

触摸显示设备100可以通过在第一至第n触摸时段TP1至TPn中划分为n个触摸电极来驱动多个触摸电极TE。例如，当触摸显示设备100包括n列触摸电极时，触摸显示设备100可以在第一触摸时段TP1期间驱动第一列的触摸电极。在这种情况下，触摸显示驱动集成电路140可以将触摸感测电压施加到第一触摸感测线。此外，触摸显示设备100可以在第二触摸时段TP2期间驱动第二列的触摸电极。触摸显示设备100可以在第n触摸时段TPn期间驱动第n列的触摸电极。

在示例中，在多个显示时段DP1至DPn中以行为单位驱动多个像素PIX，在多个触摸时段TP1至TPn中以列为单位驱动多个触摸电极TE，但是不限于此。例如，在多个显示时段DP1至DPn和多个触摸时段TP1至TPn中，触摸显示设备100可以通过划分为行的单位、列的单位或特定区域的单位来显示图像，并且可以感测触摸。

组合显示设备和触摸面板的内嵌式触摸显示设备100可以具有执行显示功能和触摸功能的配置。此外，在触摸显示设备100中重复显示时段和触摸时段时，在显示时段中第一和第二栅极驱动集成电路120和130的操作可能影响触摸时段。下面将描述的栅极驱动集成电路可以被配置为最小化可能由显示时段的操作引起的触摸时段的触摸功能的劣化。

图4是示出图2中所示的栅极驱动集成电路的配置的视图。为了便于说明，将参考图2的附图标记描述图4中所示的栅极驱动集成电路120。参考图4，栅极驱动集成电路120包括多个移位寄存器121至124、电压线VL、栅极截止信号线GOL、复位信号线RL、第一时钟信号线C1L和第二时钟信号线C2L。栅极驱动集成电路120可以是第一栅极驱动集成电路120和第二栅极驱动集成电路130中的一个。

栅极低电压VGL可以通过电压线VL提供给多个移位寄存器121至124。栅极低电压VGL可以具有由栅极驱动集成电路120生成的电压电平的最低电压电平。例如，栅极低电压VGL可以是接地电压。栅极低电压VGL可以在显示时段中除了接通像素晶体管TR的时间之外的时间期间被施加到栅极线。当在显示时段中将栅极低电压VGL施加到像素晶体管TR时，像素晶体管TR关断。可替换地，可以在触摸时段期间将栅极低电压VGL施加到栅极线。栅极低电压VGL可以具有这样的波形，其具有与触摸时段中的触摸感测电压相同频率和幅度的波形。

栅极低电压VGL可以在触摸感测期间最小化栅极线GL和触摸电极TE之间的电位差，并且可以减小对栅极线和触摸电极之间的寄生电容的影响。上述栅极低电压VGL可以用在包括N型薄膜晶体管的栅极驱动集成电路120中。然而，当栅极驱动集成电路120包括P型薄膜晶体管时，可以通过电压线VL向多个移位寄存器121至124提供栅极高电压。

栅极截止信号GOF可以通过栅极截止信号线GOL提供给多个移位寄存器121至124。栅极截止信号GOF可以在触摸时段期间具有高电平。栅极截止信号GOF可以中断多个移位寄存器121至124的栅极导通电压的输出。当栅极驱动集成电路120接收具有高电平的栅极截止信号时，栅极驱动集成电路120可以将栅极低电压VGL施加到栅极线。

可以通过复位信号线RL将复位信号RST提供给多个移位寄存器121至124。当复位信号RST被提供给多个移位寄存器121至124时，可以复位栅极驱动集成电路120。

可以通过第一时钟信号线C1L将第一时钟信号CLK1提供给多个移位寄存器121至124。第一时钟信号CLK1可以是在显示时段期间重复具有高电平和低电平的信号。第一时钟信号CLK1可以是在触摸时段期间具有低电平的信号。第一时钟信号CLK1可以施加到第一移位寄存器121和第三移位寄存器123中的相同输入端子。第一时钟信号CLK1可以施加到第二移位寄存器122和第四移位寄存器124中的相同输入端子。

可以通过第二时钟信号线C2L将第二时钟信号CLK2提供给多个移位寄存器121至124。第二时钟信号CLK2可以是在显示时段期间重复具有高电平和低电平的信号。第二时钟信号CLK2可以是从第一时钟信号CK1反转的信号。第二时钟信号CLK2可以是在触摸时段期间具有低电平的信号。第二时钟信号CLK2可以施加到第一移位寄存器121和第三移位寄存器123中的相同输入端子。第二时钟信号CLK2可以施加到第二移位寄存器122和第四移位寄存器124中的相同输入端子。

第一移位寄存器121可以在显示时段中从时序控制器接收选通信号ST。例如，第一移位寄存器121可以在显示时段的第一时间期间基于具有高电平的第一时钟信号CLK1接收选通信号ST。第一移位寄存器121可以在第一时间之后的第二时间期间基于选通信号ST和具有高电平的第二时钟信号CLK2输出第一进位信号C1。因此，第一移位寄存器121可以不连接到栅极线。

第二移位寄存器122可以在第二时间期间基于具有高电平的第二时钟信号CLK2从第一移位寄存器121接收第一进位信号C1。第二移位寄存器122可以在第二时间之后的第三时间期间基于具有高电平的第一时钟信号CLK1将第一栅极导通电压G1输出到第一栅极线。同时，第二移位寄存器122可以基于具有高电平的第一时钟信号CLK1将第二进位信号C2输出到第一移位寄存器121和第三移位寄存器123。

第三移位寄存器123可以在第三时间期间基于具有高电平的第一时钟信号CLK1从第二移位寄存器122接收第二进位信号C2。第三移位寄存器123可以在第三时间之后的第四时间期间基于具有高电平的第二时钟信号CLK2将第二栅极导通电压G2输出到第二栅极线。同时，第三移位寄存器123可以基于具有高电平的第二时钟信号CLK2将第三进位信号C3输出到第二移位寄存器122和第四移位寄存器124。第二移位寄存器122可以不基于第三进位信号C3将第一栅极导通电压G1输出到第一栅极线。

第四移位寄存器124可以在第四时间期间基于具有高电平的第二时钟信号CLK2从第三移位寄存器123接收第三进位信号C3。第四移位寄存器124可以在第四时间之后的第五时间期间基于具有高电平的第一时钟信号CLK1将第三栅极导通电压G3输出到第三栅极线。同时，第四移位寄存器124可以输出第四进位信号C4。也就是说，第二至第四移位寄存器122至124可以顺序地输出第一至第三栅极导通电压G1至G3。

图5示出了图4中所示的移位寄存器的配置。图5中所示的移位寄存器200可以是第一至第四移位寄存器121至124中的一个。参考图5，移位寄存器200可以包括充电电路210、栅极控制电路220和放电电路230。为了便于说明，将参考图4的附图标记描述图5中所示的移位寄存器200。

充电电路210在显示时段的充电时间期间接收预进位信号Cn-1。当移位寄存器200是第二移位寄存器122时，充电时间可以是第二时间，并且预进位信号Cn-1可以是从第一移位寄存器121输出的第一进位信号C1。移位寄存器220可以在充电时间期间接收具有高电平的第一时钟信号CLK1。当移位寄存器200是第三移位寄存器123时，图5中所示的第一时钟信号CLK1可以是要提供给第三移位寄存器123的第一时钟信号CLK1。当移位寄存器200是第二移位寄存器122时，图5中所示的第一时钟信号CLK1可以是要提供给第二移位寄存器122的第二时钟信号CLK2。充电电路210可以基于在充电时间期间接收的预进位信号Cn-1和第一时钟信号CLK1向栅极控制电路220提供充电电压。

栅极控制电路220包括存储器元件221、栅极电压传输元件222、开关元件223和模式选择元件224。栅极控制电路220可以在充电时间期间接收具有高电平的第一时钟信号CLK1和具有低电平的第二时钟信号CLK2。可以基于从充电电路210提供的充电电压、第一时钟信号CLK1和第二时钟信号CLK2对存储器元件221充电。例如，存储器元件221可以包括一个电容器元件。然而，存储器元件221可以包括多个电容器元件，这些电容器元件通过充电供应来充电以调节电压电平。

栅极电压传输元件222可以在充电时间之后的控制时间期间将栅极导通电压传输到栅极线。当移位寄存器220是第二移位寄存器122时，控制时间可以是第三时间。栅极控制电路220可以在控制时间期间接收具有低电平的第一时钟信号CLK1和具有高电平的第二时钟信号CLK2。栅极电压传输元件222可以基于充电的存储器元件221、第一时钟信号CLK1和第二时钟信号CLK2输出栅极导通电压。

栅极控制电路220可以在控制时间期间与栅极电压传输元件222的栅极导通电压输出Gout同时输出进位信号Cn。栅极控制电路220可以基于充电的存储器元件221、第一时钟信号CLK1和第二时钟信号CLK2输出进位信号Cn。当移位寄存器220是第二移位寄存器122时，进位信号Cn可以输入到第一移位寄存器121和第三移位寄存器123。在这种情况下，可以基于进位信号Cn对包括在第一移位寄存器121中的存储器元件进行放电。可以基于进位信号Cn对包括在第三移位寄存器123中的存储器元件进行充电。

栅极电压传输元件222可以在显示时段中电连接到存储器元件221。例如，栅极电压传输元件222可以是薄膜晶体管。在这种情况下，栅极电压传输元件222的一个端子可以连接到存储器元件221的一个端子，并且栅极电压传输元件222的控制端子可以连接到存储器元件221的另一个端子。栅极电压传输元件222的一个端子和栅极电压传输元件222的控制端子之间的电位差可以高于充电的存储器元件221的栅极电压传输元件222的阈值电压电平。也就是说，栅极电压传输元件222可以在控制时间期间接通。

开关元件223可以在显示时段期间电连接存储器元件221和栅极电压传输元件222，并且可以在触摸时段期间电断开存储器元件221和栅极电压传输元件222。例如，开关元件223的第一端子可以连接到存储器元件221，并且开关元件223的第二端子可以连接到栅极电压传输元件222。当在显示时段中通过开关元件223的操作对存储器元件221充电时，栅极电压传输元件222接通。无论存储器元件221是否被充电，在触摸时段期间通过开关元件223的操作来关断栅极电压传输元件222。因此，在触摸时段期间，栅极电压传输元件222可以不将栅极导通电压输出到栅极线，并且栅极控制电路220可以不输出进位信号Cn。

即使当显示时段改变为触摸时段时存储器元件221未被放电，开关元件223也可以防止栅极电压传输元件222接通。原则上，栅极控制电路220的存储器元件221可以在控制时间之后的放电时间期间放电。因此，在输出栅极导通电压之后，必须关断栅极电压传输元件222。然而，当显示时段改变为触摸时段时，可以不提供放电存储器元件221的放电时间。在这种情况下，开关元件223可以电断开存储器元件221和栅极电压传输元件222，以关断栅极电压传输元件222。由于栅极电压传输元件222与存储器元件221电断开，因此可以减少或防止触摸时段期间的触摸感测功能的劣化。

模式选择元件224可以在触摸时段期间基于栅极截止信号GOF向栅极线提供触摸栅极电压。例如，模式选择元件224可以是薄膜晶体管。在这种情况下，模式选择元件224的第一端子可以连接到电压线VL以接收触摸栅极电压，模式选择元件224的第二端子可以连接到栅极线，以及模式选择元件224的控制端子可以连接到栅极截止信号线GOL以接收栅极截止信号GOF。也就是说，可以在触摸时段期间接通模式选择元件224。

放电电路230在显示时段的放电时间期间接收后进位信号Cn+1。当移位寄存器200是第二移位寄存器122时，放电时间可以是第四时间，并且后进位信号Cn+1可以是从第三移位寄存器123输出的第三进位信号C3。放电电路230在放电时间期间形成存储器元件221的放电路径，并且存储器元件221被放电。栅极电压传输元件222可以通过存储器元件221的放电而关断。

图6是示出不包括图5中所示的开关元件的移位寄存器的配置的电路图。参考图6，移位寄存器300包括充电电路310、栅极控制电路320和放电电路330。移位寄存器300将被理解为移位寄存器的实施例，其基于预进位信号Cn-1对存储器元件充电，并且基于后进位信号Cn+1对存储器元件进行放电，但是移位寄存器300不限于图6中所示的电路图。

充电电路310可以在显示时段的充电时间期间基于预进位信号Cn-1对存储器元件Cmem充电。充电电路310包括第一晶体管Tr1和第二晶体管Tr2。第一晶体管Tr1和第二晶体管Tr2中的每一个可以是N型薄膜晶体管。可替换地，第一晶体管Tr1和第二晶体管Tr2中的每一个可以是P型薄膜晶体管、NMOS或PMOS。

第一晶体管Tr1可以基于第一时钟信号CLK1将预进位信号Cn-1提供给栅极控制电路320。第一晶体管Tr1的第一端子接收预进位信号Cn-1，第一晶体管Tr1的第二端子连接至栅控电路320，并且第一晶体管Tr1的控制端子接收第一时钟信号CLK1。例如，当第一时钟信号CLK1具有高电平时，第一晶体管Tr1可以将预进位信号Cn-1输出到栅极控制电路320。第二晶体管Tr2的第一端子和控制端子连接到第一晶体管Tr1的一个端子，并且第二晶体管Tr2的第二端子连接到第一晶体管Tr1的第二端子和栅极控制电路320。

栅极控制电路320可以在显示时段的控制时间期间基于第一时钟信号CLK1、第二时钟信号CLK2和充电的存储器元件Cmem输出栅极导通电压和进位信号Cn。栅极控制电路320包括第三至第七晶体管Tr3至Tr7和存储器元件Cmem。第三至第七晶体管Tr3至Tr7中的每一个可以是N型薄膜晶体管。然而，不限于此，第三至第七晶体管Tr3至Tr7中的每一个可以是N型薄膜晶体管、NMOS或PMOS。

第三晶体管Tr3可以基于充电的存储器元件Cmem和第二时钟信号CLK2输出进位信号Cn。第三晶体管Tr3的第一端子接收第二时钟信号CLK2，第三晶体管Tr3的第二端子连接到进位信号Cn的输出端，并且第三晶体管Tr3的控制端子连接到第二晶体管Tr3的一个端子。第三晶体管Tr3可以在控制时间期间基于存储器元件Cmem的充电而接通。第三晶体管Tr3可以在控制时间期间基于具有高电平的第二时钟信号CLK2输出进位信号Cn。

第四晶体管Tr4可以基于充电的存储器元件Cmem和第二时钟信号CLK2向栅极线提供栅极导通电压。第四晶体管Tr4可以是图5中所示的栅极电压传输元件222。第四晶体管Tr4的一个端子接收第二时钟信号CLK2，第四晶体管Tr4的另一个端子连接到栅极线，并且第四晶体管Tr4的控制端子连接到存储器元件Cmem的一个端子。在控制时间中可以基于存储器元件Cmem的充电来接通第四晶体管Tr4。第四晶体管Tr4可以在控制时间期间基于具有高电平的第二时钟信号CLK2将栅极导通电压输出到栅极线。

在控制时间期间第五晶体管Tr5关断，以防止进位信号Cn被提供在不同的路径中。第五晶体管Tr5的第一端子连接到第三晶体管Tr3的另一端子，第五晶体管Tr5的第二端子连接到电压线VL以接收栅极低电压VGL，并且第五晶体管Tr5的控制端子接收第一时钟信号CLK1。在触摸时段中，栅极低电压VGL可以是关断触摸显示设备100的像素晶体管TR的栅极截止电压。在控制时间期间可以基于具有低电平的第一时钟信号CLK1来关断第五晶体管Tr5

第五晶体管Tr5可以将输出进位信号Cn的端子的电压电平降低到栅极低电压VGL，使得其他移位寄存器在输出进位信号Cn之后不向栅极线输出栅极导通电压。第五晶体管Tr5可以基于具有高电平的第一时钟信号CLK1接通，并且可以将输出进位信号Cn的端子的电压电平降低到栅极低电压VGL。

在控制时间期间第六晶体管Tr6关断，以防止栅极导通电压被提供在不同的路径中。第六晶体管Tr6的第一端子连接到第四晶体管Tr4的另一端子，第六晶体管Tr6的第二端子连接到电压线VL，并且第六晶体管Tr6的控制端子接收第一时钟信号CLK1。在控制时间期间可以基于具有低电平的第一时钟信号CLK1来关断第六晶体管Tr6。另外，第六晶体管Tr6可以在放电时间期间接通，以与放电电路330一起形成存储器元件Cmem的放电路径。第六晶体管Tr6可以在放电时间期间接通，以将栅极线的电压电平降低到栅极低电压VGL。

可以在触摸时段期间接通第七晶体管Tr7以输出触摸栅极电压。第七晶体管Tr7可以是模式选择元件224。第七晶体管Tr7的第一端子连接到栅极线，第七晶体管Tr7的第二端子接收栅极低电压VGL，并且第七晶体管Tr7的控制端子接收栅极截止信号GOF。在触摸时段期间，栅极低电压VGL可以是触摸栅极电压，其是用于最小化栅极线和触摸电极之间的电位差的AC电压。基于栅极截止信号GOF，第七晶体管Tr7可以在触摸时段中接通，并且可以在显示时段中关断。

存储器元件Cmem在充电时间期间基于充电电路310充电，在控制时间期间保持充电状态，并且在放电时间期间基于放电电路330放电。存储器元件Cmem可以是图5中所示的电容器元件或存储器元件221。存储器元件Cmem的第一端子可以连接到第四晶体管Tr4的控制端子，存储器元件Cmem的第二端子可以连接到第四晶体管Tr4的第二端子。因此，当存储器元件Cmem被充电时，第四晶体管Tr4接通。

当在控制时间之后没有放电时间的情况下前进到触摸时段时，存储器元件Cmem不放电。在这种情况下，第四晶体管Tr4可以在触摸时段期间保持接通状态。在触摸时段期间，触摸栅极电压通过第七晶体管Tr7施加到栅极线，但是触摸栅极电压的一部分可以被提供给接通的第四晶体管Tr4。在这种情况下，与其他栅极线相比，可以生成由栅极控制电路320引起的等效阻抗的差异。也就是说，由连接到栅极控制电路320的像素PIX和触摸电极TE测量的触摸值可以具有与由连接到其他栅极线的像素PIX和触摸电极TE测量的触摸值不同的值。例如，由连接到栅极控制电路320的像素PIX和触摸电极TE测量的触摸值可以具有大于外围触摸值的偏移值。

另外，当第四晶体管Tr4是薄膜晶体管时，第四晶体管Tr4的阈值电压的变化可以随时间大于晶体硅。当连接到从显示时段改变到触摸时段时被驱动的像素的第四晶体管Tr4比连接到在显示时段期间被驱动的像素的其他移位寄存器中包括的栅极电压传输元件具有更大的应力。结果，第四晶体管Tr4的阈值电压的变化可以大于其他栅极电压传输元件的阈值电压的变化。显示器使用越长，连接到第四晶体管Tr4的像素的显示区域中出现的图像劣化越大。在这种情况下，由于图像劣化，显示质量可能在像素中劣化。

放电电路330提供存储器元件Cmem的放电路径。放电电路330可以基于后进位信号Cn+1使存储器元件Cmem放电。放电电路330包括第八晶体管Tr8。第八晶体管Tr8可以是N型薄膜晶体管，但是，不限于此，第八晶体管Tr8可以是P型薄膜晶体管、NMOS或PMOS。第八晶体管Tr8的第一端子连接到存储器元件Cmem的第一端子，第八晶体管Tr8的第二端子接收栅极低电压VGL，并且第八晶体管Tr8的控制端子接收后进位信号Cn+1。

图7是示出图6中所示的移位寄存器的操作的时序图。为了便于解释，将参考图6的附图标记描述图7中所示的时序图。参考图3，相对于时间示出了第一时钟信号CLK1、第二时钟信号CLK2、栅极截止信号GOF和栅极低电压VGL的波形。移位寄存器300的操作时段可以包括显示时段、瞬态时段和触摸时段。可以在显示时段和触摸时段之间形成瞬态时段，反之亦然。具体地，瞬态时段可以包括显示时段和触摸时段之间的第一瞬态时段，以及触摸时段和下一显示时段之间的第二瞬态时段。

显示时段延长到第一时间t1。栅极截止信号GOF和栅极低电压VGL在显示时段期间保持低电平。在显示时段期间，第一时钟信号CLK1和第二时钟信号CLK2彼此反转。当第一时钟信号CLK1具有高电平时，存储器元件Cmem被充电，并且具有低电平的栅极低电压VGL被输出到栅极线。此后，当第一时钟信号CLK1具有低电平并且第二时钟信号CLK2具有高电平时，基于充电的存储器元件Cmem将栅极导通电压输出到栅极线。

瞬态时段(例如，第一瞬态时段)从第一时间t1延伸到第二时间t2。栅极截止信号GOF和栅极低电压VGL在瞬态期间保持低电平。第一时钟信号CLK1和第二时钟信号CLK2彼此不反相并在瞬态期间保持低电平。触摸显示设备100可以在瞬态时段期间停止数据写入操作以施加数据电压，并且可以在触摸显示驱动集成电路中实施用于施加用于触摸感测的信号的电路。可以在瞬态时段期间执行用于触摸感测的操作。

当移位寄存器300基于具有低电平的第一时钟信号CLK1和具有高电平的第二时钟信号CLK2输出栅极导通电压时直到第一时间t1时，存储器元件Cmem在第二时间t2之后不被放电。当第六晶体管Tr6接通时，存储器元件Cmem可以放电，但是由于第一时钟信号CLK1具有低电平，所以存储器元件Cmem不放电。也就是说，第四晶体管Tr4在瞬态时段和触摸时段期间接通。

触摸时段被定义为从第二时间t2到第三时间t3。栅极截止信号GOF在触摸时段期间具有高电平。与图7中所示的不同，可以在触摸时段期间基于高电平来切换栅极截止信号GOF。可以接通第七晶体管Tr7以输出栅极低电压VGL。栅极低电压VGL可以是交流(alternating current，AC)电压，该交流电压被切换以具有与栅极截止信号GOF相同的时段和变化，该栅极截止信号GOF被切换以消除栅极和触摸电极之间的寄生电容。例如，栅极截止信号GOF和栅极低电压VGL可以具有方波图案，例如，具有相同的时段性(periodicity)并且可以在触摸时段期间同步，分别返回到高电平和低电平。另外，第七晶体管Tr7的栅极-源极电压可以基于切换的栅极截止信号GOF和切换的栅极低电压VGL保持恒定。

在触摸时段期间，第一时钟信号CLK1和第二时钟信号CLK2保持低电平。存储器元件Cmem保持在充电状态，并且第四晶体管Tr4接通。因此，栅极低电压VGL的一部分被提供给接通的第四晶体管Tr4。因此，由连接到移位寄存器300的触摸电极TE感测的触摸值可以大于由其他触摸电极TE感测的触摸值。也就是说，即使用户没有触摸连接到移位寄存器300的触摸电极TE，也可能在连接到移位寄存器300的触摸电极TE处错误地检测到触摸。

瞬态时段，例如第二瞬态时段，被定义为从第三时间t3到第四时间t4。栅极截止信号GOF和栅极低电压VGL在瞬态期间保持低电平。第一时钟信号CLK1和第二时钟信号CLK2在瞬态期间保持低电平。因此，存储器元件Cmem不放电，并且第四晶体管Tr4接通。

显示时段再次从第四时间t4开始定义。栅极截止信号GOF和栅极低电压VGL在显示时段期间保持低电平。第一时钟信号CLK1和第二时钟信号CLK2在显示时段中彼此反转。在第四时间t4，第一时钟信号CLK1具有高电平，第二时钟信号CLK2具有低电平。此时，存储器元件Cmem被放电，并且具有低电平的栅极低电压被输出到栅极线。

图8是示出根据实施例的移位寄存器400的配置的电路图。图8是图5中所示的移位寄存器200的具体电路图。参考图8，移位寄存器400包括充电电路410、栅极控制电路420和放电电路430。图8中所示的移位寄存器400将被理解为防止可能由存储器元件Cmem引起的触摸功能的劣化的示例实施例，但是实施例不限于图8中所示的电路图。为了便于解释，将参考图5的参考数字描述图8中所示的电路图。

充电电路410包括第一和第二晶体管Tr1和Tr2。栅极控制电路420包括第三至第七晶体管Tr3至Tr7。放电电路430包括第八晶体管Tr8。由于第一至第八晶体管Tr1至Tr8的配置与图6中所示的第一至第八晶体管Tr1至Tr8的配置基本相同，因此将省略关于第一至第八晶体管Tr1至Tr8的详细描述。第四晶体管Tr4可以是图5中所示的栅极电压传输元件222，并且第七晶体管Tr7可以是图5中所示的模式选择元件224。

第一至第八晶体管Tr1至Tr8可以是相同类型的晶体管。例如，第一至第八晶体管Tr1至Tr8可以是N型薄膜晶体管。当第一至第八晶体管Tr1至Tr8被实施为单一类型时，可以降低显示面板的制造成本。然而，第一至第八晶体管Tr1至Tr8可以被实施为P型薄膜晶体管或N型和P型薄膜晶体管。

栅极控制电路420还包括存储器元件Cmem和第一至第三开关元件SW1至SW3。存储器元件Cmem可以是图5中所示的存储器元件221。第一至第三开关元件SW1至SW3可以是图5中所示的开关元件223。当移位寄存器400在显示时段期间接收到预进位信号Cn-1时，存储器元件Cmem被充电。当移位寄存器400在显示时段期间接收具有高电平的第二时钟信号CLK2时，充电的存储器元件Cmem接通第四晶体管Tr4。在这种情况下，第四晶体管Tr4将栅极导通电压输出到栅极线。当移位寄存器400在显示时段期间接收到后进位信号Cn+1时，存储器元件Cmem被放电。

第一开关元件SW1和第二开关元件SW2在显示时段期间电连接存储器元件Cmem和第四晶体管Tr4，并且在触摸时段期间电断开存储器元件Cmem和第四晶体管Tr4。第一开关元件SW1的第一端子连接到第四晶体管Tr4的控制端子，并且第一开关元件SW1的第二端子连接到存储器元件Cmem的第一端子。第一开关元件SW1可以基于第一开关信号S在显示时段期间接通，并且在触摸时段期间1关断。第二开关元件SW2的第一端子连接到存储器元件Cmem的第二端子，并且第二开关元件SW2的第二端子连接到第四晶体管Tr4的第二端子。第二开关元件SW2可以基于第二开关信号S2在显示时段期间接通，并且在触摸时段期间关断。

第一开关元件SW1和第二开关元件SW2防止第四晶体管Tr4在触摸时段期间被存储器元件Cmem接通。也就是说，在触摸时段期间，第一和第二开关元件SW1和SW2关断，并且下面将描述的第三开关元件SW3接通，使得低电压VLW被施加到第四晶体管Tr4的控制端子。第四晶体管Tr4在触摸期间被低电压VLW关断。因此，可以防止触摸栅极电压的一部分被提供给接通的第四晶体管Tr4。结果，减少或防止了触摸显示设备的触摸感测功能的劣化，并且进一步减少或防止了显示功能的劣化。图8中所示的栅极控制电路420包括第一和第二开关元件SW1和SW2。可替换地，栅极控制电路420可以仅包括第一和第二开关元件SW1和SW2中的一个。

第三开关元件SW3将低电压VLW提供给第四晶体管Tr4，以在触摸时段期间关断第四晶体管Tr4。第三开关元件SW3的第一端子连接到第四晶体管Tr4的控制端子，并且第三开关元件SW3的第二端子接收低电压VLW。第三开关元件SW3可以基于第三开关信号S3在显示时段期间关断，并且在触摸时段期间接通。低电压VLW具有低于第四晶体管Tr4的阈值电压的电压电平。

图9是示出图8中所示的移位寄存器的操作的时序图。为了便于解释，将参考图8的附图标记描述图9中所示的时序图。参考图8，相对于时间示出了第一时钟信号CLK1、第二时钟信号CLK2、栅极截止信号GOF、栅极低电压VGL以及第一至第三开关信号S1至S3的波形。移位寄存器400的操作时段可以包括显示时段、瞬态时段和触摸时段。瞬态时段可以在显示时段和触摸时段之间，反之亦然。第一时钟信号CLK1、第二时钟信号CLK2、栅极截止信号GOF和栅极低电压VGL的波形与图7中所示的第一时钟信号CLK1、第二时钟信号CLK2、栅极截止信号GOF和栅极低电压VGL的波形基本相同。

在显示时段期间和在瞬态时段期间，第一和第二开关信号S1和S2可以具有高电平，并且第三开关信号S3可以具有低电平。在触摸时段期间，第一和第二开关信号S1和S2可以具有低电平，并且第三开关信号S3可以具有高电平。在这种情况下，第一至第三开关元件SW1至SW3由具有高电平的开关信号接通，并由具有低电平的开关信号关断。第一至第三开关元件SW1至SW3可以是N型薄膜晶体管。然而，第一至第三开关元件SW1至SW3可以被形成为各种类型。例如，当第一至第三开关元件SW1至SW3可以是P型薄膜晶体管时，图9所示的第一至第三开关信号S1至S3的电平可以被反转并提供给第一至第三开关元件SW1至SW3。

第四晶体管Tr4在触摸时段期间由第一至第三开关信号S1至S3关断，并且在显示时段期间由第一至第三开关信号S1至S3接通。在瞬态期间，第四晶体管Tr4与存储器元件Cmem电连接，并且第四晶体管Tr4接通。然而，与图9中所示不同，在瞬态时段期间，第一和第二开关信号S1和S2可以具有低电平，并且第三开关信号S3可以具有高电平。也就是说，第四晶体管Tr4可以在瞬态期间关断。由于触摸显示设备100在瞬态时段期间不执行显示功能或触摸功能，因此第四晶体管Tr4和存储器元件Cmem可以在瞬态时段期间彼此电断开。

图10是示出图8中所示的移位寄存器的操作的时序图。为了便于解释，将参考图8的附图标记描述图10中所示的时序图。参考图10，相对于时间示出了第一时钟信号CLK1、第二时钟信号CLK2、栅极截止信号GOF、栅极低电压VGL以及第一至第三开关信号S1至S3的波形。移位寄存器400的操作时段可以包括显示时段、瞬态时段和触摸时段。瞬态时段可以在显示时段和触摸时段之间。第一时钟信号CLK1和第二时钟信号CLK2的波形与图9中所示的第一时钟信号CLK1和第二时钟信号CLK2的波形基本相同。

栅极截止信号GOF和栅极低电压VGL在显示时段和瞬态时段期间具有低电平。在触摸时段期间，可以基于高电平来切换栅极截止信号GOF，并且可以基于低电平来切换栅极低电压VGL。例如，栅极截止信号GOF和栅极低电压VGL可以具有方波图案，例如，具有相同的时段性并且可以在触摸时段期间同步，分别返回到高电平和低电平。可以基于切换的栅极低电压VGL最小化栅电极和触摸电极之间的寄生电容。可以基于切换栅极低电压VGL和切换栅极截止信号GOF来最小化第七晶体管Tr7的栅极-源极电压的变化。

在显示时段和瞬态时段期间，第一和第二开关信号S1和S2具有高电平，并且第三开关信号S3具有低电平。在触摸时段期间，可以基于低电平来切换第一和第二开关信号S1和S2，并且可以基于高电平来切换第三开关信号S3。例如，第一和第二开关信号S1和S2以及第三开关信号S3可以具有方波图案，例如，具有相同的时段性并且可以在触摸时段期间同步，分别返回低电平和高电平。在触摸时段期间，第一和第二开关元件SW1和SW2关断，并且第三开关元件SW3接通。由于第一至第三开关信号S1至S3被切换，所以第一至第三开关元件SW1至SW3中的每一个的栅极-源极电压可以保持恒定。

第四晶体管Tr4在触摸时段期间由第一至第三开关信号S1至S3关断，并且在显示时段期间由第一至第三开关信号S1至S3接通。在瞬态期间，第四晶体管Tr4与存储器元件Cmem电连接，并且第四晶体管Tr4接通。在触摸时段期间，基于接通的第三开关元件SW3将低电压VLW施加到第四晶体管Tr4的控制端子。可以切换低电压VLW，并且可以基于切换的低电压VLW和切换的栅极低电压VGL保持第四晶体管Tr4的栅极-源极电压恒定。

图11A至图11D是用于描述图8中所示的第一到第三开关元件的配置的视图。为了便于说明，将参考图8的附图标记描述图11A至11D所示的配置。图11A至图11D中所示的第一至第三开关元件SW1至SW3将被理解为示例实施例，但是第一至第三开关元件SW1至SW3不限于图11A至图11D中所示的配置。图11A至图11D将被理解为其中用于驱动现有栅极驱动集成电路的信号用于控制开关元件的导通/截止的实施例，

参考图11A，第一开关元件SW1可以包括N型薄膜晶体管Tsn。而且，第二和第三开关元件SW2和SW3中的每一个可以包括N型薄膜晶体管Tsn。当第一开关元件SW1和第二开关元件SW2中的每一个包括N型薄膜晶体管Tsn时，第一信号S1和第二开关信号S2可以在显示时段期间具有高电平并且可以在触摸时段期间具有低电平。当第三开关元件SW3包括N型薄膜晶体管Tsn时，第三开关信号S3可以在显示时段期间具有低电平并且可以在触摸时段期间具有高电平。

参考图11B，第一开关元件SW1可以包括P型薄膜晶体管Tsp。而且，第二和第三开关元件SW2和SW3中的每一个可以包括P型薄膜晶体管Tsp。当第一开关元件SW1和第二开关元件SW2中的每一个包括P型薄膜晶体管Tsp时，第一信号S1和第二开关信号S2可以在显示时段期间具有低电平并且可以在触摸时段期间具有高电平。当第三开关元件SW3包括P型薄膜晶体管Tsp时，第三开关信号S3可以在显示时段期间具有高电平并且可以在触摸时段期间具有低电平。

参考图11C，第一开关元件SW1可以包括第一薄膜晶体管Tsa和第二薄膜晶体管Tsb。而且，第二开关元件SW2可以包括第一薄膜晶体管Tsa和第二薄膜晶体管Tsb。第一薄膜晶体管Tsa和第二薄膜晶体管Tsb可以是N型薄膜晶体管。第一薄膜晶体管Tsa的第一端子和第二薄膜晶体管Tsb的第一端子连接到存储器元件Cmem或第四晶体管Tr4，第一薄膜晶体管Tsa的第二端子和第二薄膜晶体管Tsb的第二端子连接到第四晶体管Tr4或存储器元件Cmem。第一薄膜晶体管Tsa的控制端子接收第一时钟信号CLK1，并且第二薄膜晶体管Tsb的控制端子接收第二时钟信号CLK2。

由于第一时钟信号CLK1和第二时钟信号CLK2在显示时段期间彼此反转，所以第一薄膜晶体管Tsa和第二薄膜晶体管Tsb中的一个接通。因此，第四晶体管Tr4在显示时段期间电连接到存储器元件Cmem。第一时钟信号CLK1和第二时钟信号CLK2在瞬态时段和触摸时段期间保持低电平。因此，在瞬态时段和触摸时段期间，第一薄膜晶体管Tsa和第二薄膜晶体管Tsb关断。因此，第四晶体管Tr4在触摸期间与存储器元件Cmem电断开，并且第四晶体管Tr4在触摸期间关断。由于图11C中所示的第一开关元件SW1使用现有的时钟信号，因此不需要附加线来向栅极驱动集成电路120提供开关信号。

在图11D中，第三开关元件SW3可以包括N型薄膜晶体管Tsc。第三开关元件SW3可以是图8中所示的第三开关元件SW3。第三开关元件SW3可以基于栅极截止信号GOF将低电压VLW提供给第四晶体管Tr4的控制端子。栅极截止信号GOF在触摸时段期间具有高电平。因此，在触摸时段期间，第三开关元件SW3将低电压VLW提供给第四晶体管Tr4的控制端子和关断期间的第四晶体管Tr4。

由于图11D中所示的第三开关元件SW3使用现有的栅极截止信号GOF，因此不需要附加线来向栅极驱动集成电路120提供开关信号。当基于栅极截止信号GOF操作第三开关元件SW3时，存储器元件Cmem可以在触摸时段期间与第四晶体管Tr4电断开。

图12是示出根据实施例的移位寄存器500的配置的电路图。图12是图5中所示的移位寄存器200的具体电路图。参考图12，移位寄存器500包括充电电路510、栅极控制电路520和放电电路530。为了便于解释，将参考图5的参考数字描述图12中所示的电路图。由于充电电路510和放电电路530的配置与图8中所示的充电电路510和放电电路530的配置基本相同，因此将省略详细描述。

栅极控制电路520包括第三至第七晶体管Tr3至Tr7、存储器元件Cmem以及第一至第三开关元件SW1至SW3。由于第三至第七晶体管Tr3至Tr7、存储器元件Cmem以及第一和第二开关元件SW1和SW2的配置与图8所示的第三至第七晶体管Tr3至Tr7、存储器元件Cmem以及第一和第二开关元件SW1和SW2的配置基本相同，因此将省略详细描述。

与图8中所示的第三开关元件SW3不同，第三开关元件SW3将栅极低电压VGL提供给第四晶体管Tr4，以在触摸时段期间关断第四晶体管Tr4。第三开关元件SW3的第一端子连接到第四晶体管Tr4的控制端子，并且第三开关元件SW3的第二端子接收栅极低电压VGL。第三开关元件SW3基于第三开关信号S3在触摸时段期间接通，并且在显示时段期间关断。栅极低电压VGL具有低于第四晶体管Tr4的阈值电压的电压电平。

图13是用于描述根据实施例的栅极驱动集成电路的操作的流程图。参考图13，栅极驱动集成电路的操作在图2中所示的栅极驱动集成电路120或图5中所示的移位寄存器200中执行。为了便于解释，将参考图2和图5的附图标记描述图13中所示的流程图。

在操作S110中，栅极驱动集成电路120对存储器元件221充电。栅极驱动集成电路120可以在显示时段期间基于选通信号ST或基于选通信号ST生成的预进位信号Cn-1对存储器元件221充电。例如，移位寄存器200的充电电路210可以基于具有高电平的第一时钟信号CLK1和具有高电平的预进位信号Cn-1对存储器元件221充电。

在操作S120中，栅极电压传输元件222接通。可以基于充电的存储器元件221接通栅极电压传输元件222。同时，栅极驱动集成电路120可以基于具有低电平的第一时钟信号CLK1、具有高电平的第二时钟信号CLK2和充电的存储器元件221向栅极线输出栅极导通电压。另外，栅极电压传输元件222可以输出进位信号Cn。

当操作S130确定显示时段已经结束时，例如，第一瞬态时段开始时，在栅极驱动集成电路120前进到触摸时段以感测触摸之前，第一时钟信号CLK1和第二时钟信号CLK2保持在低电平。然后，存储器元件221不放电，并且过程前进到操作S140。可替换地，当操作S130确定要继续显示时段时，保持显示时段并且过程前进到操作S160以使存储器元件221放电。

在操作S140中，开关元件223电断开存储器元件221和栅极电压传输元件222。开关元件223可以在触摸时段期间电断开存储器元件221和栅极电压传输元件222，但是不限于此，例如，开关元件223也可以在瞬态时段期间电断开存储器元件221和栅极电压传输元件222。在这种情况下，栅极电压传输元件222关断，并且可以防止作为触摸栅极电压的栅极低电压VGL的一部分被提供给栅极电压传输元件222。低于栅极电压传输元件222的阈值电压的低电压可以被施加到栅极电压传输元件222以关断栅极电压传输元件222。

当操作S150确定触摸时段已经结束时，例如，第二瞬态时段将开始时，在栅极驱动集成电路120在触摸时段之后再次前进到显示时段之前，第一时钟信号CLK1和第二时钟信号CLK2保持在低电平。在这种情况下，过程前进到操作S160以使存储器元件221放电。当保持触摸时段时，过程前进到操作S140。

在操作S160中，在触摸时段结束之后，开关元件223再次电连接存储器元件221和栅极电压传输元件222。开关元件223可以在触摸时段之后的第二瞬态时段期间电连接存储器元件221和栅极电压传输元件222，但是不限于此，例如，开关元件223也可以在显示时段期间电连接存储器元件221和栅极电压传输元件222。

在操作S170中，栅极驱动集成电路120对存储器元件221放电。栅极驱动集成电路120可以在显示时段中基于后进位信号Cn+1对存储器元件221放电。

实施例提供了栅极驱动集成电路及其操作方法，当触摸显示装置以被分为显示时段和触摸时段的时分方法操作时，能够确保触摸和显示质量的可靠性。

根据以上内容，栅极驱动集成电路及其操作方法可以通过使用开关元件来确保触摸的可靠性和显示质量，该开关元件确定显示时段和触摸时段期间存储器元件和栅极电压传输元件之间的连接关系。

本文已经公开了示例实施例，并且虽然采用了特定术语，但是它们仅以一般性和描述性意义来使用和解释，而不是出于限制的目的。除非另有具体说明，在一些情况下，对于本领域普通技术人员来说，在提交本申请时显而易见的是，结合特定实施例描述的特征、特性和/或元件可以单独使用，或者与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (18)

1.一种栅极驱动集成电路，以时分方法操作，所述时分方法被分为显示时段和触摸时段，所述栅极驱动集成电路包括：

充电电路，用于在所述显示时段的充电时间期间对存储器元件充电；

栅极控制电路，包括所述存储器元件，所述栅极控制电路在所述显示时段的控制时间期间基于所述充电的存储器元件向栅极线输出栅极导通电压；和

放电电路，用于在所述显示时段的放电时间期间使所述充电的存储器元件放电，

其中，所述栅极控制电路还在所述触摸时段电断开所述存储器元件与所述栅极控制电路，

其中，所述栅极控制电路还包括

栅极电压传输元件；和

第一开关元件，连接在所述栅极电压传输元件和所述存储器元件之间，其中，所述第一开关元件接通以将充电的存储器元件的电压提供给所述栅极电压传输元件，使得经由所述第一开关元件提供的充电的存储器元件的电压导通所述栅极电压传输元件，以在所述控制时间期间基于充电的存储器元件的电压向所述栅极线提供栅极导通电压,

其中，所述第一开关元件在所述触摸时段期间电断开所述存储器元件和所述栅极电压传输元件，以关断所述栅极电压传输元件。

2.如权利要求1所述的栅极驱动集成电路，其中：

所述栅极控制电路还包括第二开关元件，在所述触摸时段期间向所述栅极电压传输元件提供低于所述栅极电压传输元件的阈值电压的低电压，和

所述第一开关元件在所述显示时段期间电连接所述栅极电压传输元件和所述存储器元件。

3.如权利要求2所述的栅极驱动集成电路，其中，在所述触摸时段期间将所述低电压施加到所述栅极线。

4.如权利要求2所述的栅极驱动集成电路，其中：

所述第二开关元件在所述触摸时段期间基于以低电平为基础切换的第一开关信号，电断开所述栅极电压传输元件和所述存储器元件，

所述第一开关元件在所述触摸时段期间向所述栅极电压传输元件的控制端子提供基于第二开关信号切换的所述低电压，并且

所述第二开关信号是以高电平为基础切换的。

5.如权利要求1所述的栅极驱动集成电路，其中：

所述栅极控制电路基于第一时钟信号和第二时钟信号输出所述栅极导通电压，

所述第一时钟信号在所述充电时间期间具有高电平，在所述控制时间期间具有低电平，在所述放电时间期间具有所述高电平，

所述第二时钟信号在所述充电时间期间具有低电平，在所述控制时间期间具有高电平，在所述放电时间期间具有所述低电平，以及

所述第一时钟信号和第二时钟信号在所述显示时段和所述触摸时段之间的瞬态时段期间具有低电平。

6.如权利要求5所述的栅极驱动集成电路，其中，所述充电电路在所述充电时间期间基于所述第一时钟信号和基于前一栅极线的控制输出的预进位信号对所述存储器元件充电。

7.如权利要求5所述的栅极驱动集成电路，其中，所述放电电路在所述放电时间期间基于后进位信号来使所述存储器元件放电，所述后进位信号基于下一栅极线的控制来输出。

8.如权利要求5所述的栅极驱动集成电路，其中，所述栅极控制电路：

在所述充电时间和所述放电时间期间基于具有所述高电平的第一时钟信号向所述栅极线输出栅极截止电压，

在所述控制时间期间基于具有所述高电平的第二时钟信号和所述充电的存储器元件向所述栅极线输出栅极导通电压，以及

在所述控制时间期间基于具有所述高电平的第二时钟信号和所述充电的存储器元件，同时输出进位信号和所述栅极导通电压。

9.如权利要求5所述的栅极驱动集成电路，其中，所述开关元件包括：

第一晶体管，基于具有所述高电平的第一时钟信号将所述存储器元件电连接到所述栅极控制电路；和

第二晶体管，基于具有所述高电平的第二时钟信号将所述存储器元件电连接到所述栅极控制电路。

10.根据权利要求1所述的栅极驱动集成电路，其中，所述栅极控制电路还包括模式选择元件，所述模式选择元件在所述触摸时段中向所述栅极线提供切换的触摸栅极电压。

11.一种栅极驱动集成电路，以时分方法操作，所述时分方法被分为显示时段、触摸时段和所述显示时段与所述触摸时段之间的瞬态时段，所述栅极驱动集成电路包括：

栅极线；和

移位寄存器，在所述显示时段的一部分期间向所述栅极线输出栅极导通电压，并且在所述触摸时段期间向所述栅极线输出触摸栅极电压，

其中，所述移位寄存器包括：

栅极电压传输元件；和

开关元件，连接在所述栅极电压传输元件和存储器元件之间，其中：

所述存储器元件由充电电路充电，

所述开关元件接通以将充电的存储器元件的电压提供给所述栅极电压传输元件，使得经由所述开关元件提供的充电的存储器元件的电压导通所述栅极电压传输元件，以在控制时间期间基于充电的存储器元件的电压向所述栅极线提供栅极导通电压，

开关元件在所述显示时段期间电连接所述栅极电压传输元件和所述存储器元件，并且在所述触摸时段和瞬态时段期间电断开所述栅极电压传输元件和所述存储器元件，以关断所述栅极电压传输元件。

12.如权利要求11所述的栅极驱动集成电路，其中：

所述移位寄存器：

在所述显示时段期间，基于第一时钟信号和第二时钟信号输出所述栅极导通电压，以及

在所述瞬态时段期间，基于所述第一时钟信号和第二时钟信号输出栅极截止电压，以及

所述第一时钟信号和第二时钟信号在所述显示时段期间重复地具有高电平和低电平，在所述显示时段期间彼此反转，并且在所述瞬态时段期间保持低电平。

13.如权利要求12所述的栅极驱动集成电路，其中：

所述栅极电压传输元件在所述显示时段的所述部分期间基于具有所述高电平的第二时钟信号向所述栅极线提供所述栅极导通电压，并且

所述存储器元件在所述显示时段的所述部分之前基于具有所述高电平的第一时钟信号来充电，并且基于所述充电的存储器元件导通所述栅极电压传输元件。

14.如权利要求11所述的栅极驱动集成电路，其中，在显示一帧的帧时段期间重复所述显示时段和所述触摸时段一次或多次。

15.如权利要求11所述的栅极驱动集成电路，其中：

所述移位寄存器在所述触摸时段期间向所述栅极线输出切换的触摸栅极电压，并且

所述开关元件在所述触摸时段期间基于切换的开关信号电断开所述栅极电压传输元件和所述存储器元件。

16.一种以时分方法操作的栅极驱动集成电路的操作方法，所述时分方法被分为显示时段和触摸时段，所述操作方法包括：

在所述显示时段的充电时间期间由充电电路对所述栅极驱动集成电路的存储器元件充电；

在所述显示时段的控制时间期间，通过接通在栅极电压传输元件和所述存储器元件之间连接的开关元件来向所述栅极电压传输元件提供所述存储器元件的电压，所述电压基于所述充电的存储器元件的充电水平，以导通所述栅极电压传输元件，使得所述栅极电压传输元件由经由所述开关元件提供的所述充电的存储器元件的电压导通，以基于所述充电的存储器元件的电压向栅极线提供栅极导通电压；以及

在所述显示时段之后的所述触摸时段期间，通过断开所述开关元件来电断开所述存储器元件和所述栅极电压传输元件以关断所述栅极电压传输元件。

17.如权利要求16所述的操作方法，还包括：

在所述显示时段的放电时间期间和在所述触摸时段之后的瞬态时段期间，电连接所述存储器元件和所述栅极电压传输元件；和

对所述存储器元件放电。

18.如权利要求16所述的操作方法，还包括：

在所述触摸时段期间向所述栅极电压传输元件提供低于所述栅极电压传输元件的阈值电压的低电压，以关断所述栅极电压传输元件。

Images