CN109992030A - 一种下电时序电路、电源系统以及控制方法 - Google Patents
一种下电时序电路、电源系统以及控制方法 Download PDFInfo
- Publication number
- CN109992030A CN109992030A CN201711478951.XA CN201711478951A CN109992030A CN 109992030 A CN109992030 A CN 109992030A CN 201711478951 A CN201711478951 A CN 201711478951A CN 109992030 A CN109992030 A CN 109992030A
- Authority
- CN
- China
- Prior art keywords
- voltage
- voltage source
- resistor
- connect
- lower electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
本发明公开一种下电时序电路、电源系统以及控制方法,所述下电时序电路包括:第一电压源、第二电压源、分压电路以及电压基准模块;第一电压源用于提供第一电压;第二电压源用于提供第二电压;分压电路包括串联连接的第一电阻、第二电阻以及第三电阻;第一电阻的一端与第一电压源连接,第三电阻的一端与第二电压源连接;电压基准模块的阴极通过第一电阻与第一电压源连接;电压基准模块的参考端通过第三电阻与第二电压源连接;电压基准模块的阳极与第二电压源连接。本发明通过电压基准模块进行下电调整,压差精度高,可精确保护后级芯片的工作状态;采用分离器件进行设计,容易实现且成本低、占板面积很小。
Description
技术领域
本发明涉及电子技术领域,尤其涉及一种下电时序电路、电源系统以及控制方法。
背景技术
目前主流集成芯片如CPU(Central Processing Unit,中央处理器)、FPGA(FieldProgrammable Gate Array,现场可编程门阵列)等都有多种类型的供电电压,如IO(Input/Output,输入/输出)电压、核心电压、模拟电压、数字电压等。在芯片供电电源管理的要求中,对各路供电电压的上/下电时序和压差有严格的要求,需要在芯片外围电源供电设计中来保证这些时序要求,否则容易出现芯片的损坏。
现有的一种方案是在多路电源供电的输出端通过电容充电给芯片进行供电,各路之间配置不同的容值,控制芯片下电的时序和电压。但是该方案只能改变下电斜率,无法保证多路电源之间的压差满足芯片下电要求,而且电容放电斜率和电流相关,无法保证芯片断电情况下电流的变化对下电时序的影响。
另一种方案是使用其他电源并采集芯片工作情况、控制关断需要优先下电的供电回路来实现芯片关断时序。但是该方案需要采集芯片信息并进行控制,电路复杂且成本较高。
发明内容
有鉴于此,本发明的目的在于提供一种下电时序电路、电源系统以及控制方法,以解决下电时序的控制问题。
本发明解决上述技术问题所采用的技术方案如下:
根据本发明的一个方面,提供的一种下电时序电路,所述下电时序电路包括:第一电压源、第二电压源、分压电路以及电压基准模块;
所述第一电压源用于提供第一电压;所述第二电压源用于提供第二电压;
所述分压电路包括串联连接的第一电阻、第二电阻以及第三电阻;所述第一电阻的一端与所述第一电压源连接,所述第三电阻的一端与所述第二电压源连接;
所述电压基准模块的阴极通过所述第一电阻与所述第一电压源连接;所述电压基准模块的参考端通过所述第三电阻与所述第二电压源连接;所述电压基准模块的阳极与所述第二电压源连接。
根据本发明的另一个方面,提供的一种电源系统,所述电源系统包括上述的下电时序电路。
根据本发明的另一个方面,提供的一种下电时序控制方法,所述方法包括步骤:
通过分压电路获取第一电压源和第二电压源之间的下电压差;
将所述下电压差与预设的下电压差进行比对;
若所述下电压差大于预设的下电压差,则电压基准模块开始工作并调整所述第一电压源的下电速度。
本发明实施例的下电时序电路、电源系统以及控制方法,通过电压基准模块进行下电调整,压差精度高,可精确保护后级芯片的工作状态;采用分离器件进行设计,容易实现且成本低、占板面积很小。
附图说明
图1-图2为本发明实施例的下电时序电路结构示意图;
图3为本发明实施例的下电时序控制方法流程示意图;
图4为本发明实施例的电压源V1和电压源V2之间的下电压差结构示意图;
图5-图6为本发明实施例的仿真结果示意图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白,以下结合附图和实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
第一实施例
如图1-图2所示,本发明第一实施例提供一种下电时序电路,其特征在于,所述下电时序电路包括:第一电压源V1、第二电压源V2、分压电路以及电压基准模块T1。
所述第一电压源V1用于提供第一电压;所述第二电压源V2用于提供第二电压。第一电压和第二电压用于为集成芯片进行供电。
所述分压电路包括串联连接的第一电阻R1、第二电阻R2以及第三电阻R3;所述第一电阻R1的一端与所述第一电压源V1连接,所述第三电阻R3的一端与所述第二电压源V2连接。
所述电压基准模块T1的阴极CA通过所述第一电阻R1与所述第一电压源V1连接;所述电压基准模块T1的参考端Vref通过所述第三电阻R3与所述第二电压源V2连接;所述电压基准模块T1的阳极AN与所述第二电压源V2连接。
在本实施例中,所述电压基准模块T1包含预设电压值的电压基准,当在参考端Vref引入输出反馈时,电压基准模块T1可以通过从阴极到阳极很宽范围的分流来控制输出电压,此负反馈电路会在输入等于电压基准模块T1的参考电压Vref时处于稳定。
在本实施例中,当所述电压基准模块T1开始工作时,所述第一电阻R1上的电流大于1mA。
请参考图1所示,在一种实施方式中,所述下电时序电路还包括功率开关管Q1;
所述功率开关管Q1的第一端与所述电压基准模块T1的阴极CA连接;所述功率开关管Q1的第二端与所述第一电压源V1连接;所述功率开关管Q1的第三端与所述第二电压源V2连接。
具体地,在该实施方式中,所述功率开关管Q1为PNP三极管;所述功率开关管Q1的第一端为所述PNP三极管的基极,所述功率开关管Q1的第二端为所述PNP三极管的发射极,所述功率开关管Q1的第三端为所述PNP三极管的集电极。
在该实施方式中,功率开关管Q1限制流入所述电压基准模块T1的电流,减小所述电压基准模块T1的损耗,保证稳压精度。
请参考图1所示,在一种实施方式中,所述下电时序电路还包括第四电阻R4;
所述功率开关管Q1的第二端通过所述第四电阻R4与所述第一电压源V1连接。
在该实施方式中,第四电阻R4和功率开关管Q1限制流入所述电压基准模块T1的电流,减小所述电压基准模块T1的损耗,保证稳压精度。
请再参考图1所示,在另一种实施方式中,所述下电时序电路还包括第五电阻R5;
所述第五电阻R5的一端与所述第一电压源V1连接,另一端与所述功率开关管Q1的第二端和所述第一电阻R1连接。
作为示例地,以下结合图4-图6,对下电时序电路的工作过程进行说明,如下所示:
假设集成芯片要求的下电时序如附图4所示,即第一电压源V1和第二电压源V2同时进行下电时,第一电压源V1和第二电压源V2之间的下电压差Vdelta最大不能超过2V,第一电压源V1和第二电压源V2之间的初始压差为1.5V。电压基准模块T1的电压基准为1.24V。
当第一电压源V1和第二电压源V2下电时,两路电压同时跌落,若V2下电斜率比V1快,则V1和V2的下电压差会逐步增大。当V1和V2的下电压差增大到1.56V时,电压基准模块T1开始工作,在第一电阻R1的电流大于1mA时,达到稳定。此时,V1跟随V2的下电速度,并把两者压差保持在1.5V,仿真结果可参考图5所示。
图6为V1、V2的下电斜率一致时的仿真结果,下电过程中两者的最大压差即为初始压差1.5V,满足芯片的时序及压差要求。
本发明实施例的下电时序电路,通过电压基准模块进行下电调整,压差精度高,可精确保护后级芯片的工作状态;采用分离器件进行设计,容易实现且成本低、占板面积很小。
第二实施例
本发明第二实施例提供一种电源系统,所述电源系统包括第一实施例所述的下电时序电路。下电时序电路可参考第一实施例,在此不作赘述。
本发明实施例的电源系统,通过电压基准模块进行下电调整,压差精度高,可精确保护后级芯片的工作状态;采用分离器件进行设计,容易实现且成本低、占板面积很小。
第三实施例
如图3所示,本发明第三实施例提供一种下电时序控制方法,下电时序电路可参考第一实施例,在此不作赘述。所述方法包括步骤:
S11、通过分压电路获取第一电压源和第二电压源之间的下电压差;
S12、将所述下电压差与预设的下电压差进行比对;
S13、若所述下电压差大于预设的下电压差,则电压基准模块开始工作并调整所述第一电压源的下电速度。
在本实施例中,所述第一电压源和所述第二电压源之间的下电压差范围为1.5V至2V。
本发明实施例的下电时序控制方法,通过电压基准模块进行下电调整,压差精度高,可精确保护后级芯片的工作状态;采用分离器件进行设计,容易实现且成本低、占板面积很小。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件来实现,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端设备(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本发明各个实施例所述的方法。
以上参照附图说明了本发明的优选实施例,并非因此局限本发明的权利范围。本领域技术人员不脱离本发明的范围和实质,可以有多种变型方案实现本发明,比如作为一个实施例的特征可用于另一实施例而得到又一实施例。凡在运用本发明的技术构思之内所作的任何修改、等同替换和改进,均应在本发明的权利范围之内。
Claims (9)
1.一种下电时序电路,其特征在于,所述下电时序电路包括:第一电压源、第二电压源、分压电路以及电压基准模块;
所述第一电压源用于提供第一电压;所述第二电压源用于提供第二电压;
所述分压电路包括串联连接的第一电阻、第二电阻以及第三电阻;所述第一电阻的一端与所述第一电压源连接,所述第三电阻的一端与所述第二电压源连接;
所述电压基准模块的阴极通过所述第一电阻与所述第一电压源连接;所述电压基准模块的参考端通过所述第三电阻与所述第二电压源连接;所述电压基准模块的阳极与所述第二电压源连接。
2.根据权利要求1所述的一种下电时序电路,其特征在于,所述下电时序电路还包括功率开关管;
所述功率开关管的第一端与所述电压基准模块的阴极连接;所述功率开关管的第二端与所述第一电压源连接;所述功率开关管的第三端与所述第二电压源连接。
3.根据权利要求2所述的一种下电时序电路,其特征在于,所述下电时序电路还包括第四电阻;
所述功率开关管的第二端通过所述第四电阻与所述第一电压源连接。
4.根据权利要求2所述的一种下电时序电路,其特征在于,所述功率开关管为PNP三极管;
所述功率开关管的第一端为所述PNP三极管的基极,所述功率开关管的第二端为所述PNP三极管的发射极,所述功率开关管的第三端为所述PNP三极管的集电极。
5.根据权利要求2所述的一种下电时序电路,其特征在于,所述下电时序电路还包括第五电阻;
所述第五电阻的一端与所述第一电压源连接,另一端与所述功率开关管的第二端和所述第一电阻连接。
6.根据权利要求2所述的一种下电时序电路,其特征在于,当所述电压基准模块开始工作时,所述第一电阻上的电流大于1mA。
7.一种电源系统,其特征在于,所述电源系统包括如权利要求1-6任一项所述的下电时序电路。
8.一种下电时序控制方法,其特征在于,所述方法包括步骤:
通过分压电路获取第一电压源和第二电压源之间的下电压差;
将所述下电压差与预设的下电压差进行比对;
若所述下电压差大于预设的下电压差,则电压基准模块开始工作并调整所述第一电压源的下电速度。
9.根据权利要求8所述的一种下电时序控制方法,其特征在于,所述第一电压源和所述第二电压源之间的下电压差范围为1.5V至2V。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711478951.XA CN109992030B (zh) | 2017-12-29 | 2017-12-29 | 一种下电时序电路、电源系统以及控制方法 |
PCT/CN2018/124304 WO2019129134A1 (zh) | 2017-12-29 | 2018-12-27 | 下电时序控制电路、电源系统以及下电时序控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711478951.XA CN109992030B (zh) | 2017-12-29 | 2017-12-29 | 一种下电时序电路、电源系统以及控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109992030A true CN109992030A (zh) | 2019-07-09 |
CN109992030B CN109992030B (zh) | 2021-08-24 |
Family
ID=67063207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711478951.XA Active CN109992030B (zh) | 2017-12-29 | 2017-12-29 | 一种下电时序电路、电源系统以及控制方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN109992030B (zh) |
WO (1) | WO2019129134A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112269347B (zh) * | 2020-12-24 | 2021-03-16 | 深圳市鼎阳科技股份有限公司 | 一种上下电时序控制装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789682A (zh) * | 2010-02-10 | 2010-07-28 | 福建星网锐捷网络有限公司 | 一种多路输出电源时序控制装置及方法 |
CN201774510U (zh) * | 2010-09-01 | 2011-03-23 | 中国电子科技集团公司第十四研究所 | 一种电源时序控制保护电路 |
CN201967030U (zh) * | 2011-03-10 | 2011-09-07 | 深圳创维-Rgb电子有限公司 | 一种电视机关机电源掉电时序控制电路及电视机 |
CN103699026A (zh) * | 2013-12-25 | 2014-04-02 | 烽火通信科技股份有限公司 | 实现多电源上电时序和下电时序的控制装置及方法 |
CN205644338U (zh) * | 2016-03-03 | 2016-10-12 | 浙江大华技术股份有限公司 | 一种下电时序控制电路及电路控制系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7276885B1 (en) * | 2005-05-09 | 2007-10-02 | National Semiconductor Corporation | Apparatus and method for power sequencing for a power management unit |
CN102684615B (zh) * | 2012-04-23 | 2015-04-08 | 烽火通信科技股份有限公司 | 实现功率放大器理想上下电时序的驱动装置 |
CN103368750B (zh) * | 2013-06-24 | 2016-08-10 | 华为技术有限公司 | 一种电源时序电路及供电方法 |
CN104252214B (zh) * | 2013-06-26 | 2019-02-26 | 深圳富泰宏精密工业有限公司 | 便携式电子装置 |
CN104786676B (zh) * | 2014-01-21 | 2017-04-05 | 北大方正集团有限公司 | 喷墨打印头电源时序控制装置 |
CN106371334B (zh) * | 2015-07-21 | 2019-03-01 | 深圳市奇辉电气有限公司 | 一种上下电时序控制电路及电源系统 |
-
2017
- 2017-12-29 CN CN201711478951.XA patent/CN109992030B/zh active Active
-
2018
- 2018-12-27 WO PCT/CN2018/124304 patent/WO2019129134A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789682A (zh) * | 2010-02-10 | 2010-07-28 | 福建星网锐捷网络有限公司 | 一种多路输出电源时序控制装置及方法 |
CN201774510U (zh) * | 2010-09-01 | 2011-03-23 | 中国电子科技集团公司第十四研究所 | 一种电源时序控制保护电路 |
CN201967030U (zh) * | 2011-03-10 | 2011-09-07 | 深圳创维-Rgb电子有限公司 | 一种电视机关机电源掉电时序控制电路及电视机 |
CN103699026A (zh) * | 2013-12-25 | 2014-04-02 | 烽火通信科技股份有限公司 | 实现多电源上电时序和下电时序的控制装置及方法 |
CN205644338U (zh) * | 2016-03-03 | 2016-10-12 | 浙江大华技术股份有限公司 | 一种下电时序控制电路及电路控制系统 |
Also Published As
Publication number | Publication date |
---|---|
CN109992030B (zh) | 2021-08-24 |
WO2019129134A1 (zh) | 2019-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106774587A (zh) | 一种低压差线性稳压器 | |
CN104699162B (zh) | 一种快速响应的低压差线性稳压器 | |
CN104714590B (zh) | 一种nmos驱动输出带隙基准电路 | |
CN203930569U (zh) | 低失调带隙基准源电路及低失调缓冲电路 | |
CN104331113A (zh) | 一种高精度数控恒流源 | |
CN103488231A (zh) | 软启动电路以及电压供应器 | |
CN202696135U (zh) | 一种双回路限流保护电路 | |
CN102570895A (zh) | 一种压电陶瓷驱动电源 | |
CN109992030A (zh) | 一种下电时序电路、电源系统以及控制方法 | |
CN217238691U (zh) | 低压差线性稳压器、低功耗供电电路及电子设备 | |
CN110162132A (zh) | 一种带隙基准电压电路 | |
CN204480101U (zh) | 一种快速响应的低压差线性稳压器 | |
CN102723658A (zh) | 一种激光器的恒流源供电电路 | |
CN203799290U (zh) | 一种三端集成稳压器扩流电路 | |
CN107703365A (zh) | 功率电感动态等效电感值测试系统及其测试方法 | |
CN106953528B (zh) | 具有可变可配置的电流限制的电源 | |
CN103631310A (zh) | 带隙基准电压源 | |
CN201878040U (zh) | 压电陶瓷驱动电源 | |
CN208798256U (zh) | 驱动电路、补偿电路及调光系统 | |
CN207301842U (zh) | 一种线性直流电源及用于线性直流电源的电阻调节电路 | |
CN102468750B (zh) | 一种采用三极管串联结构的高压转低压电源电路 | |
CN101136635B (zh) | 降低倒r-2r结构d/a转换器输出电流过冲的方法 | |
US8716994B2 (en) | Analog circuit configured for fast, accurate startup | |
CN102135869B (zh) | 混合式宽范围除法器及其方法 | |
CN104184477B (zh) | 一种用于连续型Sigma_Delta ADC的高性能DAC电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |