CN109981072A - 一种基于硅通孔互连的三维堆叠结构低通滤波器 - Google Patents

Abstract

本发明涉及一种基于硅通孔互连的三维堆叠结构低通滤波器，包括：插指电容器(1)、半导体衬底(3)、若干螺旋电感器(5)和电容接地极板(6)；其中，插指电容器(1)包括电容上极板(12)与电容下极板(11)；半导体衬底(3)位于插指电容器(1)和若干螺旋电感器(5)之间，半导体衬底(3)中设置有若干通孔，通孔中设置有金属柱(31)；螺旋电感器(5)通过金属柱(31)与电容上极板(12)连接；电容接地极板(6)位于半导体衬底(3)上，并且设置在螺旋电感器(5)的周围，通过金属柱(31)与电容下极板(11)连接。本发明实施例通过通孔中的金属柱将螺旋电感器和插指电容器互连形成三维堆叠结构低通滤波器，该低通滤波器结构简单、集成密度高、占用芯片面积小、成本低，易于制作得到。

Description

一种基于硅通孔互连的三维堆叠结构低通滤波器

技术领域

本发明属于微波滤波器领域，具体涉及一种基于硅通孔互连的三维堆叠结构低通滤波器。

背景技术

微波系统实现了微波信号的限幅、滤波、衰减/放大处理，广泛应用于各种智能武器、电子战、相控阵雷达、毫米波成像、移动通信等军用探测、通讯领域。微波滤波器是微波系统中的关键选频单元，主要是对微波系统的信号进行预选，滤除杂波以及干扰信号，留下有用信号。滤波器指标是否合理及其能否达到，对整个系统的各项指标等都有重要影响。

然而，传统的微波滤波器体积较大，且通常具有较大的重量，已经成为微波系统小型化的主要瓶颈，无法满足微波系统的微型化和便携化的发展需求。

基于硅通孔的三维集成技术利用立体方向的维度，将一个平面电路分成多个独立的模块，通过硅孔等进行垂直层间连接，相比于平面电路互连，可缩短各模块之间互连线的长度，从而提高微波滤波器性能，减小电路面积，并且可以实现与其他微波模块的高集成度的三维叠层封装。因此，基于硅通孔互连的三维堆叠结构滤波器对于微波系统具有非常重要的发展价值和应用前景。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于硅通孔互连的三维堆叠结构低通滤波器。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种基于硅通孔互连的三维堆叠结构低通滤波器，包括：插指电容器、半导体衬底、若干螺旋电感器和电容接地极板；其中，

所述插指电容器包括电容上极板与电容下极板；

所述半导体衬底位于所述插指电容器和所述若干螺旋电感器之间，所述半导体衬底中设置有若干通孔，所述通孔中设置有金属柱；

所述螺旋电感器通过所述金属柱与所述电容上极板连接；

所述电容接地极板位于所述半导体衬底上，并且设置在所述螺旋电感器的周围，通过所述金属柱与所述电容下极板连接。

在本发明的一个实施例中，所述电容下极板环绕设置在所述电容上极板的周围。

在本发明的一个实施例中，还包括：第一介质层，位于所述插指电容器和所述半导体衬底之间，所述金属柱贯穿所述第一介质层。

在本发明的一个实施例中，所述半导体衬底的材料为高阻硅。

在本发明的一个实施例中，所述通孔中还设置有介质环，所述介质环位于所述金属柱和所述半导体衬底之间。

在本发明的一个实施例中，还包括：第二介质层，位于所述半导体衬底和所述螺旋电感器之间，所述金属柱贯穿所述第二介质层。

在本发明的一个实施例中，所述螺旋电感器包括第一螺旋电感器和第二螺旋电感器，所述第一螺旋电感器与所述第二螺旋电感器对称设置。

在本发明的一个实施例中，所述第一螺旋电感器包括依次连接的第一外引线、第一线圈和第一内引线，所述第一内引线通过所述金属柱与所述电容上极板连接；

所述第二螺旋电感器包括依次连接的第二内引线、第二线圈和第二外引线，所述第二内引线通过所述金属柱与所述电容上极板连接。

在本发明的一个实施例中，所述电容上极板具有第一中心和第二中心，所述第一内引线与所述第一中心对准，所述第二内引线与所述第二中心对准。

在本发明的一个实施例中，所述电容接地板包括第一电容接地板、第二电容接地板和第三电容接地板，其中，

所述第一电容接地板设置在所述第一螺旋电感器和第二螺旋电感器的一侧；

所述第二电容接地板平行于所述第一电容接地板，设置在所述第一螺旋电感器和所述第二螺旋电感器的另一侧；

所述第三电容接地板垂直连接在所述第一电容接地板和所述第二电容接地板之间，并且设置在所述第一螺旋电感器和所述第二螺旋电感器中间。

与现有技术相比，本发明的有益效果：

1、本发明通过通孔中的金属柱将螺旋电感器和插指电容器互连形成三维堆叠结构低通滤波器，该低通滤波器结构简单、集成密度高、占用芯片面积小、成本低，易于制作得到。

2、本发明的三维堆叠结构低通滤波器中，将电容接地板设置在螺旋电感器周围，并且电容接地板与插指电容器连接，使得螺旋电感器和插指电容器全部包裹在地线间，不会对滤波器周边邻近的其他电路模块产生寄生和噪声耦合，在模拟集成电路、数/模混合集成电路、射频/微波集成电路中都有非常广阔的应用前景。

附图说明

图1为本发明实施例提供的一种基于硅通孔互连的三维堆叠结构低通滤波器的结构示意图；

图2为本发明实施例提供的一种基于硅通孔互连的三维堆叠结构低通滤波器的剖面图；

图3为本发明实施例提供的一种插指电容器的结构示意图；

图4为本发明实施例提供的一种第一介质层的结构示意图；

图5为本发明实施例提供的一种半导体衬底的结构示意图；

图6为本发明实施例提供的一种第二介质层的结构示意图；

图7为本发明实施例提供的一种螺旋电感器和电容接地板的结构示意图；

图8为本发明实施例提供的一种滤波器等效电路模型图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1和图2，图1为本发明实施例提供的一种基于硅通孔互连的三维堆叠结构低通滤波器的结构示意图，图2为本发明实施例提供的一种基于硅通孔互连的三维堆叠结构低通滤波器的剖面图。该滤波器采用三维堆叠的方式实现电感电容的单片高密度集成，采用位于半导体衬底上表面的顶部金属层构成螺旋电感器，采用半导体衬底下表面的底部金属层构成插指电容器，通过穿透半导体衬底的硅通孔实现螺旋电感器与插指电容器之间的互连。

该低通滤波器包括：插指电容器1、半导体衬底3、若干螺旋电感器5和电容接地极板6；插指电容器1包括电容上极板12和电容下极板11；半导体衬底3，位于插指电容器1和螺旋电感器5之间，半导体衬底3设置有若干通孔，通孔中设置有金属柱；若干螺旋电感器5通过金属柱与电容上极板连接；电容接地极板6，位于半导体衬底3上，通过金属柱31与电容下极板11连接。

请参见图3，图3为本发明实施例提供的一种插指电容器的结构示意图。插指电容器1由底部金属层形成，底部金属层经过处理形成一个含两个电容极板的插指电容器，插指电容器1的材料为铜或铝。所形成的插指电容器1的形状可以为圆形、矩形、梯形等；优选的，插指电容器1的形状为矩形，采用矩形可以减小滤波器的面积。

进一步的，插指电容器1与螺旋电感器5中心对准、面积相当。具体的，当螺旋电感器5的个数及面积确定后，插指电容器1的外轮廓与螺旋电感器5的外轮廓对准；进一步的，螺旋电感器5将插指电容器1平分为若干部分，每个螺旋电感器的中心与各部分插指电容器的中心对准。本发明实施例中，插指电容器1包括第一部分1a、第二部分1b，两个部分依次并列分布；螺旋电感器5包括第一螺旋电感器51和第二螺旋电感器52；第一螺旋电感器51位于第一部分1a的正上方，与第一部分1a的中心位置对准，即第一螺旋电感器51的内引线通过金属柱31连接到插指电容器左半部分的中心位置a点处；第二螺旋电感器52位于第二部分1b的正上方，与第二部分1b的中心位置对准，即第二螺旋电感器52的内引线通过金属柱31连接到插指电容器右半部分的中心位置b点处。第一螺旋电感器和第二螺旋电感器的总面积与整个插指电容器的面积相当，可以理解为二者的外轮廓上下对准；具体的，螺旋电感器的个数增加，插指电容器的面积相应增加。

采用螺旋电感器5与对应部分插指电容器1的中心对准、面积相当的设计可以降低寄生和噪声耦合，提高滤波器的性能。

插指电容器1包括电容上极板12和电容下极板11，电容上极板12与电容下极板11周期性互相穿插，形成手指交叉的形状；电容上极板12和电容下极板11平行设置。需要说明的是，电容上极板12和电容下极板11位于同一平面内，其中的“上”、“下”是根据电容器的功能而定。进一步的，电容上极板12可以设置在电容下极板11的内侧，电容下极板11将电容上极板12包围起来；电容上极板12也可以设置在电容下极板11的外侧，电容上极板12将电容下极板11包围起来。

本发明实施例中，电容下极板11环绕设置在电容上极板12的周围，将电容上极板12包围起来，电容上极板12在中心位置处连接。具体的，电容上极板在中心位置处连接是指，在整个插指电容器的中心位置处电容下极板11断开，电容上极板12连接使得插指电容器中心对称。采用电容下极板包围电容上极板的设计，可以使得螺旋电感器的内引线连接到插指电容器的中心位置，与插指电容器的中心位置对准。

具体的，电容上极板12的厚度与电容下极板11的厚度相等，均为1～5μm，优选3μm。电容上极板12和电容下极板11的每条插指形状可以为矩形、圆形或矩形凸起等形状，优选采用矩形，以减小滤波器的面积。优选的，每条插指之间的间距均相等，均为3～7μm，本发明实施例的插指间距采用5μm。优选的，每条插指的宽度均相等，均为3～7μm，本发明实施例的插指宽度采用5μm。本发明实施例对插指电容器的插指对数不做进一步限制。

请参见图4，图4为本发明实施例提供的一种第一介质层的结构示意图。在插指电容器1和半导体衬底3之间设置有第一介质层2，金属柱31贯穿第一介质层2。

第一介质层2的材料为二氧化硅或者氮化硅或者氮氧化物，其作用为实现底部金属层与半导体衬底3之间的电学隔离，约束电流在设计通道内流通。其中，氮氧化物是指半导体和微电子领域中的氮氧化物体系半导体材料，如TaON等。

设置第一介质层可以避免插指电容器在半导体衬底内产生感生涡流电场，从而避免电感和滤波器内引入额外的电磁泄漏和介质损耗，提高电感的自谐振频率和品质因数，降低滤波器的通道插入损耗性能，提高滤波器的性能。

考虑寄生参数和工艺成本，第一介质层2的厚度为1～3μm，优选2μm；第一介质层采用较薄的厚度，不仅会降低滤波器的寄生电容，保证滤波器的性能，而且工艺成本较低，有利于芯片散热。

进一步的，第一介质层2中设置有通孔，通孔与半导体衬底中的通孔一一对应，金属柱31贯穿通孔与插指电容器1连接。本发明实施例第一介质层2中通孔的个数为4个，4个通孔与半导体衬底中的4个通孔一一对应。

需要说明的是，由于介质环的材料与介质层的材料一致，因此在介质层的通孔中直接填充金属柱，而不需要在金属柱外侧包裹介质环。

请参见图5，图5为本发明实施例提供的一种半导体衬底的结构示意图。半导体衬底3作为插指电容器1的基板，为插指电容器提供支撑作用。进一步的，半导体衬底3的材料为高阻硅或/和低阻硅，优选为高阻硅，采用高阻硅兼容性好，成本低，并且介质损耗小，滤波器质量较好。具体的，半导体衬底3的厚度为50～100μm，使得刻蚀深孔和金属填充易于操作，并且降低滤波器成本。

半导体衬底3中设置有通孔，通孔中填充金属柱31，金属柱实现顶部金属层与底部金属层之间的互连，使得螺旋电感器5和插指电容器1连接起来。通孔的个数可以为若干个，若干个通孔与若干螺旋电感器一一对应，若干通孔均连接到电容上极板。本发明实施例中，通孔的个数为4个，4个通孔中均填充金属柱31；其中，2个金属柱分别连接螺旋电感器5和电容上极板12，作为优选，金属柱31连接螺旋电感器5的中心位置与电容上极板12的中心位置，具体的，金属柱31的一端连接螺旋电感器5的内引线，另一端连接电容上极板12左半部分/右半部分的中心位置；另外2个金属柱连接电容接地板6和电容下极板11，作为优选，金属柱连接在电容接地板/电容下极板的对称轴上。

具体的，通孔的直径为2～10μm，高度为50～100μm；金属柱31的直径与通孔的一致，高度为第一介质层、半导体衬底和第二介质层之和；金属柱31的材料为铜或铝，其作用为实现顶部金属层与底部金属层之间的互连。

在一个具体实施例中，通孔中还设置有介质环32，介质环32位于金属柱31和半导体衬底3之间；介质环32的材料为二氧化硅或者氮化硅或者氮氧化物，其作用为实现金属柱与半导体衬底之间的电学隔离，避免金属中的部分电流流入半导体衬底中，造成导体损耗，降低滤波器的性能。介质环32的厚度为1～3μm。

请参见图6，图6为本发明实施例提供的一种第二介质层的结构示意图。在螺旋电感器5和半导体衬底3之间设置有第二介质层4，金属柱31贯穿第二介质层4。

第二介质层4的材料为二氧化硅或者氮化硅或者氮氧化物，其作用为实现顶部金属层与半导体衬底之间的电学隔离，约束电流在设计通道内流通。其中，氮氧化物是指半导体和微电子领域中的氮氧化物体系半导体材料，如TaON等。

设置第二介质层可以避免螺旋电感器在半导体衬底内产生感生涡流电场，从而避免电感和滤波器内引入额外的电磁泄漏和介质损耗，提高电感的自谐振频率和品质因数，降低滤波器的通道插入损耗性能，提高滤波器的性能。

考虑寄生参数和工艺成本，第二介质层4的厚度为1～3μm，优选2μm，第二介质层的厚度选用1～3μm，不仅会降低滤波器的寄生电容，保证滤波器的性能，而且工艺成本较低，有利于芯片散热。

进一步的，第二介质层4中设置有通孔，通孔与半导体衬底中的通孔一一对应，金属柱31贯穿通孔与螺旋电感器和电容接地极板连接。本发明实施例第一介质层中通孔的个数为4个，4个通孔与半导体衬底中的通孔一一对应。

需要说明的是，由于介质环的材料与介质层的材料一致，因此在介质层的通孔中直接填充金属柱，而不需要在金属柱外侧包裹介质环。

请参见图7，图7为本发明实施例提供的一种螺旋电感器和电容接地板的结构示意图。螺旋电感器5由顶部金属层形成，顶部金属层经过处理形成螺旋电感器，同时形成滤波器的输入端和输出端；螺旋电感器5由单层金属构成，其材料为金属铜或铝，其厚度为1～5μm，优选为3μm。

进一步的，螺旋电感器5包括外引线、内引线和电感线圈，电感线圈进行螺旋环绕，外引线连接在电感线圈的外侧，内引线位于电感线圈的中心；外引线、内引线不与电感线圈交叉，最大程度上减小电感的寄生电容；位于中心的内引线通过通孔连出，并且电感线圈为空心结构，可以减小电感中心线圈的电流畸变和寄生电阻；寄生电容、寄生电阻的减小可以提高电感的自谐振频率和品质因数，降低滤波器的通带插入损耗。

当电感线圈的线圈宽度和线圈间距越大，则滤波器的互连质量越好，工艺可靠性越高，但是滤波器的面积和成本也会越大；当电感线圈的线圈宽度和线圈间距越小，电场邻近效应会导致更大的寄生电容和寄生电阻，降低滤波器性能。因此，综合考虑滤波器的面积、成本、互连质量、工艺可行性以及性能，螺旋电感器的电感线圈线宽和电感线圈之间的间距采用相同的距离，均为3～7μm，优选5μm。电感线圈的圈数根据滤波器的设计需求确定，本发明实施例采用3圈。

进一步的，电感线圈可以环绕成任意形状，包括圆形、三角形、梯形、不规则形状等，优选的，电感线圈环绕成方形，方形螺旋电感器面积可以与底层插指电容器完全对准，从而实现螺旋电感器的效率最大化，并最大程度上减小滤波器占用芯片的面积。

进一步的，螺旋电感器5的个数至少为2个。

本发明实施例螺旋电感器为2个，包括第一螺旋电感器51和第二螺旋电感器52，第一螺旋电感器51包括依次连接的第一外引线511、第一线圈512和第一内引线513，第二螺旋电感器52包括依次连接的第二内引线521、第二线圈522和第二外引线523。进一步的，第一螺旋电感器51和第二螺旋电感器52对称设置，二者线圈呈相反的方向环绕；第一外引线511作为滤波器的输入端，第一内引线513通过金属柱31连接电容上极板12，第二外引线523作为滤波器的输出端，第二内引线521通过金属柱31连接电容上极板；滤波器的输入端和输出端相对设置，也就是第一外引线511和第二外引线朝向相反的方向；外引线均不与线圈交叉，以减小寄生电容。

当螺旋电感器的个数为多个时，螺旋电感器的排列顺序和方向根据设计需求而定，首个螺旋电感器的外引线作为输入端，中间的螺旋电感器之间通过外引线连接，或者中间的螺旋电感器通过内引线-金属柱-插指电容器-金属柱内引线来进行连接，末端的螺旋电感器的外引线作为输出端，螺旋电感器的内引线均连接第一金属柱；需要注意的是，首个、末端是指信号波传输方向的首个和末端，并不限于螺旋电感器的排列顺序与方向，输入端和输出端可以位于同一侧，也可以位于相邻侧，也可以位于相对侧；每个螺旋电感器的外引线均不与线圈交叉。

在一个具体实施例中，电容接地极板6由顶部金属层形成，与螺旋电感器5位于同一平面内，同时顶部金属层形成滤波器的地引出端，电容接地板6的材料为铜或铝，其厚度为1～5μm，优选为3μm。

电容接地极板6设置在螺旋电感器5的周围，将每个螺旋电感器包裹住；电容接地板6距离螺旋电感器5的距离为3～7μm，优选为5μm。本发明实施例中，电容接地板6包括第一电容接地板61、第二电容接地板62和第三电容接地板63；第一电容接地板61设置在第一螺旋电感器51和第二螺旋电感器52的一侧；第二电容接地板62平行于第一电容接地板61，并且设置在第一螺旋电感器51和第二螺旋电感器52的另一侧；第三电容接地板63垂直连接在第一电容接地板61和第二电容接地板62之间，并且设置在第一螺旋电感器51和第二螺旋电感器52中间。其中，第一电容接地板61和第二电容接地板62的两端作为滤波器的地引出端60。

电容接地板6与电容下极板11通过金属柱31连接，作为优选，金属柱31、第一电容接地板61和第三电容接地板63连接在同一点处，金属柱31、第二电容接地板62和第三电容接地板63连接在同一点处。

当螺旋电感器的个数为多个时，电容接地板设置在所有螺旋电感器的周围，将螺旋电感器包围起来；并且，在两个外引线不相连的螺旋电感器之间也设置有电容接地板；电容接地板之间相互连接；最外侧电容接地板的端部作为滤波器的地引出端。

请参见图8，图8为本发明实施例提供的一种滤波器等效电路模型图，其中，第一外引线511作为输入端，第二外引线523作为输出端，第一螺旋电感器51作为电感L1，第二螺旋电感器52作为电感L2，电容上极板12和电容下极板11共同形成电容c1，电容c1连接地引出端60。

具体的，从顶部金属层的输入端依次连接顶部金属层构成的电感L1、穿越半导体衬底的硅通孔金属柱、底部金属层构成的插指电容器上极板12，然后连接另一个穿越半导体衬底的硅通孔金属柱、顶部金属层构成的另一个电感L2，最后连接到输出端；从而实现了一个输入端-电感L1-电感L2-输出端的串联，其中在两个电感之间的连接处，又连接了一个电容c1，电容c1通过地引出端连接到地，形成了两个电感、一个电容组成的梯形网络低通滤波器。

本发明实施例中所有金属层所采用的厚度，是考虑工艺成本、工艺可靠性、使用可靠性和金属互连线的高频信号传输特性之间的这种选择。当金属层厚度越厚时，金属截面积越大，其直流阻抗越小，有利于提高金属互连的信号传输质量，而且工艺可靠性提高；但是金属化的时间和成本也会对应提高。当金属层厚度越薄时，若芯片的使用温度发生变化，金属的热应变变大，从而导致硅片翘曲、张裂等问题，降低使用可靠性。

本发明实施例通过通孔中的金属柱将螺旋电感器和插指电容器互连形成三维堆叠结构低通滤波器，该低通滤波器只需两层金属，具有很好的工艺兼容性，结构简单、紧凑、面积利用率高、集成密度高、占用芯片面积小、成本低，易于制作得到。

本发明实施例的三维堆叠结构低通滤波器中，将电容接地板设置在螺旋电感器周围，并且电容接地板与插指电容器连接，使得螺旋电感器和插指电容器全部包裹在地线间，不会对滤波器周边邻近的其他电路模块产生寄生和噪声耦合，在模拟集成电路、数/模混合集成电路、射频/微波集成电路中都有非常广阔的应用前景。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于硅通孔互连的三维堆叠结构低通滤波器，其特征在于，包括：插指电容器(1)、半导体衬底(3)、若干螺旋电感器(5)和电容接地极板(6)；其中，

所述插指电容器(1)包括电容上极板(12)与电容下极板(11)；

所述半导体衬底(3)位于所述插指电容器(1)和所述若干螺旋电感器(5)之间，所述半导体衬底(3)中设置有若干通孔，所述通孔中设置有金属柱(31)；

所述螺旋电感器(5)通过所述金属柱(31)与所述电容上极板(12)连接；

所述电容接地极板(6)位于所述半导体衬底(3)上，并且设置在所述螺旋电感器(5)的周围，通过所述金属柱(31)与所述电容下极板(11)连接。

2.如权利要求1所述的基于硅通孔互连的三维堆叠结构低通滤波器，其特征在于，所述电容下极板(11)环绕设置在所述电容上极板(12)的周围。

3.如权利要求1所述的基于硅通孔互连的三维堆叠结构低通滤波器，其特征在于，还包括：

第一介质层(2)，位于所述插指电容器(1)和所述半导体衬底(3)之间，所述金属柱(31)贯穿所述第一介质层(2)。

4.如权利要求1所述的基于硅通孔互连的三维堆叠结构低通滤波器，其特征在于，所述半导体衬底(3)的材料为高阻硅。

5.如权利要求1所述的基于硅通孔互连的三维堆叠结构低通滤波器，其特征在于，所述通孔中还设置有介质环(32)，所述介质环(32)位于所述金属柱(31)和所述半导体衬底(3)之间。

6.如权利要求1所述的基于硅通孔互连的三维堆叠结构低通滤波器，其特征在于，还包括：

第二介质层(4)，位于所述半导体衬底(3)和所述螺旋电感器(5)之间，所述金属柱(31)贯穿所述第二介质层(4)。

7.如权利要求1所述的基于硅通孔互连的三维堆叠结构低通滤波器，其特征在于，所述螺旋电感器(5)包括第一螺旋电感器(51)和第二螺旋电感器(52)，所述第一螺旋电感器(51)与所述第二螺旋电感器(52)对称设置。

8.如权利要求7所述的基于硅通孔互连的三维堆叠结构低通滤波器，其特征在于，

所述第一螺旋电感器(51)包括依次连接的第一外引线(511)、第一线圈(512)和第一内引线(513)，所述第一内引线(511)通过所述金属柱(31)与所述电容上极板(12)连接；

所述第二螺旋电感器(52)包括依次连接的第二内引线(521)、第二线圈(522)和第二外引线(533)，所述第二内引线(521)通过所述金属柱(31)与所述电容上极板(12)连接。

9.如权利要求8所述的基于硅通孔互连的三维堆叠结构低通滤波器，其特征在于，

所述电容上极板(12)具有第一中心和第二中心，所述第一内引线(513)与所述第一中心对准，所述第二内引线(521)与所述第二中心对准。

10.如权利要求7所述的基于硅通孔互连的三维堆叠结构低通滤波器，其特征在于，所述电容接地板(6)包括第一电容接地板(61)、第二电容接地板(62)和第三电容接地板(63)，其中，

所述第一电容接地板(61)设置在所述第一螺旋电感器(51)和第二螺旋电感器(52)的一侧；

所述第二电容接地板(62)平行于所述第一电容接地板(61)，设置在所述第一螺旋电感器(51)和所述第二螺旋电感器(52)的另一侧；

所述第三电容接地板(63)垂直连接在所述第一电容接地板(61)和所述第二电容接地板(62)之间，并且设置在所述第一螺旋电感器(51)和所述第二螺旋电感器(52)中间。