CN109976431A - 稳压电路 - Google Patents
稳压电路 Download PDFInfo
- Publication number
- CN109976431A CN109976431A CN201711447090.9A CN201711447090A CN109976431A CN 109976431 A CN109976431 A CN 109976431A CN 201711447090 A CN201711447090 A CN 201711447090A CN 109976431 A CN109976431 A CN 109976431A
- Authority
- CN
- China
- Prior art keywords
- drive module
- module
- pmos tube
- differential amplification
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明公开了一种稳压电路,包括:差分放大模块、第一驱动模块、第二驱动模块和负载模块;差分放大模块的第一信号输入端用于接入基准电压值;差分放大模块的第二信号输入端与第一驱动模块的反馈电压输出端电连接;差分放大模块的信号输出端分别与第一驱动模块的信号输入端和第二驱动模块的信号输入端电连接;第二驱动模块的信号输出端与负载模块的第一端电连接,负载模块的第二端接地,第二驱动模块的信号输出端的电压值与第一驱动模块的信号输出端的电压值相同。本发明实施例的技术方案,增加了一个驱动模块,当负载模块的阻值变化时,驱动模块输出值变化不会反馈到差分放大模块的反馈输入端,从而达到了输出稳态电压的目的。
Description
技术领域
本发明实施例涉及非易失性存储器技术领域,尤其涉及一种稳压电路。
背景技术
随着消费电子产品市场的发展,闪存储器作为主要的存储器在手机、数码相机等产品中得到了广泛应用,市场规模在不断的扩大。
现有技术中的稳压电路包括差分放大模块和驱动模块,差分放大模块的反馈输入端与驱动模块的反馈输出端电连接,驱动模块的输出信号为负载模块提供电源信号,当负载模块的阻值改变的时候,会使得驱动模块的反馈电压发生变化,进而使得驱动模块的输出电压值发生过冲问题,因此现有技术中的稳压电路并不能达到为负载模块输出稳态电压的目的。
发明内容
有鉴于此,本发明实施例提供了一种稳压电路,当负载模块变化时,驱动模块输出值变化不会反馈到差分放大模块的反馈输入端,从而达到了输出稳态电压的目的。
本发明实施例提供了一种稳压电路,包括:
差分放大模块、第一驱动模块、第二驱动模块和负载模块;
所述差分放大模块包括差分放大单元、电流镜有源负载单元和恒定偏置电流单元;
所述差分放大单元包括第一NMOS管和第二NMOS管;
所述第一NMOS管和所述第二NMOS管的源极电连接,所述第一NMOS管的漏极与所述电流镜有源负载单元的第一输出端电连接,所述第二NMOS管的漏极与所述电流镜有源负载单元的第二输出端电连接;
所述第二NMOS管的栅极作为所述差分放大模块的第一信号输入端,所述差分放大模块的第一信号输入端用于接入基准电压值;
所述第一NMOS管的栅极作为所述差分放大模块的第二信号输入端,所述差分放大模块的第二信号输入端与所述第一驱动模块的反馈电压输出端电连接;
所述第二NMOS管的漏极作为所述差分放大模块的信号输出端,所述差分放大模块的信号输出端分别与所述第一驱动模块的信号输入端和所述第二驱动模块的信号输入端电连接;
所述第二驱动模块的信号输出端与所述负载模块的第一端电连接,所述负载模块的第二端接地;
所述差分放大模块的第一电源输入端用于接入电源信号,所述第一驱动模块的第一电源输入端与所述差分放大模块的第一电源输入端电连接,所述第二驱动模块的第一电源输入端与所述差分放大模块的第一电源输入端电连接;
所述第一驱动模块的第二电源输入端与所述差分放大模块的第二电源输入端电连接,所述第二驱动模块的第二电源输入端与所述差分放大模块的第二电源输入端电连接,所述差分放大模块的第二电源输入端接地;
所述第二驱动模块的信号输出端的电压值与所述第一驱动模块的信号输出端的电压值相同。
可选的,所述第一驱动模块包括第一PMOS管,第一电阻和第二电阻;
所述第一PMOS管的源极作为所述第一驱动模块的第一电源输入端,用于接入所述电源信号;
所述第一PMOS管的栅极作为所述第一驱动模块的信号输入端,与所述第二NMOS管的漏极电连接;
所述第一PMOS管的漏极与所述第一电阻的第一端电连接,所述第一电阻的第二端与所述第二电阻的第一端电连接,所述第二电阻的第二端接地;
所述第二电阻的第一端作为所述第一驱动模块的反馈电压输出端,与所述第一NMOS管的栅极电连接;
所述第一PMOS管的漏极作为所述第一驱动模块的信号输出端。
可选的,所述第二驱动模块包括第二PMOS管、第三电阻和第四电阻;
所述第二PMOS管的源极作为所述第二驱动模块的第一电源输入端,用于接入所述电源信号;
所述第二PMOS管的栅极作为所述第二驱动模块的信号输入端,与所述第二NMOS管的漏极电连接;
所述第二PMOS管的漏极与所述第三电阻的第一端电连接,所述第三电阻的第二端与所述第四电阻的第一端电连接,所述第四电阻的第二端接地;
所述第二PMOS管的漏极作为所述第二驱动模块的信号输出端,与所述负载模块的第一端电连接,所述负载模块的第二端接地;
所述第一PMOS管的漏极的电压值与所述第二PMOS管的漏极的电压值相等。
可选的,所述第二PMOS管的尺寸与所述第一PMOS管的尺寸的比值与所述第三电阻的阻值与所述第一电阻的阻值的比值相等,所述第三电阻的阻值与所述第一电阻的阻值的比值与所述第四电阻的阻值和所述第二电阻的阻值的比值相等;
或者,所述第二PMOS管的尺寸与所述第一PMOS管的尺寸相同,所述第三电阻的阻值与所述第一电阻的阻值相等,所述第四电阻的阻值和所述第二电阻的阻值相等,所述第一电阻和所述第三电阻均为可变电阻。
可选的,还包括补偿模块,所述补偿模块的第一端与所述第二NMOS管的漏极电连接,所述补偿模块的第二端与所述第一PMOS管的漏极电连接。
可选的,所述补偿模块包括第一电容和第五电阻,所述第一电容的第一电极作为所述补偿模块的第一端,与所述第二NMOS管的漏极电连接,所述第一电容的第二电极与所述第五电阻的第一端电连接,所述第五电阻的第二端作为所述补偿模块的第二端,与所述第一PMOS管的漏极电连接。
可选的,所述电流镜有源负载单元包括第三PMOS管和第四PMOS管;
所述第三PMOS管和所述第四PMOS管的栅极电连接,所述第三PMOS管的漏极和所述第三PMOS管的栅极电连接,所述第三PMOS管的漏极作为所述电流镜有源负载单元的第一输出端,与所述第一NMOS管的漏极电连接,所述第三PMOS管的源极和所述第四PMOS管的源极电连接,作为所述差分放大模块的第一电源输入端,用于接入所述电源信号,所述第四PMOS管的漏极作为所述电流镜有源负载单元的第二输出端,与所述第二NMOS管的漏极电连接。
可选的,所述恒定偏置电流单元包括第三NMOS管,所述第三NMOS管的栅极用于接入所述基准电压值;所述第三NMOS管的源极作为所述差分放大模块的第二电源输入端,接地;所述第三NMOS管的漏极分别与所述第一NMOS管的源极和所述第二NMOS管的源极电连接。
可选的,所述负载模块包括第二电容,所述第二电容的第一电极作为所述负载模块的第一端,与所述第二驱动模块的信号输出端电连接,所述第二电容的第二电极作为所述负载模块的第二端,接地。
本发明实施例提供了一种稳压电路,增加了一个驱动模块,将负载模块和增加的驱动模块电连接,和负载模块电连接的驱动模块不与差分放大模块的反馈输入端电连接,当负载模块的阻值变化时,驱动模块输出值变化不会反馈到差分放大模块的反馈输入端,从而达到了输出稳态电压的目的。
附图说明
图1为本发明实施例一提供的一种稳压电路的结构示意图;
图2为本发明实施例一提供的又一种稳压电路的结构示意图;
图3为本发明实施例二提供的一种稳压电路的结构示意图;
图4为本发明实施例二提供的电压随时间的变化曲线;
图5为现有技术中的稳压电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种稳压电路的结构示意图,参见图1,该稳压电路包括:差分放大模块100、第一驱动模块200、第二驱动模块300和负载模块400;参见图2,差分放大模块包括差分放大单元101、电流镜有源负载单元102和恒定偏置电流单元103;差分放大单元101包括第一NMOS管1011和第二NMOS管1012;第一NMOS管1011和第二NMOS管1012的源极电连接,第一NMOS管1011的漏极与电流镜有源负载单元102的第一输出端电连接,第二NMOS管的漏极与电流镜有源负载单元102的第二输出端电连接;第二NMOS管1012的栅极作为差分放大模块100的第一信号输入端,差分放大模块100的第一信号输入端用于接入基准电压值;第一NMOS管1011的栅极作为差分放大模块100的第二信号输入端,差分放大模块100的第二信号输入端与第一驱动模块的反馈电压输出端电连接;第二NMOS管1012的漏极作为差分放大模块100的信号输出端,差分放大模块100的信号输出端分别与第一驱动模块200的信号输入端和第二驱动模块300的信号输入端电连接;第二驱动模块400的信号输出端与负载模块500的第一端电连接,负载模块400的第二端接地;差分放大模块100的第一电源输入端用于接入电源信号,第一驱动模块200的第一电源输入端与差分放大模块100的第一电源输入端电连接,第二驱动模块300的第一电源输入端与差分放大模块100的第一电源输入端电连接;第一驱动模块200的第二电源输入端与差分放大模块100的第二电源输入端电连接,第二驱动模块300的第二电源输入端与差分放大模块100的第二电源输入端电连接,差分放大模块100的第二电源输入端接地;第二驱动模块300的信号输出端的电压值与第一驱动模块200的信号输出端的电压值相同。
差分放大模块能把第一信号输入端和第二信号输入端,两个输入端电压的差值加以放大的电路,常用于直流放大,差分放大模块的信号输出端将放大的电信号输出给第一驱动模块和第二驱动模块。第一驱动模块的反馈电压输出端与差分放大模块的第二信号输入端电连接,构成差分放大模块的负反馈系统。第二驱动模块的信号输出端的电压值与第一驱动模块的信号输出端的电压值相同,即第二驱动模块为负载模块提供电源,负载变化时,第二驱动模块没有将此变化反馈给差分放大模块,相比现有技术中,将负载模块和差分放大模块的反馈系统隔离开。
本发明实施例提供了一种稳压电路,增加了一个驱动模块,将负载模块和增加的驱动模块电连接,和负载模块电连接的驱动模块不与差分放大模块的反馈输入端电连接,当负载模块的阻值变化时,驱动模块输出值变化不会反馈到差分放大模块的反馈输入端,从而达到了输出稳态电压的目的。
实施例二
在上述实施例的基础上,本发明实施例提供了一种稳压电路,对于差分放大模块、第一驱动模块、第二驱动模块和负载模块进一步做了细化,参见图2和图3,第一驱动模块200包括第一PMOS管201,第一电阻202和第二电阻203;第一PMOS管201的源极作为第一驱动模块的第一电源输入端,用于接入电源信号VDD;第一PMOS管201的栅极作为第一驱动模块200的信号输入端,与第二NMOS管1012的漏极电连接,接入电压VG;第一PMOS管201的漏极与第一电阻202的第一端电连接,第一电阻202的第二端与第二电阻203的第一端电连接,第二电阻203的第二端接地;第二电阻203的第一端作为第一驱动模块200的反馈电压输出端FB,与第一NMOS管1011的栅极电连接,其中第一NMOS管1011的栅极记为FB;第一PMOS管201的漏极作为第一驱动模块200的信号输出端,输出的电压记为VOUT1。
可选的,第二驱动模块300包括第二PMOS管301、第三电阻302和第四电阻303;第二PMOS管301的源极作为第二驱动模块300的第一电源输入端,用于接入电源信号VDD;第二PMOS管301的栅极作为第二驱动模块300的信号输入端,与第二NMOS管1012的漏极电连接,接入电压VG;第二PMOS管301的漏极与第三电阻302的第一端电连接,第三电阻302的第二端与第四电阻303的第一端电连接,第四电阻303的第二端接地;第二PMOS管301的漏极作为第二驱动模块300的信号输出端,输出电压VOUT,与负载模块400的第一端电连接,负载模块400的第二端接地;第一PMOS管301的漏极的电压值与第二PMOS管301的漏极的电压值相等,即VOUT=VOUT1。
可选的,第二PMOS管301的尺寸与第一PMOS管201的尺寸的比值与第三电阻302的阻值与第一电阻202的阻值的比值相等,第三电阻302的阻值与第一电阻202的阻值的比值与第四电阻303的阻值和第二电阻203的阻值的比值相等,以保证VOUT=VOUT1;
或者,第二PMOS管301的尺寸与第一PMOS管201的尺寸相同,第三电阻302的阻值与第一电阻202的阻值相等,第四电阻303的阻值和第二电阻203的阻值相等,第一电阻202和第三电阻302均为可变电阻,以保证VOUT=VOUT1。需要说明的是,当第一NMOS管1011的栅极(FB)的电压值和第二NMOS管1012的栅极的基准电压值相等时,差分放大模块的负反馈系统进入稳定状态,当第一NMOS管1011的栅极(FB)的电压值和第一驱动模块中第一电阻202的第二端(FB)的电压值为定值,因此电压VOUT1的值,与第一电阻202的阻值呈正比例关系。同理,VOUT的值与第三电阻302的阻值呈正比例关系。第一电阻202和第三电阻302的阻值变化后,仍相等,当第一电阻202和第三电阻302的阻值变大,电压VOUT和VOUT1变大,当第一电阻202和第三电阻302的阻值变小,电压VOUT和VOUT1变小。需要说明的是,第一电阻202和第三电阻302可以在控制信号的控制下,改变其阻值。
可选的,还包括补偿模块500,补偿模块500的第一端与第二NMOS管1012的漏极电连接,补偿模块500的第二端与第一PMOS管201的漏极电连接。可选的,补偿模块500包括第一电容501和第五电阻502,第一电容501的第一电极作为补偿模块500的第一端,与第二NMOS管1012的漏极电连接,第一电容501的第二电极与第五电阻502的第一端电连接,第五电阻502的第二端作为补偿模块500的第二端,与第一PMOS管201的漏极电连接。补偿模块500用于补偿电路中的相位裕度。可选的,电流镜有源负载单元102包括第三PMOS管1021和第四PMOS管1022;第三PMOS管1021和第四PMOS管1022的栅极电连接,第三PMOS管1021的漏极和第三PMOS管1021的栅极电连接,第三PMOS管1021的漏极作为电流镜有源负载单元102的第一输出端,与第一NMOS管1011的漏极电连接,第三PMOS管1021的源极和第四PMOS管1022的源极电连接,作为差分放大模块100的第一电源输入端,用于接入电源信号VDD,第四PMOS管1022的漏极作为电流镜有源负载单元102的第二输出端,与第二NMOS管1012的漏极电连接。在本实施例中,第三PMOS管1021的漏极作为电流镜有源负载单元102的第一输出端和第四PMOS管1022的漏极作为电流镜有源负载单元102的第二输出端的电流相等,当负载模块发生变化时,VOUT的数值被拉低,但是不会影响VOUT1的值,从而不会影响到第一驱动模块中第一电阻202第二端(FB)的值,保证了负反馈系统处于稳定状态。
可选的,负载模块400包括第二电容401,第二电容401的第一电极作为负载模块400的第一端,与第二驱动模块300的信号输出端电连接,第二电容401的第二电极作为负载模块400的第二端,接地。需要说明的是,负载模块还可以包括电阻等其他负载器件。
可选的,恒定偏置电流单元103包括第三NMOS管1031,第三NMOS管1031的栅极用于接入基准电压值;第三NMOS管1031的源极作为差分放大模块100的第二电源输入端,接地;第三NMOS管1031的漏极分别与第一NMOS管1011的源极和第二NMOS管1012的源极电连接。
示例性的,参见图4,在10us的时候,负载模块发生变化,参见曲线b,电压VOUT的值被拉低,差分放大模块的输出端的电压VG会使得电压VOUT升高,恢复到稳定值2V。
参见曲线a,是图5示出现有技术中只有一个第一驱动模块的技术方案,在同样的时间,负载模块发生相同的变化,电压VOUT1的值被拉低,之后反而出现一个峰值高于稳定之2V,峰值偏离稳定值2V越大,过冲现象越严重。
需要说明的是,图5示出现有技术中的稳压电路,当第二电容过大时,需要的补偿模块中的容量较大的第一电容作为补偿电容,以此来保证较好的相位裕度。本实施例中的技术方案,将负载模块和差分放大模块的反馈系统隔离开,可以用较小的补偿电容,实现较好的相位裕度,减少了稳压电路的的面积,提高了集成度。
本发明实施例提供了一种稳压电路,在上述实施例的基础上,对于差分放大模块、第一驱动模块、第二驱动模块和负载模块进一步做了细化,第一驱动模块的第一电阻的第二端(FB)与差分放大模块中的第一NMOS管1011的栅极(FB)电连接,构成负反馈系统,当差分放大模块中的第一NMOS管1011的栅极(FB)的电压值与第二NMOS管的栅极的基准电压值相等时,负反馈系统进入稳定状态,差分放大模块中的第一NMOS管1011的栅极(FB)的电压值不再变化,第一驱动模块的第一PMOS管的漏极电压VOUT1和第二驱动模块的第二PMOS管的漏极电压VOUT的值相等且稳定,电压VOUT1可以为堵在模块中的第二电容401提供稳定的电压信号,且当第二电容401发生变化时,示例性的,由于第二电容401的变化,拉低了电压VOUT,那么差分放大模块的输出端的电压VG会使得电压VOUT升高,恢复到稳定值,不会出现现有技术中的过冲现象。并且,本实施例中的技术方案还可以通过同时改变第一电阻202和第三电阻302的阻值,为负载提供稳定变化的电压VOUT。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种稳压电路,特征在于,包括:
差分放大模块、第一驱动模块、第二驱动模块和负载模块;
所述差分放大模块包括差分放大单元、电流镜有源负载单元和恒定偏置电流单元;
所述差分放大单元包括第一NMOS管和第二NMOS管;
所述第一NMOS管和所述第二NMOS管的源极电连接,所述第一NMOS管的漏极与所述电流镜有源负载单元的第一输出端电连接,所述第二NMOS管的漏极与所述电流镜有源负载单元的第二输出端电连接;
所述第二NMOS管的栅极作为所述差分放大模块的第一信号输入端,所述差分放大模块的第一信号输入端用于接入基准电压值;
所述第一NMOS管的栅极作为所述差分放大模块的第二信号输入端,所述差分放大模块的第二信号输入端与所述第一驱动模块的反馈电压输出端电连接;
所述第二NMOS管的漏极作为所述差分放大模块的信号输出端,所述差分放大模块的信号输出端分别与所述第一驱动模块的信号输入端和所述第二驱动模块的信号输入端电连接;
所述第二驱动模块的信号输出端与所述负载模块的第一端电连接,所述负载模块的第二端接地;
所述差分放大模块的第一电源输入端用于接入电源信号,所述第一驱动模块的第一电源输入端与所述差分放大模块的第一电源输入端电连接,所述第二驱动模块的第一电源输入端与所述差分放大模块的第一电源输入端电连接;
所述第一驱动模块的第二电源输入端与所述差分放大模块的第二电源输入端电连接,所述第二驱动模块的第二电源输入端与所述差分放大模块的第二电源输入端电连接,所述差分放大模块的第二电源输入端接地;
所述第二驱动模块的信号输出端的电压值与所述第一驱动模块的信号输出端的电压值相同。
2.根据权利要求1所述的稳压电路,其特征在于,
所述第一驱动模块包括第一PMOS管,第一电阻和第二电阻;
所述第一PMOS管的源极作为所述第一驱动模块的第一电源输入端,用于接入所述电源信号;
所述第一PMOS管的栅极作为所述第一驱动模块的信号输入端,与所述第二NMOS管的漏极电连接;
所述第一PMOS管的漏极与所述第一电阻的第一端电连接,所述第一电阻的第二端与所述第二电阻的第一端电连接,所述第二电阻的第二端接地;
所述第二电阻的第一端作为所述第一驱动模块的反馈电压输出端,与所述第一NMOS管的栅极电连接;
所述第一PMOS管的漏极作为所述第一驱动模块的信号输出端。
3.根据权利要求2所述的稳压电路,其特征在于,
所述第二驱动模块包括第二PMOS管、第三电阻和第四电阻;
所述第二PMOS管的源极作为所述第二驱动模块的第一电源输入端,用于接入所述电源信号;
所述第二PMOS管的栅极作为所述第二驱动模块的信号输入端,与所述第二NMOS管的漏极电连接;
所述第二PMOS管的漏极与所述第三电阻的第一端电连接,所述第三电阻的第二端与所述第四电阻的第一端电连接,所述第四电阻的第二端接地;
所述第二PMOS管的漏极作为所述第二驱动模块的信号输出端,与所述负载模块的第一端电连接,所述负载模块的第二端接地;
所述第一PMOS管的漏极的电压值与所述第二PMOS管的漏极的电压值相等。
4.根据权利要求3所述的稳压电路,其特征在于,
所述第二PMOS管的尺寸与所述第一PMOS管的尺寸的比值与所述第三电阻的阻值与所述第一电阻的阻值的比值相等,所述第三电阻的阻值与所述第一电阻的阻值的比值与所述第四电阻的阻值和所述第二电阻的阻值的比值相等;
或者,所述第二PMOS管的尺寸与所述第一PMOS管的尺寸相同,所述第三电阻的阻值与所述第一电阻的阻值相等,所述第四电阻的阻值和所述第二电阻的阻值相等,所述第一电阻和所述第三电阻均为可变电阻。
5.根据权利要求2所述的稳压电路,其特征在于,
还包括补偿模块,所述补偿模块的第一端与所述第二NMOS管的漏极电连接,所述补偿模块的第二端与所述第一PMOS管的漏极电连接。
6.根据权利要求5所述的稳压电路,其特征在于,
所述补偿模块包括第一电容和第五电阻,所述第一电容的第一电极作为所述补偿模块的第一端,与所述第二NMOS管的漏极电连接,所述第一电容的第二电极与所述第五电阻的第一端电连接,所述第五电阻的第二端作为所述补偿模块的第二端,与所述第一PMOS管的漏极电连接。
7.根据权利要求1所述的稳压电路,其特征在于,
所述电流镜有源负载单元包括第三PMOS管和第四PMOS管;
所述第三PMOS管和所述第四PMOS管的栅极电连接,所述第三PMOS管的漏极和所述第三PMOS管的栅极电连接,所述第三PMOS管的漏极作为所述电流镜有源负载单元的第一输出端,与所述第一NMOS管的漏极电连接,所述第三PMOS管的源极和所述第四PMOS管的源极电连接,作为所述差分放大模块的第一电源输入端,用于接入所述电源信号,所述第四PMOS管的漏极作为所述电流镜有源负载单元的第二输出端,与所述第二NMOS管的漏极电连接。
8.根据权利要求1所述的稳压电路,其特征在于,
所述恒定偏置电流单元包括第三NMOS管,所述第三NMOS管的栅极用于接入所述基准电压值;所述第三NMOS管的源极作为所述差分放大模块的第二电源输入端,接地;所述第三NMOS管的漏极分别与所述第一NMOS管的源极和所述第二NMOS管的源极电连接。
9.根据权利要求1所述的稳压电路,其特征在于,
所述负载模块包括第二电容,所述第二电容的第一电极作为所述负载模块的第一端,与所述第二驱动模块的信号输出端电连接,所述第二电容的第二电极作为所述负载模块的第二端,接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711447090.9A CN109976431A (zh) | 2017-12-27 | 2017-12-27 | 稳压电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711447090.9A CN109976431A (zh) | 2017-12-27 | 2017-12-27 | 稳压电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109976431A true CN109976431A (zh) | 2019-07-05 |
Family
ID=67071119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711447090.9A Pending CN109976431A (zh) | 2017-12-27 | 2017-12-27 | 稳压电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109976431A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112953414A (zh) * | 2021-03-19 | 2021-06-11 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种像元级的放大器电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7106042B1 (en) * | 2003-12-05 | 2006-09-12 | Cypress Semiconductor Corporation | Replica bias regulator with sense-switched load regulation control |
US7362079B1 (en) * | 2004-03-03 | 2008-04-22 | Cypress Semiconductor Corporation | Voltage regulator circuit |
KR20100005756A (ko) * | 2008-07-08 | 2010-01-18 | 한양대학교 산학협력단 | 레플리카 부하를 이용한 저전압 강하 레귤레이터 |
CN101727120A (zh) * | 2009-11-26 | 2010-06-09 | 四川和芯微电子股份有限公司 | 一种无需外挂电容快速响应负载变化的线性稳压电路 |
CN103455076A (zh) * | 2013-09-12 | 2013-12-18 | 福建一丁芯光通信科技有限公司 | 一种基于native NMOS晶体管的高电源抑制LDO稳压器 |
-
2017
- 2017-12-27 CN CN201711447090.9A patent/CN109976431A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7106042B1 (en) * | 2003-12-05 | 2006-09-12 | Cypress Semiconductor Corporation | Replica bias regulator with sense-switched load regulation control |
US7362079B1 (en) * | 2004-03-03 | 2008-04-22 | Cypress Semiconductor Corporation | Voltage regulator circuit |
KR20100005756A (ko) * | 2008-07-08 | 2010-01-18 | 한양대학교 산학협력단 | 레플리카 부하를 이용한 저전압 강하 레귤레이터 |
CN101727120A (zh) * | 2009-11-26 | 2010-06-09 | 四川和芯微电子股份有限公司 | 一种无需外挂电容快速响应负载变化的线性稳压电路 |
CN103455076A (zh) * | 2013-09-12 | 2013-12-18 | 福建一丁芯光通信科技有限公司 | 一种基于native NMOS晶体管的高电源抑制LDO稳压器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112953414A (zh) * | 2021-03-19 | 2021-06-11 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种像元级的放大器电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106774580B (zh) | 一种快速瞬态响应高电源抑制比的ldo电路 | |
CN105334900B (zh) | 快速瞬态响应低压差线性稳压器 | |
US7940118B1 (en) | Dying gasp charge controller | |
CN102880219B (zh) | 一种具有动态补偿特性的线性稳压器 | |
CN108153364B (zh) | 一种低压差线性稳压器及其稳压方法 | |
CN104699162B (zh) | 一种快速响应的低压差线性稳压器 | |
CN103853222B (zh) | 稳压器 | |
CN102609031B (zh) | 一种高度集成的低功耗基准源 | |
US9651958B2 (en) | Circuit for regulating startup and operation voltage of an electronic device | |
CN102279609B (zh) | 电压调节器及其参考电压产生电路 | |
CN103135648A (zh) | 低压差线性稳压器 | |
JP2013077288A (ja) | ボルテージレギュレータ | |
US8854119B2 (en) | Regulated charge pump circuit | |
CN106959717B (zh) | 低压线性稳压器电路及移动终端 | |
CN102880218A (zh) | 宽输入范围的线性稳压器 | |
CN103383580A (zh) | 自适应低压差线性稳压器 | |
CN110231851A (zh) | 输出电压补偿电路、方法、稳压电路和显示装置 | |
CN105097038B (zh) | 一种电压输出方法和装置 | |
CN103869854A (zh) | 电压发生电路 | |
CN102290984A (zh) | 电荷泵稳压电路、提高其输出精度的方法及存储器芯片 | |
CN107305399B (zh) | Pmos功率电晶体线性降压稳压电路 | |
CN104331112A (zh) | 一种低压差线性稳压器及其软启动电路 | |
JP2016218802A (ja) | ボルテージレギュレータ | |
CN113359918B (zh) | 一种可输出低噪声和高psrr的ldo电路 | |
CN109976431A (zh) | 稳压电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190705 |
|
RJ01 | Rejection of invention patent application after publication |