KR20100005756A - 레플리카 부하를 이용한 저전압 강하 레귤레이터 - Google Patents

레플리카 부하를 이용한 저전압 강하 레귤레이터 Download PDF

Info

Publication number
KR20100005756A
KR20100005756A KR1020080065787A KR20080065787A KR20100005756A KR 20100005756 A KR20100005756 A KR 20100005756A KR 1020080065787 A KR1020080065787 A KR 1020080065787A KR 20080065787 A KR20080065787 A KR 20080065787A KR 20100005756 A KR20100005756 A KR 20100005756A
Authority
KR
South Korea
Prior art keywords
amplifier
output
transistor
input
replica
Prior art date
Application number
KR1020080065787A
Other languages
English (en)
Other versions
KR101010451B1 (ko
Inventor
유창식
노용성
문영진
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020080065787A priority Critical patent/KR101010451B1/ko
Publication of KR20100005756A publication Critical patent/KR20100005756A/ko
Application granted granted Critical
Publication of KR101010451B1 publication Critical patent/KR101010451B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명에 따른 저전압 강하 레귤레이터는, 기준 전압을 제1 입력으로 수신하여, 제1 입력과 제2 입력의 차이를 증폭하여 출력하는 제1 증폭기, 제1 증폭기의 출력과 연결되고, 부하에 출력 전압을 제공하는 출력부, 및 제1 증폭기의 출력과 연결되고, 제1 증폭기의 제2 입력으로 피드백 전압을 제공하는 레플리카부를 포함하되, 상기 제1 증폭기와 상기 레플리카부로 이루어지는 회로의 피드백 이득을 상기 출력부의 출력 전압과 무관하게 일정한 값으로 유지함으로써, 외부에서 불안정한 전원이 공급되어도 안정한 출력을 보장할 수 있으며, 구동할 용량성 부하에 관계없이 안정한 동작이 가능하여, 시스템의 안정한 동작을 보장한다.
저전압 강하 레귤레이터, 레플리카, 피드백, 이득, LDO

Description

레플리카 부하를 이용한 저전압 강하 레귤레이터{Low Dropout Regulator With Replica Load}
본 발명은 저전압 강하 레귤레이터에 관한 것으로, 더욱 상세하게는 일정한 피드백 이득을 갖는 레플리카 부하를 이용한 저전압 강하 레귤레이터에 관한 것이다.
저전압 강하(Low DropOut, LDO) 레귤레이터는, 아날로그 및 디지털 반도체 회로의 전원공급용 디바이스로, 그 입력에 비해 출력의 전압치가 통상적으로 낮고 안정한 DC 전압을 제공하는 레귤레이터로, 전자기기의 오동작 없이 정밀한 동작을 보장하기 위해서는 배터리 등으로부터 외부 전원을 공급받아 구동하고자 하는 회로에 안정적인 전원을 공급하는 저전압 강하 레귤레이터가 필요하다.
저전압 강하 레귤레이터는 주로 휴대폰, PDA(Personal Digital Assistants) 등의 무선 휴대용 기기에 사용되는 반도체 회로, 모니터, TV 등의 디스플레이 장치를 구성하는 회로, 조절 가능한 일정한 밝기로 발광 다이오드를 구동하기 위한 구동 회로, 생체 칩 내부에 사용되는 전압을 안정적으로 공급하기 위한 전원부 회로, 기타 안정적인 전원을 필요로 하는 모든 전자기기에 안정적인 전원을 공급하기 위 해 사용된다.
기존에 사용되던 저전압 강하 레귤레이터는 출력 전압으로부터 피드백(feedback) 신호를 입력으로 되먹임하여, 기준전압과의 차이를 줄이는 방법을 사용하였다. 이러한 피드백 시스템의 경우 시스템의 안정도가 가장 큰 문제가 되었으며, 안정성을 확보하기 위한 여러 가지 보상 기법이 제시되었다. 하지만, 이러한 단순 피드백 시스템의 경우 저전압 강하 레귤레이터가 구동해야 하는 용량성 부하를 정확히 파악할 수 없다는 특징으로 인해 안정성 확보를 위한 보상 기법을 사용하더라도 제한된 범위에서의 용량성 부하만을 구동할 수 있고, 일정 기준 이상으로 용량성 부하가 커지게 되면 시스템이 불안정해진다는 문제점을 여전히 가지고 있었다.
일정 기준 이상으로 용량성 부하가 커지게 되면 시스템이 불안정해진다는 문제를 해결하기 위한 방법으로, 레플리카(Replica) 부하를 이용한 저전압 강하레귤레이터가 제안되었다. 도 1에서는 기존의 레플리카 부하를 이용한 저전압 강하 레귤레이터 회로를 도시한다. 도 1에 도시된 바와 같은 레플리카 부하를 이용하는 경우, 레귤레이터가 구동해야 하는 부하에 관계없이 시스템의 안정도를 확보할 수 있다는 장점이 있다.
하지만, 도 1에 나타난 전압 강하 레귤레이터 회로의 경우, 레플리카 부하를 사용하긴 하지만 부하에서의 전압 강하가 레플리카 회로에 반영되는 구조가 아니며, 따라서, 출력 전류가 변함에 따라 출력 전압이 감소하는데도 이러한 변화를 감지하지 못하여 출력 전압에 대한 조절이 불가능하다는 문제가 있었다.
이러한 문제를 해결하기 위해, 구동 회로에 공급되는 전류를 감지하기 위한 기법들이 제시되었는데, 그 중 하나가 도 2에 나타난 바와 같은 비연속 모드 보상 기법이 적용된 레플리카 부하를 이용한 저전압 강하 레귤레이터 회로이다.
하지만, 도 2에 나타난 회로에서도, 출력 전류가 변하는 경우 어느 정도 출력 전압에 대한 조절을 기대할 수는 있으나, 도 2에 도시된 바와 같이 비교기를 사용함으로 인해 연속 모드(continuous mode)로 동작하지 못하고, 비연속 모드(discrete mode)로 동작하여 레귤레이션 특성이 좋지 못하다는 문제점이 드러났다. 즉, 도 2의 회로에서는, 출력 전류가 증가하면 출력 전압(Vout)이 감소하게 되고, 그에 따라 비교기(AMP2)의 출력이 1이 되어 스위치(MSW)가 ON 상태에 이르게 된다. 스위치(MSW)가 ON이 되는 순간, 결국 베타 회로의 이득이 변화하고, 출력 전압이 갑자기 증가하게 되는 결과를 가져오게 된다.
도 2에 도시된 바와 같은 회로의 문제를 해결하기 위해, 도 3과 같은 연속 모드 보상 기법이 적용된 레플리카 부하를 이용한 저전압 강하 레귤레이터 회로가 제안되었다.
도 3의 회로에서의 레귤레이션 과정을 살펴보면, 출력 전류가 증가하여 출력 전압(Vout)이 감소하게 되면, 제2 증폭기(A2)의 출력이 증가하고, 그에 따라 IBST가 증가하여 vlb가 감소하고, 결국 Vout이 증가하게 된다. 즉, 출력 전류가 변화하는 경우 전류 IBST 값이 그에 따라 연속적으로 변화하여 출력 전압에 대해서도 연속적인 레귤레이션 특징을 나타낸다. 하지만, 도 3에 도시된 회로의 경우에도, IBST 값이 변화함에 따라 베타 회로의 피드백 이득이 변화함으로써 출력 전압에 오차를 발생시키고 회로의 안정도에 문제가 발생하는 것을 알 수 있다.
살펴본 바와 같이, 기존에 제시된 저전압 강하 레귤레이터 회로의 경우, 용량성 부하에 따라 피드백 특성이 달라진다거나, 용량성 부하에 관계없이 안정한 피드백 특성을 가진다 하더라도 출력 전류의 변화에 따른 출력 전압에 대한 레귤레이션 특성이 양호하지 못한다든지, 피드백 이득을 변화시켜 시스템의 안정도를 떨어뜨리고 정확한 출력 전압을 얻기 어려운 문제가 있었다.
상술한 문제점을 해결하기 위한 본 발명은, 출력 전압을 레플리카 부하 회로가 그대로 반영하는 추가적인 루프를 구성하여, 출력 전압과 동일한 전압을 에러 증폭기의 입력으로 제공함으로써, 출력 전압과 동일한 전압이 기준 전압과 비교되도록 하여, 시스템 전체 루프의 특성을 안정하게 유지하고 정확한 전압을 출력하는, 레플리카 회로를 이용한 저전압 강하 레귤레이터를 제공하는 데 그 목적이 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 저전압 강하 레귤레이터는, 기준 전압을 제1 입력으로 수신하여, 상기 제1 입력과 제2 입력의 차이를 증폭하여 출력하는 제1 증폭기, 상기 제1 증폭기의 출력과 연결되고, 부하에 출력 전압을 제공하는 출력부, 및 상기 제1 증폭기의 출력과 연결되고, 상 기 제1 증폭기의 상기 제2 입력으로 피드백 전압을 제공하는 레플리카부를 포함하되, 상기 제1 증폭기와 상기 레플리카부로 이루어지는 회로의 피드백 이득은 상기 출력부의 출력 전압과 무관하게 일정한 값으로 유지되는 것을 특징으로 한다.
상기 출력부는, 제1 트랜지스터, 상기 제1 트랜지스터의 소스 또는 드레인에 직렬로 연결된 제1 저항 소자, 및 상기 제1 저항 소자와 직렬로 연결된 제2 저항 소자를 포함하고, 상기 제1 트랜지스터의 게이트는 상기 제1 증폭기의 출력단에 연결되는 것을 특징으로 한다.
본 발명의 제1 측면에 따른 저전압 강하 레귤레이터의 레플리카부는 상기 제1 증폭기의 출력과 연결되는 게이트를 갖는 제2 트랜지스터, 제3 저항 소자, 및 상기 제3 저항 소자와 직렬로 연결된 제4 저항 소자를 포함한다.
상기 레플리카부는, 상기 출력 전압과 연결되는 하나의 입력 단자를 갖고, 상기 출력 전압의 변화를 반영하여 그 출력을 조정하는 제2 증폭기와 상기 제3 저항 소자와 연결되고, 상기 제2 증폭기의 출력에 연결되어 상기 제2 증폭기의 출력에 따라 변화하는 저항 값을 제공하는 보상 소자를 포함한다.
상기 보상 소자는 트랜지스터, 특히 MOS 트랜지스터일 수 있다.
상기 보상 소자의 소스 또는 드레인 단자는 상기 제2 트랜지스터의 소스 또는 드레인 단자에 연결되고, 상기 보상 소자의 게이트는 상기 제2 트랜지스터의 게이트 단자에 연결되고, 상기 보상 소자의 나머지 소스 또는 드레인 단자는 상기 제3 저항 소자의 일단에 연결되며, 상기 제2 증폭기의 나머지 입력 단자는 상기 제3 저항 소자의 상기 일단에 연결되는 것을 특징으로 한다.
상기 제3 저항 소자와 상기 제4 저항 소자가 연결된 노드는 상기 제1 증폭기의 제2 입력으로 연결되는 것을 특징으로 한다.
본 발명의 제2 측면에 따른 저전압 강하 레귤레이터의 레플리카부는 상기 제1 증폭기의 출력과 연결되는 게이트를 갖는 제2 트랜지스터, 상기 제2 트랜지스터와 직렬로 연결된 제3 저항 소자 및 상기 제3 저항 소자와 직렬로 연결된 제4 저항 소자를 포함한다.
상기 레플리카부는, 상기 출력 전압과 연결되는 하나의 입력 단자를 갖고, 상기 출력 전압의 변화를 반영하여 그 출력을 조정하는 제2 증폭기와 상기 제2 증폭기의 출력 전압에 따라 변화하는 전류 값을 제공하는 전류 제공 소자를 포함하고, 상기 전류 제공 소자의 일단은 상기 제2 트랜지스터의 소스 또는 드레인 단자에 연결되는 것을 특징으로 한다.
상기 제2 증폭기의, 상기 출력 전압과 연결되는 입력 단자 외의 나머지 단자는 상기 제1 증폭기의 제2 입력으로 연결되는 것을 특징으로 한다.
상기 전류 제공 소자는 트랜지스터일 수 있으며, 특히, MOS 트랜지스터일 수 있다.
상기 전류 제공 소자의 소스 또는 드레인 단자는 상기 제2 트랜지스터의 소스 또는 드레인 단자와 연결되고, 상기 전류 제공 소자의 게이트 단자는 상기 제2 증폭기의 출력과 연결되는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 집적회로는, 제1항 내지 제15항 중 어느 한 항 에 기재된 저전압 강하 레귤레이터를 포함한다. 본 발명은, 상술한 저전압 강하 레귤레이터를 포함하는 휴대용 단말기, 영상 처리 장치 등으로 구현될 수 있다.
하나의 연산 증폭기와 하나의 트랜지스터를 추가하여 구현되는 상술한 본 발명의 저전압 강하 레귤레이터에 따르면, 추가적인 전류의 소모가 거의 없는 저소비 전력을 갖는 안정적인 전압공급원으로 동작하고, 외부에서 불안정한 전원이 공급되어도 안정한 출력을 보장할 수 있으며, 구동할 용량성 부하에 관계없이 안정한 동작이 가능하다. 따라서, 반도체가 집적화되고 소형화되는 추세에 따라 전원전압도 함께 감소하는 현실에 비추어 볼 때, 감소된 전원 전압 하에서도 구동해야 할 시스템의 안정한 동작을 보장하기 위해 전원 전압을 안정적으로 공급해 주는 본 발명에 따른 저전압 강하 레귤레이터의 효용성은 매우 크다 할 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나 의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 명세서에서 사용되는 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성요소에 대해서는 동일한 참조부호 를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 4는 본 발명에 적용되는 피드백 루프 회로의 블록도이다.
본 발명에 따른 저전압 강하 레귤레이터에는 도 4와 같은 피드백 루프 회로가 적용되는데, 출력 전압 Vout을, 입력 전압 Vin, 피드포워드(feedforward) 이득 A, 및 피드백(feedback) 이득 β간의 관계식으로 나타내면 아래의 수학식 1과 같이 나타낼 수 있다.
[수학식 1]
Vout = A/(1+Aβ) * Vin
여기서, Aβ가 1보다 아주 큰 경우, 즉, Aβ >> 1 인 경우, 출력 전압 Vout은 아래 수학식 2와 같이 나타내진다.
[수학식 2]
Vout = A/Aβ * Vin
= Vin / β
즉, 본 발명에 따른 저전압 강하 레귤레이터는, 피드백 이득 β가 고정되는 경우 일정한 출력 전압을 얻을 수 있는 회로이다. 따라서, 본 발명에 따른 저전압 강하 레귤레이터 회로에서는, 피드백 이득을 일정하게 제어할 수 있는 보상 회로가 추가된다.
도 5는 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로의 제1 실시예를 나타낸다.
본 발명의 제1 실시예에 따른 저전압 강하 레귤레이터 회로는 제1 증폭기(A1), 레플리카부(510), 출력부(520)를 포함하여 구성된다. 또한, 레플리카부(510)와 출력부(520)는 각각 하나의 트랜지스터(M2, M1)와 두 개의 저항(R3 및 R4, R1 및 R2)을 포함하여 구성되는데, 각각의 트랜지스터의 소스는 입력 전압(Vin)과 연결되고, 각각의 게이트는 제1 증폭기(A1)의 출력(Vy)과 연결된다. 또한, 레플리카부(510)는 추가적으로 하나의 트랜지스터와 하나의 증폭기를 더 포함하는데, 제3 트랜지스터(M3)와 제2 증폭기(A2)가 그것이다. 제3 트랜지스터(M3)와 제2 증폭기(A2)는 도 1에 도시된 바와 같은 기존의 저전압 강하 레귤레이터 회로와 비교하여 본 발명에 추가된 구성으로, 본 발명에 따른 저전압 강하 레귤레이터 회로가 기존의 회로와 비교하여 가장 크게 구별되는 부분이다.
기준 전압(Vref)이 제1 증폭기(A1)의 제1 입력으로 제공된다. 레플리카부(510) 내의 직렬로 연결된 제3 저항(R3)과 제4 저항(R4) 사이의 노드인 N1에서의 전압이 피드백 신호로서 제1 증폭기(A1)의 제2 입력으로 제공된다. 제1 증폭기(A1)는 기준 전압(Vref)과 피드백된 신호의 차이, 즉 에러를 증폭한다는 의미에서, 에러 증폭기라고 칭할 수 있다. 제1 증폭기(A1)의 출력은 레플리카부(510)의 제2 트랜지스터(M2)의 게이트와 출력부(520)의 제1 트랜지스터(M1)의 게이트와 연결된다. 제2 트랜지스터(M2)의 드레인은 제3 트랜지스터(M3)의 소스와 연결되고, 제3 트랜지스터(M3)의 게이트는 제2 증폭기(A2)의 출력(Vx)과 연결된다. 또한, 제3 트랜지스터(M3)의 드레인은 제2 증폭기(A2)의 비반전 입력 및 제3 저항(R3)의 일단과 연결되고, 제3 저항(R3) 및 제4 저항(R4)은 직렬로 연결된다. 한편, 제2 트랜지스 터(M2)의 반전 입력 단자는 출력단과 연결되어, 출력 전압이 제2 트랜지스터(M2)의 반전 입력 단자로 입력된다.
이와 같은 구성을 가지는 도 5에 도시된 저전압 강하 레귤레이터 회로의 동작에 대해 살펴보기로 한다.
저전압 강하 레귤레이터와 연결된 외부 회로에 변화가 발생하여 출력단을 향해 흐르는 출력 전류가 증가하는 경우, 출력 전압(Vout)이 하강한다. 출력 전압 (Vout)은 제2 증폭기(M2)의 반전 입력 단자와 연결되어 있으므로, 제2 증폭기의 출력 전압(Vx)이 증가한다. 그에 따라 제3 트랜지스터(M3)의 ON 저항이 증가하고 노드 N2에서의 전압 및 노드 N1에서의 전압이 감소한다. 노드 N1에서의 전압은 제1 증폭기의 비반전 입력 단자로 제공되므로 제1 증폭기의 출력 전압(Vy)이 감소하고, 결국 출력부(520)의 제1 트랜지스터(M1)를 흐르는 전류가 증가하여 출력 전압(Vout)이 증가하게 된다.
살펴본 바와 같이, 본 발명의 제1 실시예에 따른 저전압 강하 레귤레이터의 경우, 출력 전압의 변화가 그대로 N2에서의 전압에 반영되고 베타 회로의 피드백 이득이 일정하게 유지되어, 출력 전류의 증가로 인해 하강한 출력 전압이 레플리카부에 의해 보상되는 것을 확인할 수 있다.
도 6은 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로의 제2 실시예를 나타낸다.
본 발명의 제2 실시예에 따른 저전압 강하 레귤레이터 회로는 제1 증폭 기(A1), 레플리카부(610), 출력부(620)를 포함하여 구성된다. 또한, 레플리카부(610)와 출력부(620)는 각각 하나의 트랜지스터(M2, M1)와 두 개의 저항(R3 및 R4, R1 및 R2)을 포함하여 구성되는데, 각 트랜지스터의 소스는 입력 전압과 연결된다. 또한, 레플리카부(610)는 추가적으로 하나의 트랜지스터(M3)와 하나의 증폭기(A2)를 더 포함하는데, 이 부분이 바로 본 발명에 따른 저전압 강하 레귤레이터 회로가 기존의 회로와 가장 크게 구별되는 부분이다.
레플리카부(610)는 출력단에서의 출력 전압을 보다 양호하게 조절하기 위해 사용되므로, 최소한의 전력을 소비하는 것이 바람직하며, 이를 위해서는, 레플리카부(610)의 제2 트랜지스터(M2)는 출력부(620)의 제1 트랜지스터(M1)보다 소형으로 하고, 레플리카부의 제3 및 제4 저항(R3 및 R4)은 출력부(620)의 제1 및 제2 저항(R1 및 R2)보다 큰 저항치를 가지도록 설계하는 것이 바람직하다.
제1 증폭기(A1)의 제1 입력으로는 기준 전압(Vref)이 제공되고, 레플리카부(620)의 직렬로 연결된 제3 저항(R3)과 제4 저항(R4) 사이의 노드 N1의 전압이 피드백 신호로서, 제1 증폭기(A1)의 제2 입력으로 제공된다. 제1 증폭기(A1)의 출력은 레플리카부(610)의 제2 트랜지스터(M2)의 게이트 및 출력부(620)의 제1 트랜지스터(M1)의 게이트와 연결된다. 제2 트랜지스터(M2)의 드레인은 제3 트랜지스터(M3)의 드레인 및 제3 저항의 일단과 연결되고, 제3 트랜지스터(M3)의 게이트는 제2 증폭기의 출력과 연결된다. 제2 증폭기(A2)의 비반전 입력은 제3 저항(R3)의 다른 쪽 일단 및 제4 저항(R3)의 일단과 연결된다. 또한, 제2 증폭기(A2)의 비반전 입력은, 출력부의 직렬로 연결된 제1 저항(R1) 및 제2 저항(R2)의 사이의 노드 N1 에 연결된다.
한편, 도 6의 회로에서는 제3 트랜지스터가 N형 MOS(Metal-Oxide Semiconductor) 트랜지스터로 표현되어 있지만, P형 MOS 트랜지스터로 구현되어도 무방하며 이 경우 제2 증폭기(A2)의 입력 단자의 극성은 도 6의 회로에 도시된 것과 반대가 된다.
이와 같은 구성을 가지는 도 6에 도시된 저전압 강하 레귤레이터 회로의 동작에 대해 살펴보기로 한다.
저전압 강하 레귤레이터와 연결된 외부 회로에 변화가 발생하여 출력단을 향해 흐르는 출력 전류가 증가하는 경우, 출력 전압(Vout)이 하강하고 그에 따라 노드 3(N3)에서의 전압 또한 하강하게 된다. 노드 3은 제2 증폭기(M2)의 반전 입력 단자와 연결되어 있으므로, 제2 증폭기(M2)의 출력 전압이 증가한다. 그에 따라 제3 트랜지스터(M3)를 흐르는 전류가 증가하고 노드 N2에서의 전압(Vx) 및 노드 N1에서의 전압이 감소한다. 노드 N1에서의 전압은 제1 증폭기(A1)의 비반전 입력 단자로 제공되므로 제1 증폭기(A1)의 출력 전압이 감소하고, 결국 출력부(620)의 제1 트랜지스터(M1)를 흐르는 전류가 증가하여 출력 전압(Vout)이 증가하게 된다. 여기서, 제3 트랜지스터(M3)는 전압제어 전류원으로 사용되고 있음을 알 수 있다.
본 발명의 제2 실시예에 따른 회로에서도 역시, 출력 전압의 변화가 그대로 노드 1(N1)에서의 전압에 반영되고 베타 회로의 피드백 이득이 일정하게 유지되어, 출력 전류의 증가로 인해 하강한 출력 전압이 레플리카부에 의해 보상되는 것을 확인할 수 있다.
도 5 및 도 6을 통해 제시된 본 발명에 따른 저전압 강하 레귤레이터는 하나의 연산 증폭기와 하나의 트랜지스터를 추가하여 구현되는 회로로, 추가적인 전류의 소모가 거의 없는 저소비 전력을 갖는 안정적인 전압공급원으로서 동작할 수 있다.
도 5 및 도 6에 도시된 회로의 제1 및 제2 트랜지스터에는 P형 MOS 트랜지스터가 사용되었으나, N형 MOS 트랜지스터가 사용되어도 무방하며 그에 따른 회로의 변화가 가능함이 이해되어야 할 것이다.
또한, 도 5 및 도 6의 각 회로에는 MOS 트랜지스터가 사용되었으나, 이에 한정되는 것은 아니며, BJT(Bipolar Junction Transistor), CMOS((Complementary Metal-Oxide Semiconductor) 등 본 발명에 따른 실시예서와 동일한 기능을 수행하는 트랜지스터라면 그 형태가 어떤 것이라도 무방하다. 또한, 본 발명에 따른 저전압 강하 레귤레이터는 집적 회로의 일부를 구성할 수 있으며, 휴대용 전자기기 등에서 배터리로부터 전원을 공급 받아 안정한 전원을 공급하는 데 사용될 수 있으며, 영상 처리 장치 등에서 발광 다이오드 등을 안정적으로 구동하기 위해서 사용될 수도 있다.
도 7은 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로가 구동하는 용량성 부하의 변화에 따른 저전압 강하 레귤레이터의 루프 이득을 나타낸 그래프이다.
도 7에 나타난 그래프의 가로 축은 주파수(Hz)이고, 세로 축은 루프 이 득(dB)을 나타낸다. 도 7의 그래프를 살펴보면, 주파수가 낮은 쪽에서는 용량성 부하에 무관하게 루프 이득이 하나로 유지되는 형상을 보이다가 10MHz를 넘어서는 지점부터 용량성 부하의 변화에 따라 루프 이득도 여러 값을 가지는 것을 확인할 수 있다. 보다 구체적으로, 안정성을 판단하는 기준이 되는 0dB의 이득이 그래프와 만나는 지점에서의 주파수 값은 1MHz 내지 10MHz 사이, 더 정확하게는 5MHz 근처인데, 루프 이득이 변화하기 시작하는 지점은 이보다 훨씬 높은 주파수를 갖는 곳이다. 즉, 본 발명에 따른 레귤레이터의 용량성 부하로 인한 루프 이득의 변화는 단위 이득 주파수보다 훨씬 큰 주파수에서 나타나고 있음을 알 수 있다. 따라서, 도 7의 그래프를 통해, 본 발명에 따른 저전압 강하 레귤레이터 회로는 그것이 구동하는 용량성 부하에 무관하게 안정도를 확보할 수 있음을 알 수 있다.
도 8은 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로의 출력 전류 대 출력 전압을 나타낸 그래프이다.
도 8의 가로 축은 출력 전류, 세로 축은 출력 전압을 나타낸다. 도 8에 도시된 그래프는 출력 전류가 변화하는 경우에도 출력 전압이 3.3V 근처에서 유지되는 것을 알 수 있다. 즉, 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로에 있어서는, 출력 전류에 따른 출력 전압의 변화가 거의 나타나지 않는 것을 확인할 수 있다.
도 7 및 8을 통해 확인한 바와 같이, 본 발명의 레플리카를 이용한 저전압 강하 레귤레이터 회로에 따르면, 구동할 용량성 부하에 무관하게, 출력 전류에 무 관하게 안정적으로 전압을 공급할 수 있게 된다.
도 1은 기존의 레플리카 부하를 이용한 저전압 강하 레귤레이터 회로도.
도 2는 기존의 비연속 모드 보상 기법이 적용된 레플리카 부하를 이용한 저전압 강하 레귤레이터 회로도.
도 3은 기존의 연속 모드 보상 기법이 적용된 레플리카 부하를 이용한 전압 강하 레귤레이터 회로도.
도 4는 본 발명에 적용되는 피드백 루프 회로의 블록도.
도 5는 본 발명의 제1 실시예에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로도.
도 6은 본 발명의 제2 실시예에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로도.
도 7은 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로가 구동하는 용량성 부하의 변화에 따른 저전압 강하 레귤레이터의 루프 이득을 나타낸 그래프.
도 8은 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로의 출력 전류 대 출력 전압을 나타낸 그래프.

Claims (17)

  1. 기준 전압을 제1 입력으로 수신하여, 상기 제1 입력과 제2 입력의 차이를 증폭하여 출력하는 제1 증폭기;
    상기 제1 증폭기의 출력과 연결되고, 부하에 출력 전압을 제공하는 출력부; 및
    상기 제1 증폭기의 출력과 연결되고, 상기 제1 증폭기의 상기 제2 입력으로 피드백 전압을 제공하는 레플리카부를 포함하되,
    상기 제1 증폭기와 상기 레플리카부로 이루어지는 회로의 피드백 이득은 상기 출력부의 출력 전압과 무관하게 일정한 값으로 유지되는 것을 특징으로 하는, 저전압 강하 레귤레이터.
  2. 제1항에 있어서,
    상기 출력부는,
    제1 트랜지스터;
    상기 제1 트랜지스터의 소스 또는 드레인에 직렬로 연결된 제1 저항 소자; 및
    상기 제1 저항 소자와 직렬로 연결된 제2 저항 소자를 포함하고,
    상기 제1 트랜지스터의 게이트는 상기 제1 증폭기의 출력단에 연결되는 것을 특징으로 하는, 저전압 강하 레귤레이터.
  3. 제1항에 있어서,
    상기 레플리카부는,
    상기 제1 증폭기의 출력과 연결되는 게이트를 갖는 제2 트랜지스터;
    제3 저항 소자; 및
    상기 제3 저항 소자와 직렬로 연결된 제4 저항 소자를 포함하는, 저전압 강하 레귤레이터.
  4. 제3항에 있어서,
    상기 레플리카부는,
    상기 출력 전압과 연결되는 하나의 입력 단자를 갖고, 상기 출력 전압의 변화를 반영하여 그 출력을 조정하는 제2 증폭기; 와
    상기 제3 저항 소자와 연결되고, 상기 제2 증폭기의 출력에 연결되어 상기 제2 증폭기의 출력에 따라 변화하는 저항 값을 제공하는 보상 소자를 포함하는 저전압 강하 레귤레이터.
  5. 제4항에 있어서,
    상기 보상 소자는 트랜지스터인 것을 특징으로 하는 저전압 강하 레귤레이터.
  6. 제4항에 있어서,
    상기 보상 소자는 MOS 트랜지스터인 것을 특징으로 하는, 저전압 강하 레귤레이터.
  7. 제6항에 있어서,
    상기 보상 소자의 소스 또는 드레인 단자는 상기 제2 트랜지스터의 소스 또는 드레인 단자에 연결되고, 상기 보상 소자의 게이트는 상기 제2 트랜지스터의 게이트 단자에 연결되고,
    상기 보상 소자의 나머지 소스 또는 드레인 단자는 상기 제3 저항 소자의 일단에 연결되며,
    상기 제2 증폭기의 나머지 입력 단자는 상기 제3 저항 소자의 상기 일단에 연결되는 것을 특징으로 하는, 저전압 강하 레귤레이터.
  8. 제7항에 있어서,
    상기 제3 저항 소자와 상기 제4 저항 소자가 연결된 노드는 상기 제1 증폭기의 제2 입력으로 연결되는 것을 특징으로 하는, 저전압 강하 레귤레이터.
  9. 제1항에 있어서,
    상기 레플리카부는,
    상기 제1 증폭기의 출력과 연결되는 게이트를 갖는 제2 트랜지스터;
    상기 제2 트랜지스터와 직렬로 연결된 제3 저항 소자; 및
    상기 제3 저항 소자와 직렬로 연결된 제4 저항 소자를 포함하는, 저전압 강하 레귤레이터.
  10. 제9항에 있어서,
    상기 레플리카부는,
    상기 출력 전압과 연결되는 하나의 입력 단자를 갖고, 상기 출력 전압의 변화를 반영하여 그 출력을 조정하는 제2 증폭기; 와
    상기 제2 증폭기의 출력 전압에 따라 변화하는 전류 값을 제공하는 전류 제공 소자를 포함하고,
    상기 전류 제공 소자의 일단은 상기 제2 트랜지스터의 소스 또는 드레인 단자에 연결되는 것을 특징으로 하는 저전압 강하 레귤레이터.
  11. 제10항에 있어서,
    상기 제2 증폭기의, 상기 출력 전압과 연결되는 입력 단자 외의 나머지 단자는 상기 제1 증폭기의 제2 입력으로 연결되는 것을 특징으로 하는, 저전압 강하 레귤레이터.
  12. 제10항에 있어서,
    상기 전류 제공 소자는 트랜지스터인 것을 특징으로 하는, 저전압 강하 레귤 레이터.
  13. 제10항에 있어서,
    상기 전류 제공 소자는 MOS 트랜지스터인 것을 특징으로 하는, 저전압 강하 레귤레이터.
  14. 제13항에 있어서,
    상기 전류 제공 소자의 소스 또는 드레인 단자는 상기 제2 트랜지스터의 소스 또는 드레인 단자와 연결되고, 상기 전류 제공 소자의 게이트 단자는 상기 제2 증폭기의 출력과 연결되는 것을 특징으로 하는, 저전압 강하 레귤레이터.
  15. 제1항 내지 제14항 중 어느 한 항에 기재된 저전압 강하 레귤레이터를 포함하는 집적 회로.
  16. 제1항 내지 제14항 중 어느 한 항에 기재된 저전압 강하 레귤레이터를 포함하는 휴대용 단말기.
  17. 제1항 내지 제14항 중 어느 한 항에 기재된 저전압 강하 레귤레이터를 포함하는 영상 처리 장치.
KR1020080065787A 2008-07-08 2008-07-08 레플리카 부하를 이용한 저전압 강하 레귤레이터 KR101010451B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080065787A KR101010451B1 (ko) 2008-07-08 2008-07-08 레플리카 부하를 이용한 저전압 강하 레귤레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080065787A KR101010451B1 (ko) 2008-07-08 2008-07-08 레플리카 부하를 이용한 저전압 강하 레귤레이터

Publications (2)

Publication Number Publication Date
KR20100005756A true KR20100005756A (ko) 2010-01-18
KR101010451B1 KR101010451B1 (ko) 2011-01-21

Family

ID=41815041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080065787A KR101010451B1 (ko) 2008-07-08 2008-07-08 레플리카 부하를 이용한 저전압 강하 레귤레이터

Country Status (1)

Country Link
KR (1) KR101010451B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324649B2 (en) 2010-09-17 2012-12-04 Lg Innotek Co., Ltd. Light emitting device
US9059698B2 (en) 2010-10-11 2015-06-16 Samsung Electronics Co., Ltd. Integrated circuit devices using power supply circuits with feedback from a replica load
CN109976431A (zh) * 2017-12-27 2019-07-05 北京兆易创新科技股份有限公司 稳压电路
CN117452998A (zh) * 2022-09-28 2024-01-26 晟芯腾跃(北京)科技有限公司 前馈零点稳定性补偿的pmos功率管ldo电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220168257A (ko) 2021-06-16 2022-12-23 삼성전자주식회사 전압 레귤레이터 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246221B1 (en) * 2000-09-20 2001-06-12 Texas Instruments Incorporated PMOS low drop-out voltage regulator using non-inverting variable gain stage
KR20070020405A (ko) * 2003-12-23 2007-02-21 사이프레스 세미컨덕터 코포레이션 리플리카 바이어스 전압 조절기

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324649B2 (en) 2010-09-17 2012-12-04 Lg Innotek Co., Ltd. Light emitting device
US9059698B2 (en) 2010-10-11 2015-06-16 Samsung Electronics Co., Ltd. Integrated circuit devices using power supply circuits with feedback from a replica load
CN109976431A (zh) * 2017-12-27 2019-07-05 北京兆易创新科技股份有限公司 稳压电路
CN117452998A (zh) * 2022-09-28 2024-01-26 晟芯腾跃(北京)科技有限公司 前馈零点稳定性补偿的pmos功率管ldo电路
CN117452998B (zh) * 2022-09-28 2024-04-02 晟芯腾跃(北京)科技有限公司 前馈零点稳定性补偿的pmos功率管ldo电路

Also Published As

Publication number Publication date
KR101010451B1 (ko) 2011-01-21

Similar Documents

Publication Publication Date Title
US8289009B1 (en) Low dropout (LDO) regulator with ultra-low quiescent current
US8981739B2 (en) Low power low dropout linear voltage regulator
US9323263B2 (en) Low dropout regulator with hysteretic control
KR101530085B1 (ko) 저 드롭 아웃(ｌｄｏ) 전압 레귤레이터 및 그의 동작 방법
US7531996B2 (en) Low dropout regulator with wide input voltage range
US7683592B2 (en) Low dropout voltage regulator with switching output current boost circuit
US8044653B2 (en) Low drop-out voltage regulator
JP6540976B2 (ja) 低ドロップアウト電圧レギュレータ装置
US20060087303A1 (en) Controller for a DC to DC converter having linear mode and switch mode capabilities
KR20110087234A (ko) 스위칭 레귤레이터
US9606556B2 (en) Semiconductor integrated circuit for regulator
US10534390B2 (en) Series regulator including parallel transistors
EP3300235B1 (en) Voltage regulator
US9007045B2 (en) Output device which supplies a current with improved transient response characteristic and reduced current consumption
US7906952B2 (en) Voltage regulator
KR101010451B1 (ko) 레플리카 부하를 이용한 저전압 강하 레귤레이터
US20230229182A1 (en) Low-dropout regulator for low voltage applications
WO2010131248A1 (en) Transient load voltage regulator
US20170310204A1 (en) Bandgap reference circuit and dcdc converter having the same
US8686707B2 (en) Voltage regulator with power saving function
US9152157B2 (en) Fast response current source
TWI514104B (zh) 用於穩壓器之電流源及其穩壓器
US11442480B2 (en) Power supply circuit alternately switching between normal operation and sleep operation
KR100969964B1 (ko) 저전력 특성을 갖는 저손실 전압 레귤레이터
KR20110078479A (ko) 저 드롭 아웃 전압 레귤레이터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee